JPS61117821A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61117821A JPS61117821A JP59238561A JP23856184A JPS61117821A JP S61117821 A JPS61117821 A JP S61117821A JP 59238561 A JP59238561 A JP 59238561A JP 23856184 A JP23856184 A JP 23856184A JP S61117821 A JPS61117821 A JP S61117821A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- oxide film
- lateral epitaxial
- film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分！ｇ？）
この発明は、高速半導体素子形成のための、絶縁膜を選
択的に酸化して形成し、その上に半導体層を形成する半
導体装置の製造方法に関する。
択的に酸化して形成し、その上に半導体層を形成する半
導体装置の製造方法に関する。
（従来の技１ｔ＋）
Ｓｏｌ結晶およびレーザアニールによる多結晶シリコン
の単結晶化に関する技術として、５８年春季応用物性学
関係連合講演会講演予講集Ｐ ５１８゜Ｎ ａ −Ｎ
−６、Ｎ ａ −Ｎ −７ニ示されテイル。
の単結晶化に関する技術として、５８年春季応用物性学
関係連合講演会講演予講集Ｐ ５１８゜Ｎ ａ −Ｎ
−６、Ｎ ａ −Ｎ −７ニ示されテイル。
上記公知文献に対応して、従来第２図に示すように、単
結晶３１基板１上にＳｉＯ３膜２を形成し、この５１０
２膜２上にエビタキレヤル成長によろＳｉ単結晶層３の
能動層を形成している。
結晶３１基板１上にＳｉＯ３膜２を形成し、この５１０
２膜２上にエビタキレヤル成長によろＳｉ単結晶層３の
能動層を形成している。
この場合、＠ ４ （ｓｅ＠ｄ）の上の部分は、Ｓｏｌ
領域ではなく、５ｏｔ（ｓ目１ｅｏａ Ｏｎ Ｉｎ５ｕ
ｌａｔｏｒｌ構造としては不完全である。
領域ではなく、５ｏｔ（ｓ目１ｅｏａ Ｏｎ Ｉｎ５ｕ
ｌａｔｏｒｌ構造としては不完全である。
すなわち、種４を利用した能動層の形成は、第２図より
明らかなように、単結晶Ｓ■基板１上に５ｉｎｔ膜２を
形成して、このＳｉｎ、膜２を部分的に開孔し、単結晶
５１基板１の面を露出させる。
明らかなように、単結晶Ｓ■基板１上に５ｉｎｔ膜２を
形成して、このＳｉｎ、膜２を部分的に開孔し、単結晶
５１基板１の面を露出させる。
次いで、アモルファスシリコンまたはポリシリコンを堆
積する。この堆積はＣＶＤまたは蒸着によって堆積する
。
積する。この堆積はＣＶＤまたは蒸着によって堆積する
。
次に、エネルギビームとして、たとえば、レーザビーム
を照射することに、アモルファスシリコンまたはポリシ
リコンを溶解して、冷却時に液体−個体の界面より単結
晶化する。
を照射することに、アモルファスシリコンまたはポリシ
リコンを溶解して、冷却時に液体−個体の界面より単結
晶化する。
Ｎ４の面上のエピタキシャル５ｉｌｉｌは絶縁物上では
ないので、上述のようにＳｏｌとはいい難く、Ｓｏｌ構
造としては、下地に部分的にシリコン面があるので不完
全である。
ないので、上述のようにＳｏｌとはいい難く、Ｓｏｌ構
造としては、下地に部分的にシリコン面があるので不完
全である。
この種４なしの能動層の形成方法が第３図に示されてい
る。この第３図の場合は単結晶Ｓｉ基板１上にＳｉｎ、
膜２を１μ程度形成し、このＳｉＯ□膜２をエツチング
により部分的に５０００人程度０くぼみを形成する。
る。この第３図の場合は単結晶Ｓｉ基板１上にＳｉｎ、
膜２を１μ程度形成し、このＳｉＯ□膜２をエツチング
により部分的に５０００人程度０くぼみを形成する。
次いで、アモルファスシリコンまたはポリシリコン５を
堆積する。この堆積はＣＶＤまたは蒸着によって堆積す
る。そして、上記くぼみによって表面に凹凸が形成され
るが、この凸部はエツチングにより除去して、平坦化す
る。
堆積する。この堆積はＣＶＤまたは蒸着によって堆積す
る。そして、上記くぼみによって表面に凹凸が形成され
るが、この凸部はエツチングにより除去して、平坦化す
る。
次に、レーザビームのようなエネルギビームを照射する
ことにより、溶解して冷却の際に結晶粒の大きいシリコ
ン結晶層を形成する。
ことにより、溶解して冷却の際に結晶粒の大きいシリコ
ン結晶層を形成する。
この第３図の場合には、単結晶性がよくないが、完全な
Ｓｏｌ構造が得られる。
Ｓｏｌ構造が得られる。
（発明が解決しようとする問題点）
しかしながら、第２図の場合には、エビクキシャルＳｉ
層３の単結晶性がよいが、完全なＳｏｌ構造ではなく、
また、第３図の場合は完全なＳｏｌ構造が得られろ反面
、単結晶性がよくない。
層３の単結晶性がよいが、完全なＳｏｌ構造ではなく、
また、第３図の場合は完全なＳｏｌ構造が得られろ反面
、単結晶性がよくない。
この発明は、前記従来技術がもっている問題点のうち、
単結晶性のよくない点と完全なＳｏｌ構造でない点を解
決した半導体装置の製造方法を提供するものである。
単結晶性のよくない点と完全なＳｏｌ構造でない点を解
決した半導体装置の製造方法を提供するものである。
（問題点を解決するための手段）
この発明は、半導体装置の製造方法において、結晶性半
導体基板上に部分的に腫となる部分を露出するように部
分的に絶縁膜を形成してその上に素子形成領域を形成す
る工程と、この工程の浸種の上部の素子形成領域を熱酸
化して絶縁物を形成する工程とを導入したものである。
導体基板上に部分的に腫となる部分を露出するように部
分的に絶縁膜を形成してその上に素子形成領域を形成す
る工程と、この工程の浸種の上部の素子形成領域を熱酸
化して絶縁物を形成する工程とを導入したものである。
（作 用）
この発明によれば、以上のように半導体装置の製造方法
に上記工程を導入したので、結晶性半導体基板上に種と
なる部分を部分的に形成するように絶縁膜を部分的に形
成し、この上に素子形成領域をラテラルエピタキシャル
成長により形成し、この素子領域形成後に種の上部を熱
酸化させて絶縁膜を形成し素子領域を分離させる。
に上記工程を導入したので、結晶性半導体基板上に種と
なる部分を部分的に形成するように絶縁膜を部分的に形
成し、この上に素子形成領域をラテラルエピタキシャル
成長により形成し、この素子領域形成後に種の上部を熱
酸化させて絶縁膜を形成し素子領域を分離させる。
（実施例）
以下、この発明の半導体ｆｉ！置の製造方法の実施例に
ついて図面に基づき説明する。第１図はその一実施例の
工程説明図である。まず、第１図ｆａｒに示すように、
単結晶Ｓ１基板１１の表面を酸化させて酸化ｙ４１２を
１０００人程度形成する。
ついて図面に基づき説明する。第１図はその一実施例の
工程説明図である。まず、第１図ｆａｒに示すように、
単結晶Ｓ１基板１１の表面を酸化させて酸化ｙ４１２を
１０００人程度形成する。
次いで、第１図（ｂｌに示すように、酸化膜１２のパタ
ーニングを行って開孔し、その開孔した部分の単結晶Ｓ
ｉ基板１１の表面を露出させ、その露出した部分が積と
なるものである。
ーニングを行って開孔し、その開孔した部分の単結晶Ｓ
ｉ基板１１の表面を露出させ、その露出した部分が積と
なるものである。
次に、第１図（ｃｌに示すように、全面にアモルファス
シリコン１３を５ｏｏｏ人程度堆積させる。この堆積に
際しては、たとえば、電子ビームにより、シリコンを蒸
着させて堆積させる。
シリコン１３を５ｏｏｏ人程度堆積させる。この堆積に
際しては、たとえば、電子ビームにより、シリコンを蒸
着させて堆積させる。
次に、第１図（ｄｉに示すように、Ｈ２中での熱処理ヲ
、６００℃で５時間程度行ない、アモルファスシリコン
１３を固相ラテラルエピタキシャル層とする。この固相
ラテラルエピタキシャル層は溶解しない状態で単結晶化
する。この場合、下地の単結晶３１基板１１の５１露出
面より単結晶化が進み、完全な単結晶層となる。
、６００℃で５時間程度行ない、アモルファスシリコン
１３を固相ラテラルエピタキシャル層とする。この固相
ラテラルエピタキシャル層は溶解しない状態で単結晶化
する。この場合、下地の単結晶３１基板１１の５１露出
面より単結晶化が進み、完全な単結晶層となる。
次に、第１図（＠）に示すように、固相ラテラルエピタ
キシャル層上に、ＣＶＤ法により窒化膜１４を２０００
人程度育成する。
キシャル層上に、ＣＶＤ法により窒化膜１４を２０００
人程度育成する。
次いで、第１図Ｔｆｌに示すように、窒化膜１４のパタ
ーニングを行って開孔する。この開孔位置は５１０２膜
１２の開孔位置に対応している。
ーニングを行って開孔する。この開孔位置は５１０２膜
１２の開孔位置に対応している。
乙のパターニングの後、第１図（ｇｌに示すヨウニ、高
圧酸化により、上記パターニングした部分の同相ラテラ
ルエピタキシャル層を熱酸化させて１２０００人程度の
酸化膜１３ａを形成する。この酸化膜１３ａの下部はＳ
＋ ＯＪ １２と連なっている。
圧酸化により、上記パターニングした部分の同相ラテラ
ルエピタキシャル層を熱酸化させて１２０００人程度の
酸化膜１３ａを形成する。この酸化膜１３ａの下部はＳ
＋ ＯＪ １２と連なっている。
次に、第１図（５）に示すように、固相ラテラルエピタ
キシャル層上の窒化膜１４を除去する。この窒化膜１４
の除去により、酸化膜１３ａは固相ラテラルエピタキシ
ャル層から突出している。
キシャル層上の窒化膜１４を除去する。この窒化膜１４
の除去により、酸化膜１３ａは固相ラテラルエピタキシ
ャル層から突出している。
次いで、この突出した酸化膜１３ａの凸部は弗酸に浸漬
することにより除去すると、第１図（ｉｌに示すように
上平面が平坦化され、固相ラテラルエピタキシャル層と
酸化膜１３ｍの面が同一画となる。かくして、素子形成
領域となろ固相ラテラルエピタキシャル層は酸化膜１３
ｍにより完全に状に分離されることになる。
することにより除去すると、第１図（ｉｌに示すように
上平面が平坦化され、固相ラテラルエピタキシャル層と
酸化膜１３ｍの面が同一画となる。かくして、素子形成
領域となろ固相ラテラルエピタキシャル層は酸化膜１３
ｍにより完全に状に分離されることになる。
なお、上記実施例において、第１図ｆｄｌの工程では、
固相ラテラルエピタキシャル層を形成したが、これに代
えて、レーザビームアニールによる液相ラテラルエピタ
キシャルを利用してもよい。
固相ラテラルエピタキシャル層を形成したが、これに代
えて、レーザビームアニールによる液相ラテラルエピタ
キシャルを利用してもよい。
また、第１図（５）の工程において、窒化膜１４の除去
後に、第１図ｔｉｔのように、上面を平坦化し、固相ラ
テラルエピタキシャル層を完全分離させたが、完全分離
のＳｏｌの単結晶層には、バイポーラトランジスタ、Ｍ
ＯＳ Ｆ ＥＴなどが従来の技術によって形成する。こ
れらの素子は結晶性が良好で、かつ絶縁物により完全分
離されているので、浮遊容量が少なく、高速の素子が得
られろ。
後に、第１図ｔｉｔのように、上面を平坦化し、固相ラ
テラルエピタキシャル層を完全分離させたが、完全分離
のＳｏｌの単結晶層には、バイポーラトランジスタ、Ｍ
ＯＳ Ｆ ＥＴなどが従来の技術によって形成する。こ
れらの素子は結晶性が良好で、かつ絶縁物により完全分
離されているので、浮遊容量が少なく、高速の素子が得
られろ。
（発明の効果）
以上詳細に説明したように、この発明によれば、腫を利
用したラテラルエピタキシャル成長を行なった除虫ずる
覆面上方の非Ｓｏｌ領域を熱酸化することにより、絶縁
性物質に変えたので、素子形成領域を絶縁性物質により
完全に分離した構造になり、浮遊容量が減少し、半導体
素子の動作速度を高めるという利点がある。
用したラテラルエピタキシャル成長を行なった除虫ずる
覆面上方の非Ｓｏｌ領域を熱酸化することにより、絶縁
性物質に変えたので、素子形成領域を絶縁性物質により
完全に分離した構造になり、浮遊容量が減少し、半導体
素子の動作速度を高めるという利点がある。
第１図ｔａ＋ないし第１図［ｉｌはこの発明の半導体装
置の製造方法の一実施例の工程説明図、第２図は従来の
種を利用したラテラルエピタキシャル成長により形成し
たＳｏｌ構造の断面図、第３図は従来の完全分離型のＳ
ｏｌ構造の断面図である。 １１・・単結晶Ｓｉ基板、１２・・・Ｓｉｎ、膜、１３
・・アモルファスシリコン、１３ａ・・酸化ｍ、Ｉ４・
・窒化膜。 第１図 １１：箪１ｆｉ８ ｒｅ ５ム屡板 １２：力Ｏ−棋 １３：アモルファスシリコン １３σ：腋化雇 １４： 望イ乙Ｉ４莫 第１図
置の製造方法の一実施例の工程説明図、第２図は従来の
種を利用したラテラルエピタキシャル成長により形成し
たＳｏｌ構造の断面図、第３図は従来の完全分離型のＳ
ｏｌ構造の断面図である。 １１・・単結晶Ｓｉ基板、１２・・・Ｓｉｎ、膜、１３
・・アモルファスシリコン、１３ａ・・酸化ｍ、Ｉ４・
・窒化膜。 第１図 １１：箪１ｆｉ８ ｒｅ ５ム屡板 １２：力Ｏ−棋 １３：アモルファスシリコン １３σ：腋化雇 １４： 望イ乙Ｉ４莫 第１図
Claims (1)
- 単結晶Ｓｉ基板上に部分的に種の部分として露出する
ように部分的に絶縁膜を形成した後ラテラルエピタキシ
ャル層を形成して素子形成領域を形成する工程と、この
素子形成領域上に絶縁膜を形成して上記単結晶Ｓｉ基板
の種の部分に対応させてパターニングを行う工程と、こ
のパターニングされた部分の上記種の部分の上方の素子
形成領域を熱酸化してこの素子領域を分離させる工程と
よりなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59238561A JPS61117821A (ja) | 1984-11-14 | 1984-11-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59238561A JPS61117821A (ja) | 1984-11-14 | 1984-11-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61117821A true JPS61117821A (ja) | 1986-06-05 |
Family
ID=17032062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59238561A Pending JPS61117821A (ja) | 1984-11-14 | 1984-11-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61117821A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63288010A (ja) * | 1987-05-20 | 1988-11-25 | Sanyo Electric Co Ltd | 固相エピタキシヤル成長方法 |
| US5580815A (en) * | 1993-08-12 | 1996-12-03 | Motorola Inc. | Process for forming field isolation and a structure over a semiconductor substrate |
| EP1179619A1 (en) * | 2000-07-31 | 2002-02-13 | Hewlett-Packard Company | Method for crystallising amorphous layers |
-
1984
- 1984-11-14 JP JP59238561A patent/JPS61117821A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63288010A (ja) * | 1987-05-20 | 1988-11-25 | Sanyo Electric Co Ltd | 固相エピタキシヤル成長方法 |
| US5580815A (en) * | 1993-08-12 | 1996-12-03 | Motorola Inc. | Process for forming field isolation and a structure over a semiconductor substrate |
| US5707889A (en) * | 1993-08-12 | 1998-01-13 | Motorola Inc. | Process for forming field isolation |
| EP1179619A1 (en) * | 2000-07-31 | 2002-02-13 | Hewlett-Packard Company | Method for crystallising amorphous layers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0145415B1 (en) | Process for fabricating a soi type semiconductor device | |
| JPS62160712A (ja) | 半導体装置の製造方法 | |
| US5116768A (en) | Fabrication method of a semiconductor integrated circuit having an SOI device and a bulk semiconductor device on a common semiconductor substrate | |
| JPS61117821A (ja) | 半導体装置の製造方法 | |
| JPS5893224A (ja) | 半導体単結晶膜の製造方法 | |
| JP2687393B2 (ja) | 半導体装置の製造方法 | |
| JPH06163677A (ja) | 半導体装置の製造方法 | |
| JPS58175844A (ja) | 半導体装置の製造方法 | |
| JPS61251115A (ja) | 絶縁膜上の半導体単結晶成長方法 | |
| JPH0793259B2 (ja) | 半導体薄膜結晶層の製造方法 | |
| JPS5825220A (ja) | 半導体基体の製作方法 | |
| JP2745055B2 (ja) | 単結晶半導体薄膜の製造方法 | |
| JPS61168963A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH0529214A (ja) | 半導体基板の製造方法 | |
| JPH0257337B2 (ja) | ||
| JPS5893218A (ja) | 半導体薄膜構造の製造方法 | |
| JPS62219510A (ja) | 単結晶島状領域の形成方法 | |
| JPS583272A (ja) | 半導体装置の製造方法 | |
| JPS6022493B2 (ja) | 半導体装置の製造方法 | |
| JPS6074507A (ja) | 半導体装置の製造方法 | |
| JPH0472715A (ja) | 半導体装置の製造方法 | |
| JPS61114514A (ja) | 半導体装置の製造方法 | |
| JPS5893214A (ja) | 半導体薄膜の製造方法 | |
| JPS61174622A (ja) | 半導体装置の製造方法 | |
| JPS61276341A (ja) | 素子分離領域の形成方法 |