JPS61168963A - Ｍｏｓトランジスタの製造方法 - Google Patents
Ｍｏｓトランジスタの製造方法Info
- Publication number
- JPS61168963A JPS61168963A JP1042085A JP1042085A JPS61168963A JP S61168963 A JPS61168963 A JP S61168963A JP 1042085 A JP1042085 A JP 1042085A JP 1042085 A JP1042085 A JP 1042085A JP S61168963 A JPS61168963 A JP S61168963A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- substrate
- channel forming
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 229920005591 polysilicon Polymers 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 26
- 239000000758 substrate Substances 0.000 abstract description 15
- 229910052681 coesite Inorganic materials 0.000 abstract description 11
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 11
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 11
- 229910052682 stishovite Inorganic materials 0.000 abstract description 11
- 229910052905 tridymite Inorganic materials 0.000 abstract description 11
- 239000000377 silicon dioxide Substances 0.000 abstract description 9
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 5
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract 2
- 238000000576 coating method Methods 0.000 abstract 2
- 238000009413 insulation Methods 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- 239000013078 crystal Substances 0.000 description 20
- 238000000034 method Methods 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910005091 Si3N Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は結晶粒界のないシリコン単結晶層上にチャネル
領域を設けるＭＯＳトランジスタの製造方法に関する。
領域を設けるＭＯＳトランジスタの製造方法に関する。
大量の情報を高速に処理する情報処理装置はますます進
歩しており、この主要な構成部品である半導体装置は高
集積化と高速化が必要とされている。
歩しており、この主要な構成部品である半導体装置は高
集積化と高速化が必要とされている。
ここでＭＯＳトランジスタにはバルクのシリコン（Ｓｉ
）を基板として形成される通常のＭＯＳ トランジスタ
の外にＳｉ基板を熱処理して二酸化硅素（Ｓｉ０２）の
絶縁層を設け、或いは石英基板上に化学気相成長法（Ｃ
ＶＤ法）などの方法でポリＳｉ層を設け、これに高出力
のレーザビームを照射して単結晶化し、これを処理基板
としてＭＯＳ ｌ−ランジスタを形成することが行わ
れている。
）を基板として形成される通常のＭＯＳ トランジスタ
の外にＳｉ基板を熱処理して二酸化硅素（Ｓｉ０２）の
絶縁層を設け、或いは石英基板上に化学気相成長法（Ｃ
ＶＤ法）などの方法でポリＳｉ層を設け、これに高出力
のレーザビームを照射して単結晶化し、これを処理基板
としてＭＯＳ ｌ−ランジスタを形成することが行わ
れている。
このタイプのトランジスタは５ＯＩ（Ｓｉｌｉｃｏｎ
Ｏｎ Ｉｎｓｕｌａｔｏｒ）−ＭＯＳ トランジスタ
と呼称されているが、従来と較べて接合容量が少ないた
め高速化が可能となり、また基板として絶縁物を使用し
ているために隣接素子との分離耐圧が大きいなどの特徴
を備えている。
Ｏｎ Ｉｎｓｕｌａｔｏｒ）−ＭＯＳ トランジスタ
と呼称されているが、従来と較べて接合容量が少ないた
め高速化が可能となり、また基板として絶縁物を使用し
ているために隣接素子との分離耐圧が大きいなどの特徴
を備えている。
本発明は特性の優れた５０１−ＭＯＳ トランジスタ
の製造方法に関するものである。
の製造方法に関するものである。
ＳＯＩ−ＭＯＳ トランジスタは先に記したように絶縁
基板の上にポリＳｉ或いはアモルファスＳｉからなる薄
層を形成し、これにアルゴン（Ａｒ）などの高出力し−
ザビームを照射し、加熱することにより単結晶化し、こ
れを用いて形成されているが、少な（ともデバイス形成
領域は完全に単結晶化していることが必要条件となる。
基板の上にポリＳｉ或いはアモルファスＳｉからなる薄
層を形成し、これにアルゴン（Ａｒ）などの高出力し−
ザビームを照射し、加熱することにより単結晶化し、こ
れを用いて形成されているが、少な（ともデバイス形成
領域は完全に単結晶化していることが必要条件となる。
ここで通常のレーザビーム照射によって生ずる単結晶膜
のサイズは１〜２μｍ程度であり、ＭＯＳトランジスタ
をパターン形成する場合にパターン内に粒界が含まれ易
い。
のサイズは１〜２μｍ程度であり、ＭＯＳトランジスタ
をパターン形成する場合にパターン内に粒界が含まれ易
い。
従来はこのように粒界を含むＳｉ結晶膜を使用してＭＯ
Ｓ トランジスタが形成されている。
Ｓ トランジスタが形成されている。
然し、粒界部分は熱処理に際して不純物原子の拡散が単
結晶領域に較べて著しく速く起こるために隣接領域との
短絡が生じ易く、製造に当たって収率低下の原因となる
。
結晶領域に較べて著しく速く起こるために隣接領域との
短絡が生じ易く、製造に当たって収率低下の原因となる
。
そこで発明者は比較的大きな面積に互って単結晶化する
方法として反射防止膜を使用する方法を提案している。
方法として反射防止膜を使用する方法を提案している。
第３図はこれを説明する平面図（Ａ）と断面図（Ｂ）で
ある。
ある。
すなわち二酸化硅素（ＳｉＯ□）層からなる絶縁層１の
上に形成したポリＳｉ或いはアモルファスＳｉ層（以下
略してポリＳｉ層）２の上に厚さがそれぞれ数百人の二
酸化硅素（ＳｉＯｚ ）層３と窒化硅素（Ｓｉ３ Ｎ
４ ）層４とからなる反射防止膜５を形成し、次にデバ
イス形成部を窓開けする。
上に形成したポリＳｉ或いはアモルファスＳｉ層（以下
略してポリＳｉ層）２の上に厚さがそれぞれ数百人の二
酸化硅素（ＳｉＯｚ ）層３と窒化硅素（Ｓｉ３ Ｎ
４ ）層４とからなる反射防止膜５を形成し、次にデバ
イス形成部を窓開けする。
そしてこの窓開は部６より温かに大きなスポット径をも
つレーザビームを照射すると、反射防止膜はレーザビー
ム例えばＡｒガスの発光波長に対し吸収が大きく、一方
窓開は部６に露出しているポリＳｉ層２は吸収が少ない
ので両者の間に温度差を生じ、窓開は部の中央を最低温
度とする播鉢状の温度分布を生じ、その結果として中央
部に結晶核を生じ、これを核として結晶成長が進行して
窓開は部６が単結晶化する。
つレーザビームを照射すると、反射防止膜はレーザビー
ム例えばＡｒガスの発光波長に対し吸収が大きく、一方
窓開は部６に露出しているポリＳｉ層２は吸収が少ない
ので両者の間に温度差を生じ、窓開は部の中央を最低温
度とする播鉢状の温度分布を生じ、その結果として中央
部に結晶核を生じ、これを核として結晶成長が進行して
窓開は部６が単結晶化する。
かかる方法をとることにより特定領域を従来と較べて温
かに大きな面積に互って単結晶化することができる。
かに大きな面積に互って単結晶化することができる。
従来はこのような方法で形成した多数の単結晶領域を使
用してデバイスを形成するか、或いは今迄のようにポリ
Ｓｉ層にレーザビームを走査して結晶化させた結晶粒界
を含む基板を用いてデバイスの形成が行われていた。
用してデバイスを形成するか、或いは今迄のようにポリ
Ｓｉ層にレーザビームを走査して結晶化させた結晶粒界
を含む基板を用いてデバイスの形成が行われていた。
然し、発明者が提案している方法を用いる場合でも収率
よ（単結晶化するには窓開は部６の大きさを１０数μｍ
角程度とするのがよく、トランジスタ形成領域の全面積
を収率よく単結晶化することは困難である。
よ（単結晶化するには窓開は部６の大きさを１０数μｍ
角程度とするのがよく、トランジスタ形成領域の全面積
を収率よく単結晶化することは困難である。
またチャネル領域を単結晶化した領域に正確に位置合わ
せしてトランジスタを形成することは非常に難しい。
せしてトランジスタを形成することは非常に難しい。
また通常のグレインサイズの狭い基板を用いてパターン
形成を行うとデバイスの中に粒界が入るため熱処理工程
で電極間の短絡が生じ易く、そのために高温処理が行え
ないと云う問題がある。
形成を行うとデバイスの中に粒界が入るため熱処理工程
で電極間の短絡が生じ易く、そのために高温処理が行え
ないと云う問題がある。
以上記したようにＳｏｌ−ＭＯＳ ｌ−ランジスタの製
造はアモルファスＳｉ層或いはポリＳｉ層を加熱して結
晶化したＳｉ層を用いて形成されているが、その単結晶
領域が数μｍ角に過ぎないためにデバイス形成領域に粒
界が入りやすく、短絡を防ぐために高温処理を行えない
ことが問題である。
造はアモルファスＳｉ層或いはポリＳｉ層を加熱して結
晶化したＳｉ層を用いて形成されているが、その単結晶
領域が数μｍ角に過ぎないためにデバイス形成領域に粒
界が入りやすく、短絡を防ぐために高温処理を行えない
ことが問題である。
上記の問題は非晶質絶縁層上に形成したポリシリコン層
の上に複数個の窓開は部を備えた反射防止膜を設け、該
反射防止膜にレーザビームの照射を行ってポリＳｉ層を
結晶化した後、咳窓開は部をチャネル領域としてトラン
ジスタを形成することを特徴とするＭＯＳ トランジス
タの製造方法により解決することができる。
の上に複数個の窓開は部を備えた反射防止膜を設け、該
反射防止膜にレーザビームの照射を行ってポリＳｉ層を
結晶化した後、咳窓開は部をチャネル領域としてトラン
ジスタを形成することを特徴とするＭＯＳ トランジス
タの製造方法により解決することができる。
本発明は先に発明者が提案している方法をＭＯＳトラン
ジスタの製造に適用し、チャネル形成領域を確実に単結
晶化した領域に形成する自己整合的な製造方法をとるこ
とによりＭＯＳ トランジスタの収率と特性を向上す
るものである。
ジスタの製造に適用し、チャネル形成領域を確実に単結
晶化した領域に形成する自己整合的な製造方法をとるこ
とによりＭＯＳ トランジスタの収率と特性を向上す
るものである。
第１図（Ａ）、 （Ｂ）は本発明を実施した５０１−
ＭＯＳ トランジスタの概要を説明するもので、同図
（Ａ）はチャネル形成領域７を単結晶化する方法を示す
平面図、また同図（Ｂ）はこれをチャネル形成領域とし
て形成したＭＯＳ トランジスタ８の断面図である。
ＭＯＳ トランジスタの概要を説明するもので、同図
（Ａ）はチャネル形成領域７を単結晶化する方法を示す
平面図、また同図（Ｂ）はこれをチャネル形成領域とし
て形成したＭＯＳ トランジスタ８の断面図である。
すなわち本発明はＭＯＳ トランジスタの主要領域で
あるチャネル形成領域を確実に単結晶で形成すると共に
、位置合わせ作業なしに自己整合的にチャネル領域を形
成するものである。
あるチャネル形成領域を確実に単結晶で形成すると共に
、位置合わせ作業なしに自己整合的にチャネル領域を形
成するものである。
第２図（Ａ） 〜（Ｆ）は本発明に係る５０１−１’ｌ
Ｏｓトランジスタの製造方法を説明する断面図で、同図
（Ａ）は非晶質の絶縁層１例えばＳｉ基板を熱処理して
形成したＳｉＯ□層或いは石英板の上にポリＳｉ層２を
設け、この上にＳｉ０２層３とＳｉ３Ｎ４層４からなる
反射防止膜５を設けた基板上でチャネル形成領域７を窓
開けした状態を示すもので、先に説明したように高出力
のレーザを走査してポリＳｉ層２を融点（１４１４℃）
以上にまで加熱することにより結晶化され、特にチャネ
ル形成領域７のボ’ＪＳｉ層２は確実に単結晶化される
。
Ｏｓトランジスタの製造方法を説明する断面図で、同図
（Ａ）は非晶質の絶縁層１例えばＳｉ基板を熱処理して
形成したＳｉＯ□層或いは石英板の上にポリＳｉ層２を
設け、この上にＳｉ０２層３とＳｉ３Ｎ４層４からなる
反射防止膜５を設けた基板上でチャネル形成領域７を窓
開けした状態を示すもので、先に説明したように高出力
のレーザを走査してポリＳｉ層２を融点（１４１４℃）
以上にまで加熱することにより結晶化され、特にチャネ
ル形成領域７のボ’ＪＳｉ層２は確実に単結晶化される
。
次にかかる基板を加熱し酸化することにより同図（Ｂ）
に示すようにチャネル形成領域のみにＳｉ０２層１０が
形成される。
に示すようにチャネル形成領域のみにＳｉ０２層１０が
形成される。
この酸化工程においてＳｉ３Ｎ４層４とＳｉＯ２層３に
より、窓開は部を除く再結晶化Ｓｉ層１１は酸化される
ことはない。
より、窓開は部を除く再結晶化Ｓｉ層１１は酸化される
ことはない。
次に写真食刻技術（ホトリソグラフィ）を用いて反射防
止膜５を除去し、ＳｉＯ２１０をマスクとして従来と同
じ要領でイオン注入を行うことより、同図（Ｃ）で示す
形状となる。
止膜５を除去し、ＳｉＯ２１０をマスクとして従来と同
じ要領でイオン注入を行うことより、同図（Ｃ）で示す
形状となる。
次に同図（Ｄ）に示すようにソース領域１２とドレイン
領域１３とを除き、ドライエツチング法を用いてアイラ
ンド化する。
領域１３とを除き、ドライエツチング法を用いてアイラ
ンド化する。
なお、この工程はイオン注入の前に行ってもよい。
次にチャネル形成領域に形成されているＳｉＯ２層１０
を除いた後、例えば９５０〜１０５０℃の温度で熱酸化
して厚さ約４００人のゲート酸化膜１４を形成する。
を除いた後、例えば９５０〜１０５０℃の温度で熱酸化
して厚さ約４００人のゲート酸化膜１４を形成する。
ここでＳｉ０２層よりなるゲート酸化膜１４は同図（Ｅ
）に示すように素子形成領域の全面に互って形成されて
いる。
）に示すように素子形成領域の全面に互って形成されて
いる。
次にソース領域１２とドレイン領域１３の上にあるゲー
ト酸化膜１４を窓開けした状態でアルミニウム（ＡＩ）
の真空蒸着を行い、これをホトエツチングしてソース電
極１５．ゲート電極１６およびドレイン電極１７をパタ
ーン形成する。
ト酸化膜１４を窓開けした状態でアルミニウム（ＡＩ）
の真空蒸着を行い、これをホトエツチングしてソース電
極１５．ゲート電極１６およびドレイン電極１７をパタ
ーン形成する。
このようにしてＭＯＳ トランジスタが形成されるが
、これは第１図（Ｂ）に対応しており、ゲート電極の下
のチャネル形成領域は自己整合的に形成されている。
、これは第１図（Ｂ）に対応しており、ゲート電極の下
のチャネル形成領域は自己整合的に形成されている。
以上説明したように本発明はＳＯＩ−ＭＯＳ トラン
ジスタのチャネル形成領域を単結晶Ｓｉ上に形成し、且
つソースおよびトレイン領域を自己整合的に形成するも
ので、従来は結晶粒界が存在するＳｉ結晶膜を用いて形
成するか、或いは発明者の提案している方法を適用して
大きめに単結晶領域を形成し、これにチャネル形成領域
を位置合わせしてパターン形成を行っていた。
ジスタのチャネル形成領域を単結晶Ｓｉ上に形成し、且
つソースおよびトレイン領域を自己整合的に形成するも
ので、従来は結晶粒界が存在するＳｉ結晶膜を用いて形
成するか、或いは発明者の提案している方法を適用して
大きめに単結晶領域を形成し、これにチャネル形成領域
を位置合わせしてパターン形成を行っていた。
然し本発明を適用すれば自己整合的にチャ床ル形成領域
が決められるため、位置合わせの必要がな（、また小面
積のため単結晶化が確実に行われ、また高温処理も行え
るため収率が良くまた特性の優れたトランジスタの製造
が可能となる。
が決められるため、位置合わせの必要がな（、また小面
積のため単結晶化が確実に行われ、また高温処理も行え
るため収率が良くまた特性の優れたトランジスタの製造
が可能となる。
第１図は本発明の詳細な説明するもので、同図（Ａ）は
チャネル形成領域を示す平面図、同図（を説明する断面
図、 第３図は発明者がかねて提案している結晶化方法の説明
で同図（Ａ）は平面図、同図（Ｂ）は断面図である。 図において、 １．１０はＳｉ０２層、 ２はポリＳｉ層、３はＳ
ｉ０２層、 ４はＳｉ３Ｎ４．層、５は反射防
止膜、 ６は窓開は部、７はチャネル形成領域、８
はＭＯＳトランジスタ、１１は結晶化Ｓｉ層、 １
２はソース領域、１３はドレイン領域、 １４はゲー
ト酸化膜、１５はソース電極、 １６はゲート電極
、１７はドレイン電極、 である。 一一一一−２ギ°ブ５，７ｆ ３．゛、ＩＩ
チャネル形成領域を示す平面図、同図（を説明する断面
図、 第３図は発明者がかねて提案している結晶化方法の説明
で同図（Ａ）は平面図、同図（Ｂ）は断面図である。 図において、 １．１０はＳｉ０２層、 ２はポリＳｉ層、３はＳ
ｉ０２層、 ４はＳｉ３Ｎ４．層、５は反射防
止膜、 ６は窓開は部、７はチャネル形成領域、８
はＭＯＳトランジスタ、１１は結晶化Ｓｉ層、 １
２はソース領域、１３はドレイン領域、 １４はゲー
ト酸化膜、１５はソース電極、 １６はゲート電極
、１７はドレイン電極、 である。 一一一一−２ギ°ブ５，７ｆ ３．゛、ＩＩ
Claims (1)
- 非晶質絶縁層上に形成したポリシリコン層の上に複数個
の窓開け部を備えた反射防止膜を設け、該反射防止膜に
レーザビームの照射を行ってポリシリコン層を結晶化し
た後、該窓開け部をチャネル領域としてトランジスタの
ソース領域およびドレイン領域を自己整合的に形成する
ことを特徴とするＭＯＳトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1042085A JPH0682684B2 (ja) | 1985-01-22 | 1985-01-22 | Ｍｏｓトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1042085A JPH0682684B2 (ja) | 1985-01-22 | 1985-01-22 | Ｍｏｓトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61168963A true JPS61168963A (ja) | 1986-07-30 |
| JPH0682684B2 JPH0682684B2 (ja) | 1994-10-19 |
Family
ID=11749654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1042085A Expired - Fee Related JPH0682684B2 (ja) | 1985-01-22 | 1985-01-22 | Ｍｏｓトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682684B2 (ja) |
-
1985
- 1985-01-22 JP JP1042085A patent/JPH0682684B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0682684B2 (ja) | 1994-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4933298A (en) | Method of making high speed semiconductor device having a silicon-on-insulator structure | |
| JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0451071B2 (ja) | ||
| JP4203141B2 (ja) | 非晶質シリコン層の結晶化方法及びこれを使用する薄膜トランジスターの製造方法 | |
| KR900000061B1 (ko) | 반도체 장치의 제조방법 | |
| JPH0450746B2 (ja) | ||
| JPS62160712A (ja) | 半導体装置の製造方法 | |
| JPS61168963A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPS58192381A (ja) | Ｍｏｓ電界効果トランジスタの製造方法 | |
| JPS621220A (ja) | 欠陥が局在された配向シリコン単結晶膜を絶縁支持体上に製造する方法 | |
| JPS6342417B2 (ja) | ||
| JP2718074B2 (ja) | 薄膜半導体層の形成方法 | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JPS6159820A (ja) | 半導体装置の製造方法 | |
| JPS61117821A (ja) | 半導体装置の製造方法 | |
| JPS61166074A (ja) | 絶縁ゲ−ト型トランジスタ及びその製造方法 | |
| JPS58175844A (ja) | 半導体装置の製造方法 | |
| JPS61251115A (ja) | 絶縁膜上の半導体単結晶成長方法 | |
| JPH03159116A (ja) | 多結晶半導体薄膜の熱処理方法 | |
| JPH06140324A (ja) | 半導体薄膜の結晶化方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03284831A (ja) | 半導体薄膜の形成方法 | |
| JP2605286B2 (ja) | 半導体装置の製造方法 | |
| JPS6171636A (ja) | シリコンのエツチング方法 | |
| JPS5893224A (ja) | 半導体単結晶膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |