JP2605286B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2605286B2 JP2605286B2 JP62161926A JP16192687A JP2605286B2 JP 2605286 B2 JP2605286 B2 JP 2605286B2 JP 62161926 A JP62161926 A JP 62161926A JP 16192687 A JP16192687 A JP 16192687A JP 2605286 B2 JP2605286 B2 JP 2605286B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- insulator
- cap layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法、特に絶縁体上に単
結晶半導体層を形成するいわゆるSOI工程を有する半導
体装置の製造方法に関わる。
結晶半導体層を形成するいわゆるSOI工程を有する半導
体装置の製造方法に関わる。
本発明は、絶縁体上に半導体層、特に非単結晶半導体
層を形成し、これを溶融再結晶化することによって再結
晶化してここに各種半導体素子を形成するいわゆるSOI
型の半導体装置を得るに当たり、その溶融再結晶化に際
して半導体層上を覆って形成するキャップ層を、半導体
層の再結晶化後に確実に下地の絶縁体層と区別して除去
することができるようにする。
層を形成し、これを溶融再結晶化することによって再結
晶化してここに各種半導体素子を形成するいわゆるSOI
型の半導体装置を得るに当たり、その溶融再結晶化に際
して半導体層上を覆って形成するキャップ層を、半導体
層の再結晶化後に確実に下地の絶縁体層と区別して除去
することができるようにする。
絶縁体上に島状に単結晶半導体を形成して各島状部分
に互に分離すべき半導体回路素子を形成するようにした
SOI型半導体装置を得る場合、通常一般には、第２図Ａ
に示すように絶縁体（１）上に先ず全面的に非単結晶半
導体例えば非晶質ないしは多結晶シリコン半導体層
（２）を化学的気相成長法（CVD法）等によって形成
し、これを選択的にフォトリソグラフィ技術によってエ
ッチング排除して所要のパターンとする。そして、この
非単結晶の半導体層（２）を加熱溶融することによって
再結晶化して単結晶化するものであるが通常この単結晶
化にあたっての加熱溶融に際して半導体層（２）が飛散
消失したり膜質低下を招来することがないように、その
結晶化のための熱処理に先立って第２図Ａに示すよう
に、半導体層（２）上を覆って保護膜となるキャップ層
（３）を被着し、この状態で半導体層（２）に対する例
えばレーザー照射等による所要の温度勾配に基く加熱を
行って再結晶化して単結晶化するという方法を採る。
に互に分離すべき半導体回路素子を形成するようにした
SOI型半導体装置を得る場合、通常一般には、第２図Ａ
に示すように絶縁体（１）上に先ず全面的に非単結晶半
導体例えば非晶質ないしは多結晶シリコン半導体層
（２）を化学的気相成長法（CVD法）等によって形成
し、これを選択的にフォトリソグラフィ技術によってエ
ッチング排除して所要のパターンとする。そして、この
非単結晶の半導体層（２）を加熱溶融することによって
再結晶化して単結晶化するものであるが通常この単結晶
化にあたっての加熱溶融に際して半導体層（２）が飛散
消失したり膜質低下を招来することがないように、その
結晶化のための熱処理に先立って第２図Ａに示すよう
に、半導体層（２）上を覆って保護膜となるキャップ層
（３）を被着し、この状態で半導体層（２）に対する例
えばレーザー照射等による所要の温度勾配に基く加熱を
行って再結晶化して単結晶化するという方法を採る。
このような方法による場合、通常第２図Ｂに示すよう
にその半導体層（２）に対する単結晶化処理後において
キャップ層（３）はエッチング等によって排除される。
にその半導体層（２）に対する単結晶化処理後において
キャップ層（３）はエッチング等によって排除される。
一方この種のSOI型半導体装置を得るに当って上述し
たキャップ層（３）の被覆を行う場合、半導体層（２）
を特に例えば結晶性の向上をはかるべく1500Å程度以下
の薄い層とするとき、絶縁体（１）とキャップ層（３）
とが異質の物質であると、半導体層（２）に対する熱処
理時における熱歪みが半導体層（２）の特性に影響を与
える。即ちこの熱歪みによって半導体層（２）にクラッ
クないしは微小欠陥が発生すること、さらに引張り応力
あるいは圧縮応力によってその電子移動度に変動を来た
したり、さらにこの半導体層（２）に例えば絶縁ゲート
型電解効果トランジスタMIS−FETを形成した場合におい
ては、その閾値電圧Vth値にばらつき、あるいはシフト
が発生するなどの特性上の問題を来たす。
たキャップ層（３）の被覆を行う場合、半導体層（２）
を特に例えば結晶性の向上をはかるべく1500Å程度以下
の薄い層とするとき、絶縁体（１）とキャップ層（３）
とが異質の物質であると、半導体層（２）に対する熱処
理時における熱歪みが半導体層（２）の特性に影響を与
える。即ちこの熱歪みによって半導体層（２）にクラッ
クないしは微小欠陥が発生すること、さらに引張り応力
あるいは圧縮応力によってその電子移動度に変動を来た
したり、さらにこの半導体層（２）に例えば絶縁ゲート
型電解効果トランジスタMIS−FETを形成した場合におい
ては、その閾値電圧Vth値にばらつき、あるいはシフト
が発生するなどの特性上の問題を来たす。
そこで絶縁体（１）とキャップ層（３）とは、同一の
物質例えばSiO2によって形成することが望まれるもので
あり、更に単結晶化された半導体層（２）を（100）結
晶面とする場合、キャップ層（３）はSiO2であることが
望まれるが、このように絶縁体（１）およびキャップ層
（３）を同一物質のSiO2によって形成する場合、第２図
Ｂにおけるキャップ層（３）の排除のためのエッチング
に際して絶縁体（）がキャップ層（３）と同一物質であ
るがためにキャップ層（３）のみを絶縁体（１）をも侵
蝕することなくエッチングすることは難しく、オーバー
エッチングによって絶縁体（１）をエッチングしてしま
ってその表面に凹部（４）を発生させ、表面平坦性を阻
害するなどの不都合が生じる。
物質例えばSiO2によって形成することが望まれるもので
あり、更に単結晶化された半導体層（２）を（100）結
晶面とする場合、キャップ層（３）はSiO2であることが
望まれるが、このように絶縁体（１）およびキャップ層
（３）を同一物質のSiO2によって形成する場合、第２図
Ｂにおけるキャップ層（３）の排除のためのエッチング
に際して絶縁体（）がキャップ層（３）と同一物質であ
るがためにキャップ層（３）のみを絶縁体（１）をも侵
蝕することなくエッチングすることは難しく、オーバー
エッチングによって絶縁体（１）をエッチングしてしま
ってその表面に凹部（４）を発生させ、表面平坦性を阻
害するなどの不都合が生じる。
本発明は上述したSOI型半導体装置の製造工程におい
て、その選択的に形成された非単結晶半導体層に対する
溶融再結晶処理に当って、半導体層表面をキャップ層に
よって覆い、しかもキャップ層と半導体層の被着面を形
成する絶縁体とを同一物質のSiO2によって形成する場合
においてもキャップ層の排除において半導体層（２）の
被着絶縁体に対するエッチングの侵蝕による凹部の発生
の問題を解決する。
て、その選択的に形成された非単結晶半導体層に対する
溶融再結晶処理に当って、半導体層表面をキャップ層に
よって覆い、しかもキャップ層と半導体層の被着面を形
成する絶縁体とを同一物質のSiO2によって形成する場合
においてもキャップ層の排除において半導体層（２）の
被着絶縁体に対するエッチングの侵蝕による凹部の発生
の問題を解決する。
因みに例えば特開昭58−14526号公開公報には、選択
的に形成された絶縁体上に単結晶半導体層を形成するSO
I技術において、絶縁体と半導体層との密着性を向上す
るためにシリコンオキシナイトライドを介存させること
の技術等の開示があるが、この場合においてもキャップ
層およびこれを排除することに関しての技術の開示はな
いものであり、本発明における問題点の解決ははかられ
ていない。
的に形成された絶縁体上に単結晶半導体層を形成するSO
I技術において、絶縁体と半導体層との密着性を向上す
るためにシリコンオキシナイトライドを介存させること
の技術等の開示があるが、この場合においてもキャップ
層およびこれを排除することに関しての技術の開示はな
いものであり、本発明における問題点の解決ははかられ
ていない。
本発明においては、絶縁体上に選択的に半導体層、具
体的には非晶質あるいは多単晶等の非単結晶半導体層を
形成する工程と、この半導体上以外の絶縁体表面に、こ
の絶縁体とエッチング速度を異にする窒素含有層を形成
する工程と、半導体層を覆って全面的に絶縁体と同一材
料のキャップ層を形成して後、半導体層を溶融再結晶す
る工程と、キャップ層をドライエッチング、ウェットエ
ッチング等によって除去する工程とを経る。
体的には非晶質あるいは多単晶等の非単結晶半導体層を
形成する工程と、この半導体上以外の絶縁体表面に、こ
の絶縁体とエッチング速度を異にする窒素含有層を形成
する工程と、半導体層を覆って全面的に絶縁体と同一材
料のキャップ層を形成して後、半導体層を溶融再結晶す
る工程と、キャップ層をドライエッチング、ウェットエ
ッチング等によって除去する工程とを経る。
上述したように本発明においては、絶縁体上に選択的
に形成された半導体層上を覆ってキャップ層を形成する
ものであるが、その絶縁体の半導体層の形成部以外に予
め窒素含有層を形成したことによって半導体層に対する
溶融再結晶化後においてキャップ層を除去する作業即ち
キャップ層のエッチングにおいて、このキャップ層と絶
縁体とが同一物質のSiO2である場合においても、窒素含
有層が絶縁体とキャップ層間の界面に介在していること
によってキャップ層に対するエッチングが、この界面即
ち窒素含有層に達するときそのエッチングを停止ないし
は低下するのでこの時点でエッチング作業を停止すれ
ば、絶縁体表面にくい込むエッチングを生じることな
く、キャップ層のみをその全厚さにわたって確実に排除
することができる。
に形成された半導体層上を覆ってキャップ層を形成する
ものであるが、その絶縁体の半導体層の形成部以外に予
め窒素含有層を形成したことによって半導体層に対する
溶融再結晶化後においてキャップ層を除去する作業即ち
キャップ層のエッチングにおいて、このキャップ層と絶
縁体とが同一物質のSiO2である場合においても、窒素含
有層が絶縁体とキャップ層間の界面に介在していること
によってキャップ層に対するエッチングが、この界面即
ち窒素含有層に達するときそのエッチングを停止ないし
は低下するのでこの時点でエッチング作業を停止すれ
ば、絶縁体表面にくい込むエッチングを生じることな
く、キャップ層のみをその全厚さにわたって確実に排除
することができる。
第１図を参照して本発明による半導体装置の製造方法
を説明する。図において（11）は絶縁体、例えばSiO2層
よりなる。
を説明する。図において（11）は絶縁体、例えばSiO2層
よりなる。
まず第１図Ａに示すように絶縁体（11）上に、例えば
化学的気相成長法（CVD法）によって形成された非晶質
シリコン半導体層、あるいはSiイオンの打込みによって
多結晶化したシリコン半導体層（12）を全面的に例えば
800Åの厚さに形成する。次にこの半導体層（12）を所
定のパターン例えば島状パターン化する。このパターン
化は、半導体層（12）に第１図Ａに示すように例えばフ
ォトレジスト等を周知の光学的写真技術等によって選択
的に所定のパターンに形成したマスク（13）を被着形成
し、第１図Ｂに示すようにこのマスク（13）をエッチン
グマスクとして半導体層（12）に対して選択的エッチン
グを行ってパターン化する。この場合そのエッチング
は、例えば稍々オーバーエッチング気味に行ってマスク
（13）の周縁下に半導体層（12）の周縁が存在してマス
ク（13）がいわばオーバーハング気味に存在するように
することが望ましい。次に第１図C1に示すように例えば
SiN層即ち窒素含有層（14）を、例えば厚さ100Åにプラ
ズマCVDによって被着する。次に第１図Ｄに示すように
マスク（13）を除去しこの窒素含有層（14）上を含んで
少なくとも半導体層（12）上を覆って絶縁体（11）と同
一材料のSiO2よりなるキャップ層（15）をCVD法等によ
って被着し、この状態でレーザー照射その他の加熱によ
って半導体層（12）を所要の温度分布をもって加熱溶融
して単結晶化する。その後第１図Ｅに示すようにキャッ
プ層（15）を周知のエッチングによって除去する。この
場合絶縁体（11）上の、半導体層（12）が形成されてい
ない部分に対するキャップ層（15）の被着は、窒素含有
層（14）を介して被着されていることによって、そのキ
ャップ層（15）に対するエッチングがこの窒素含有層
（14）に達する時そのエッチング速度が低下ないしは停
止するのでこの時点においてキャップ層（15）に対する
エッチング処理を停止すれば、キャップ層（15）のみが
第１図Ｅに示すように排除される。
化学的気相成長法（CVD法）によって形成された非晶質
シリコン半導体層、あるいはSiイオンの打込みによって
多結晶化したシリコン半導体層（12）を全面的に例えば
800Åの厚さに形成する。次にこの半導体層（12）を所
定のパターン例えば島状パターン化する。このパターン
化は、半導体層（12）に第１図Ａに示すように例えばフ
ォトレジスト等を周知の光学的写真技術等によって選択
的に所定のパターンに形成したマスク（13）を被着形成
し、第１図Ｂに示すようにこのマスク（13）をエッチン
グマスクとして半導体層（12）に対して選択的エッチン
グを行ってパターン化する。この場合そのエッチング
は、例えば稍々オーバーエッチング気味に行ってマスク
（13）の周縁下に半導体層（12）の周縁が存在してマス
ク（13）がいわばオーバーハング気味に存在するように
することが望ましい。次に第１図C1に示すように例えば
SiN層即ち窒素含有層（14）を、例えば厚さ100Åにプラ
ズマCVDによって被着する。次に第１図Ｄに示すように
マスク（13）を除去しこの窒素含有層（14）上を含んで
少なくとも半導体層（12）上を覆って絶縁体（11）と同
一材料のSiO2よりなるキャップ層（15）をCVD法等によ
って被着し、この状態でレーザー照射その他の加熱によ
って半導体層（12）を所要の温度分布をもって加熱溶融
して単結晶化する。その後第１図Ｅに示すようにキャッ
プ層（15）を周知のエッチングによって除去する。この
場合絶縁体（11）上の、半導体層（12）が形成されてい
ない部分に対するキャップ層（15）の被着は、窒素含有
層（14）を介して被着されていることによって、そのキ
ャップ層（15）に対するエッチングがこの窒素含有層
（14）に達する時そのエッチング速度が低下ないしは停
止するのでこの時点においてキャップ層（15）に対する
エッチング処理を停止すれば、キャップ層（15）のみが
第１図Ｅに示すように排除される。
なお、上述した例においては、SiNの被着によって窒
素含有層（14）の形成を行った場合であるが、窒素のイ
オン注入を行って形成することもできる。
素含有層（14）の形成を行った場合であるが、窒素のイ
オン注入を行って形成することもできる。
〔発明の効果〕 上述したように本発明によれば、絶縁体（11）とキャ
ップ層（15）とを同一材料の例えばSiO2によって形成す
ることができるので、その加熱溶融再結晶化の単結晶化
処理における熱歪の発生によって、半導体層にクラッ
ク、結晶欠陥等の多量の発生、応力の発生が回避される
ことから結晶性にすぐれた単結晶半導体層を得ることが
でき、これにおけるキャリアの移動度、あるいはこれに
回路素子として例えばMIS−FETを形成した場合において
Vthのバラつきを回避できる。
ップ層（15）とを同一材料の例えばSiO2によって形成す
ることができるので、その加熱溶融再結晶化の単結晶化
処理における熱歪の発生によって、半導体層にクラッ
ク、結晶欠陥等の多量の発生、応力の発生が回避される
ことから結晶性にすぐれた単結晶半導体層を得ることが
でき、これにおけるキャリアの移動度、あるいはこれに
回路素子として例えばMIS−FETを形成した場合において
Vthのバラつきを回避できる。
そして本発明によれば、上述したように絶縁体（11）
とキャップ層（15）とを同一材料によって形成する場合
においてもキャップ層（15）のみの除去を確実に行うこ
とができるので絶縁体（11）の表面平坦性を阻害するよ
うな不都合を回避できる。
とキャップ層（15）とを同一材料によって形成する場合
においてもキャップ層（15）のみの除去を確実に行うこ
とができるので絶縁体（11）の表面平坦性を阻害するよ
うな不都合を回避できる。
また本発明によれば、半導体層（12）下には窒素含有
層（14）が介在されないようにしたことによってこの半
導体層（12）の、絶縁体（11）との界面において窒素が
存在することによる表面準位Qssの増大化も回避するこ
とができることは注目される点である。
層（14）が介在されないようにしたことによってこの半
導体層（12）の、絶縁体（11）との界面において窒素が
存在することによる表面準位Qssの増大化も回避するこ
とができることは注目される点である。
第１図は本発明製法の一例の各工程における略線的拡大
断面図、第２図は従来方法の各工程における略線的拡大
断面図である。 （11）は絶縁体、（12）は半導体層、（13）はマスク、
（14）は窒素含有層、（15）はキャップ層である。
断面図、第２図は従来方法の各工程における略線的拡大
断面図である。 （11）は絶縁体、（12）は半導体層、（13）はマスク、
（14）は窒素含有層、（15）はキャップ層である。
Claims (1)
- 【請求項１】絶縁体上に選択的に半導体層を形成する工
程と、 該半導体層上以外の上記絶縁体上に、窒素含有層を形成
する工程と、 上記半導体層を覆ってキャップ層を全面的に形成する工
程と、 その後、上記半導体層を溶融再結晶化する工程と、 上記キャップ層をエッチング除去する工程とを有し、 上記キャップ層は上記絶縁体と同一材料によって構成さ
れ、 上記窒素含有層は、上記キャップ層に対する上記エッチ
ングに対し、エッチング性が小なる窒素含有層である ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62161926A JP2605286B2 (ja) | 1987-06-29 | 1987-06-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62161926A JP2605286B2 (ja) | 1987-06-29 | 1987-06-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS647513A JPS647513A (en) | 1989-01-11 |
| JP2605286B2 true JP2605286B2 (ja) | 1997-04-30 |
Family
ID=15744662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62161926A Expired - Fee Related JP2605286B2 (ja) | 1987-06-29 | 1987-06-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2605286B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60154548A (ja) * | 1984-01-24 | 1985-08-14 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1987
- 1987-06-29 JP JP62161926A patent/JP2605286B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS647513A (en) | 1989-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04229616A (ja) | 半導体層構造に開口を製造する方法 | |
| JPS58116764A (ja) | 半導体装置の製造方法 | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| JPH0450746B2 (ja) | ||
| US5116768A (en) | Fabrication method of a semiconductor integrated circuit having an SOI device and a bulk semiconductor device on a common semiconductor substrate | |
| JP2605286B2 (ja) | 半導体装置の製造方法 | |
| JPH06132306A (ja) | 半導体装置の製造方法 | |
| JPH0580159B2 (ja) | ||
| JPS6230314A (ja) | 結晶性半導体薄膜の製造方法 | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JPH02864B2 (ja) | ||
| JPH08204204A (ja) | 薄膜トランジスタの製造方法 | |
| JPS62202559A (ja) | 半導体装置及びその製造方法 | |
| JPS5825220A (ja) | 半導体基体の製作方法 | |
| JPS58175844A (ja) | 半導体装置の製造方法 | |
| JPH06132292A (ja) | 半導体装置及びその製造方法 | |
| JPS61166074A (ja) | 絶縁ゲ−ト型トランジスタ及びその製造方法 | |
| JPH0335830B2 (ja) | ||
| JPS6235569A (ja) | Ｍｉｓ型トランジスタ及びその製造方法 | |
| JPS63265464A (ja) | 半導体装置の製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| KR0124637B1 (ko) | 반도체소자의 격리막 형성방법 | |
| JPS5893224A (ja) | 半導体単結晶膜の製造方法 | |
| JPH07122752A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |