JPH0335830B2 - - Google Patents
Info
- Publication number
- JPH0335830B2 JPH0335830B2 JP56111868A JP11186881A JPH0335830B2 JP H0335830 B2 JPH0335830 B2 JP H0335830B2 JP 56111868 A JP56111868 A JP 56111868A JP 11186881 A JP11186881 A JP 11186881A JP H0335830 B2 JPH0335830 B2 JP H0335830B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- pad
- substrate
- film
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 239000010410 layer Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000002344 surface layer Substances 0.000 claims description 6
- 238000005121 nitriding Methods 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 15
- 235000012239 silicon dioxide Nutrition 0.000 description 12
- 239000000377 silicon dioxide Substances 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
本発明はSOI（Silicon on Insulating
Substrate）構造の半導体装置の製造方法に関す。
Substrate）構造の半導体装置の製造方法に関す。
単結晶シリコン基板上に絶縁膜を設け、該絶縁
膜上に島状に分離された半導体素子を形成する
SOI構造の半導体装置の製造工程において、半導
体を形成すべき位置に選択的に絶縁膜を配設して
半導体素子のパツドとし、該パツド及びその周囲
のシリコン基板上に非単結晶シリコンすなわち多
結晶シリコン或いは非結晶シリコンよりなる膜を
形成して、波動或いは粒子ビーム照射により該非
単結晶シリコン膜を融解し、基板にエピタキシヤ
ルに再結晶せしめることにより該パツド上に単結
晶シリコン膜を形成する場合において、該パツド
としては、選択酸化法によつて形成される二酸化
シリコン（SiO2）膜がその製造方法、側端面の
形状及び一般的特性の点で最も適当である。しか
しながら融解されたシリコンの二酸化シリコン面
への濡れの悪さから、単結晶化後にシリコン膜が
該パツドから剥離することがあるなど付着力が不
十分である。
膜上に島状に分離された半導体素子を形成する
SOI構造の半導体装置の製造工程において、半導
体を形成すべき位置に選択的に絶縁膜を配設して
半導体素子のパツドとし、該パツド及びその周囲
のシリコン基板上に非単結晶シリコンすなわち多
結晶シリコン或いは非結晶シリコンよりなる膜を
形成して、波動或いは粒子ビーム照射により該非
単結晶シリコン膜を融解し、基板にエピタキシヤ
ルに再結晶せしめることにより該パツド上に単結
晶シリコン膜を形成する場合において、該パツド
としては、選択酸化法によつて形成される二酸化
シリコン（SiO2）膜がその製造方法、側端面の
形状及び一般的特性の点で最も適当である。しか
しながら融解されたシリコンの二酸化シリコン面
への濡れの悪さから、単結晶化後にシリコン膜が
該パツドから剥離することがあるなど付着力が不
十分である。
二酸化シリコンに代るべき絶縁物質として窒化
シリコン（Si3N4）については、融解されたシリ
コンの窒化シリコン面への濡れは二酸化シリコン
より優れ、単結晶化後の付着力も十分ではある
が、前記の選択酸化膜と同様の形状と厚さとを有
する窒化膜を形成することは期待し得ない。なん
とならば、厚い窒化膜は内部応力によつてクラツ
クが生じ易いからである。
シリコン（Si3N4）については、融解されたシリ
コンの窒化シリコン面への濡れは二酸化シリコン
より優れ、単結晶化後の付着力も十分ではある
が、前記の選択酸化膜と同様の形状と厚さとを有
する窒化膜を形成することは期待し得ない。なん
とならば、厚い窒化膜は内部応力によつてクラツ
クが生じ易いからである。
また選択酸化膜上に選択的に窒化シリコン膜を
形成することも従来実施されていない。
形成することも従来実施されていない。
本発明は、単結晶化されたシリコン膜と選択酸
化法によつて形成された二酸化シリコン絶縁膜と
の付着力を十分ならしめる、選択酸化膜上に選択
的に形成された層間膜を得ることを目的とする。
本発明は、選択酸化膜の形成とマスクを共用にし
て、選択的窒化により選択酸化膜の表層部分をシ
リコン・オキシナイトライド（Six Ny Oz）と
することによりその目的を達成する。
化法によつて形成された二酸化シリコン絶縁膜と
の付着力を十分ならしめる、選択酸化膜上に選択
的に形成された層間膜を得ることを目的とする。
本発明は、選択酸化膜の形成とマスクを共用にし
て、選択的窒化により選択酸化膜の表層部分をシ
リコン・オキシナイトライド（Six Ny Oz）と
することによりその目的を達成する。
即ち、本発明の半導体装置の製造方法は、単結
晶シリコン基板上に窒化シリコン膜よりなり所定
部分を除去したパターンのマスクを形成する工程
と、前記マスクを用いた前記基板の選択的酸化に
より酸化シリコン膜よりなるパツドを形成し、更
に該マスクをそのまま用いた該パツドの選択的窒
化により該パツドの表層部分をシリコン・オキシ
ナイトライド層に変化させる工程と、選択エツチ
ングにより窒化シリコンの前記マスクを選択的に
除去して、前記パツドの周囲に前記基板の表面を
露出させる工程と、前記パツドを残して表面を露
出させた前記基板の上に非単結晶シリコン膜を形
成し、該非単結晶シリコン膜を波動或いは粒子ビ
ーム照射により融解し、前記基板にエピタキシヤ
ルに再結晶化させて単結晶シリコン膜とする工程
を含むことを特徴とする。
晶シリコン基板上に窒化シリコン膜よりなり所定
部分を除去したパターンのマスクを形成する工程
と、前記マスクを用いた前記基板の選択的酸化に
より酸化シリコン膜よりなるパツドを形成し、更
に該マスクをそのまま用いた該パツドの選択的窒
化により該パツドの表層部分をシリコン・オキシ
ナイトライド層に変化させる工程と、選択エツチ
ングにより窒化シリコンの前記マスクを選択的に
除去して、前記パツドの周囲に前記基板の表面を
露出させる工程と、前記パツドを残して表面を露
出させた前記基板の上に非単結晶シリコン膜を形
成し、該非単結晶シリコン膜を波動或いは粒子ビ
ーム照射により融解し、前記基板にエピタキシヤ
ルに再結晶化させて単結晶シリコン膜とする工程
を含むことを特徴とする。
以下に本発明を実施例により図面を用いて詳細
に説明する。
に説明する。
第１図に断面図を示す如く、単結晶シリコン基
板１上に熱酸化法等により厚さ約50nｍの二酸化
シリコン膜２を形成し、次いで化学蒸着法等によ
り厚さ約150nｍの窒化シリコン膜を形成し、SOI
構造半導体素子のパツドとする二酸化シリコン膜
を形成する部分を選択的に除去してマスク３とす
る。再び熱酸化法等によりマスク３の開口部分の
シリコン基板を酸化し、第２図に断面図を示す如
く厚さ約600nｍの二酸化シリコンよりなるパツ
ド４を形成する。
板１上に熱酸化法等により厚さ約50nｍの二酸化
シリコン膜２を形成し、次いで化学蒸着法等によ
り厚さ約150nｍの窒化シリコン膜を形成し、SOI
構造半導体素子のパツドとする二酸化シリコン膜
を形成する部分を選択的に除去してマスク３とす
る。再び熱酸化法等によりマスク３の開口部分の
シリコン基板を酸化し、第２図に断面図を示す如
く厚さ約600nｍの二酸化シリコンよりなるパツ
ド４を形成する。
本実施例においてはパツド４形成後、以下に説
明する方法により第３図に断面図を示す如くパツ
ド４の表層部分をシリコン・オキシナイトライド
層５とするが、その何れの方法においても選択酸
化のマスク３を窒化の際にもマスクとすることに
より、二酸化シリコン膜とオキシナイトライド層
とを整合せしめる本実施例におけるシリコン・オ
キシナイトライド形成の第一の方法は、第２図に
示す状態の基板を１気圧のアンモニア（NH3）
雰囲気中で約1100℃に１時間程度置くことにより
シリコン・オキシナイトライドとする。
明する方法により第３図に断面図を示す如くパツ
ド４の表層部分をシリコン・オキシナイトライド
層５とするが、その何れの方法においても選択酸
化のマスク３を窒化の際にもマスクとすることに
より、二酸化シリコン膜とオキシナイトライド層
とを整合せしめる本実施例におけるシリコン・オ
キシナイトライド形成の第一の方法は、第２図に
示す状態の基板を１気圧のアンモニア（NH3）
雰囲気中で約1100℃に１時間程度置くことにより
シリコン・オキシナイトライドとする。
また第二の方法は、パツド４にN+イオンを約
180keVにて５×1016／cm2乃至１×1018／cm2のドー
ズ量にイオン注入し、1200℃において約２時間ア
ニールすることにより、シリコン・オキシナイト
ライドとする。
180keVにて５×1016／cm2乃至１×1018／cm2のドー
ズ量にイオン注入し、1200℃において約２時間ア
ニールすることにより、シリコン・オキシナイト
ライドとする。
更に第三の方法は、アンモニア、窒素或いは両
者の混合雰囲気中で波動或いは粒子ビーム照射に
よる方法で、例えばクセノン（Xe）ランプのフ
ラツシユ光の5J／cm2、20ｍｓの照射を５Kg／cm2の
加圧窒素雰囲気中で実施することによりシリコ
ン・オキシナイトライドとする。
者の混合雰囲気中で波動或いは粒子ビーム照射に
よる方法で、例えばクセノン（Xe）ランプのフ
ラツシユ光の5J／cm2、20ｍｓの照射を５Kg／cm2の
加圧窒素雰囲気中で実施することによりシリコ
ン・オキシナイトライドとする。
以上の如き方法により、パツド４の二酸化シリ
コン膜上にシリコン・オキシナイトライド層５を
形成後燐酸（H3PO4）水溶液中に温度160℃乃至
170℃程度において約30分間浸漬して窒化シリコ
ンよりなるマスク３を除去し、次いで緩衝弗化水
素酸等によるウエツトエツチングによりシリコ
ン・オキシナイトライド層５をマスクとしてパツ
ド４以外の二酸化シリコン膜２を除去し、基板１
の単結晶を露出せしめる。かくの如き基板上に第
４図に断面図を示す如く、例えば化学蒸着法によ
りモノシラン（SiH4）より温度600℃乃至700℃
程度において非単結晶シリコン膜６を厚さ400n
ｍ程度に形成する。次いで波動或いは粒子ビーム
照射により非単結晶シリコン膜６を融解し再結晶
せしめるとき、基板１に接する部分より、基板１
の単結晶にエピタキシヤルに再結晶化が進行し、
パツド４の上部に及び、単結晶シリコン膜６′を
得る。
コン膜上にシリコン・オキシナイトライド層５を
形成後燐酸（H3PO4）水溶液中に温度160℃乃至
170℃程度において約30分間浸漬して窒化シリコ
ンよりなるマスク３を除去し、次いで緩衝弗化水
素酸等によるウエツトエツチングによりシリコ
ン・オキシナイトライド層５をマスクとしてパツ
ド４以外の二酸化シリコン膜２を除去し、基板１
の単結晶を露出せしめる。かくの如き基板上に第
４図に断面図を示す如く、例えば化学蒸着法によ
りモノシラン（SiH4）より温度600℃乃至700℃
程度において非単結晶シリコン膜６を厚さ400n
ｍ程度に形成する。次いで波動或いは粒子ビーム
照射により非単結晶シリコン膜６を融解し再結晶
せしめるとき、基板１に接する部分より、基板１
の単結晶にエピタキシヤルに再結晶化が進行し、
パツド４の上部に及び、単結晶シリコン膜６′を
得る。
前記実施例の如く、表層部分をシリコン・オキ
シナイトライドとした酸化シリコンよりなるパツ
ド上に形成された単結晶シリコン領域に半導体素
子を形成すれば、パツドとの付着力不足等の懸念
なく安定した半導体素子を得ることが可能とな
る。
シナイトライドとした酸化シリコンよりなるパツ
ド上に形成された単結晶シリコン領域に半導体素
子を形成すれば、パツドとの付着力不足等の懸念
なく安定した半導体素子を得ることが可能とな
る。
本発明は以上説明した如く、単結晶シリコン基
板上に酸化シリコンよりなる絶縁膜を配設し、該
絶縁膜上の非単結晶シリコン領域を波動或いは粒
子ビーム照射により融解し、基板にエピタキシヤ
ルに再結晶せしめて単結晶シリコンとし、これよ
り半導体素子を形成するSOI構造の半導体装置の
製造方法において、該絶縁膜の表層部分をシリコ
ン・オキシナイトライドとすることにより単結晶
シリコン領域と該絶縁物との付着力を充分ならし
めるものであつて、SOI構造の半導体装置の発展
に大きく寄与する。
板上に酸化シリコンよりなる絶縁膜を配設し、該
絶縁膜上の非単結晶シリコン領域を波動或いは粒
子ビーム照射により融解し、基板にエピタキシヤ
ルに再結晶せしめて単結晶シリコンとし、これよ
り半導体素子を形成するSOI構造の半導体装置の
製造方法において、該絶縁膜の表層部分をシリコ
ン・オキシナイトライドとすることにより単結晶
シリコン領域と該絶縁物との付着力を充分ならし
めるものであつて、SOI構造の半導体装置の発展
に大きく寄与する。
第１図乃至第４図は本発明の実施例を示す断面
図である。図において、１はシリコン基板、２は
二酸化シリコン膜、３はマスク、４はパツド、５
はシリコン・オキシナイトライド層、６は非単結
晶シリコン膜を示す。
図である。図において、１はシリコン基板、２は
二酸化シリコン膜、３はマスク、４はパツド、５
はシリコン・オキシナイトライド層、６は非単結
晶シリコン膜を示す。
Claims (1)
- 【特許請求の範囲】 １ 単結晶シリコン基板上に窒化シリコン膜より
なり所定部分を除去したパターンのマスクを形成
する工程と、 前記マスクを用いた前記基板の選択的酸化によ
り酸化シリコン膜よりなるパツドを形成し、更に
該マスクをそのまま用いた該パツドの選択的窒化
により該パツドの表層部分をシリコン・オキシナ
イトライド層に変化させる工程と、 選択エツチングにより窒化シリコンの前記マス
クを選択的に除去して、前記パツドの周囲に前記
基板の表面を露出させる工程と、 前記パツドを残して表面を露出させた前記基板
の上に非単結晶シリコン膜を形成し、該非単結晶
シリコン膜を波動或いは粒子ビーム照射により融
解し、前記基板にエピタキシヤルに再結晶化させ
て単結晶シリコン膜とする工程を含むことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11186881A JPS5814526A (ja) | 1981-07-17 | 1981-07-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11186881A JPS5814526A (ja) | 1981-07-17 | 1981-07-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5814526A JPS5814526A (ja) | 1983-01-27 |
| JPH0335830B2 true JPH0335830B2 (ja) | 1991-05-29 |
Family
ID=14572173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11186881A Granted JPS5814526A (ja) | 1981-07-17 | 1981-07-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5814526A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61179523A (ja) * | 1985-02-05 | 1986-08-12 | Agency Of Ind Science & Technol | 単結晶薄膜形成方法 |
| JPH02246267A (ja) * | 1989-03-20 | 1990-10-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR0161112B1 (ko) * | 1995-01-11 | 1999-02-01 | 문정환 | 반도체 소자 격리방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56116627A (en) * | 1980-02-20 | 1981-09-12 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Thin film semiconductor device |
-
1981
- 1981-07-17 JP JP11186881A patent/JPS5814526A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56116627A (en) * | 1980-02-20 | 1981-09-12 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Thin film semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5814526A (ja) | 1983-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2615390B2 (ja) | 炭化シリコン電界効果トランジスタの製造方法 | |
| US20090298258A1 (en) | QUASI-HYDROPHOBIC Si-Si WAFER BONDING USING HYDROPHILIC Si SURFACES AND DISSOLUTION OF INTERFACIAL BONDING OXIDE | |
| JPH02283014A (ja) | 支持体上に結晶材料のシートを形成する方法 | |
| US4588447A (en) | Method of eliminating p-type electrical activity and increasing channel mobility of Si-implanted and recrystallized SOS films | |
| JPS6359251B2 (ja) | ||
| US4810668A (en) | Semiconductor device element-isolation by oxidation of polysilicon in trench | |
| JPH0335830B2 (ja) | ||
| JPS6174350A (ja) | 半導体装置の製造方法 | |
| JPS6234152B2 (ja) | ||
| JPH02246267A (ja) | 半導体装置の製造方法 | |
| JP2718074B2 (ja) | 薄膜半導体層の形成方法 | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JP2822211B2 (ja) | 半導体装置の製造方法 | |
| JPS58175844A (ja) | 半導体装置の製造方法 | |
| JPS6136381B2 (ja) | ||
| JPH03125458A (ja) | 単結晶領域の形成方法及びそれを用いた結晶物品 | |
| JPH0468770B2 (ja) | ||
| JPS58114419A (ja) | 半導体装置用基板の製造方法 | |
| JP2605286B2 (ja) | 半導体装置の製造方法 | |
| JPH0628281B2 (ja) | 半導体装置の製造方法 | |
| JPH0396222A (ja) | 単結晶Ｓｉ膜の形成方法 | |
| JPS61117821A (ja) | 半導体装置の製造方法 | |
| JPS594116A (ja) | 半導体装置の製造方法 | |
| KR19990021370A (ko) | 반도체 장치의 소자 분리 방법 | |
| JPS6248015A (ja) | 半導体層の固相成長方法 |