JPH02246267A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02246267A
JPH02246267A JP1068073A JP6807389A JPH02246267A JP H02246267 A JPH02246267 A JP H02246267A JP 1068073 A JP1068073 A JP 1068073A JP 6807389 A JP6807389 A JP 6807389A JP H02246267 A JPH02246267 A JP H02246267A
Authority
JP
Japan
Prior art keywords
film
silicon
field insulating
oxidation
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1068073A
Other languages
English (en)
Inventor
Seiichiro Kawamura
河村　誠一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1068073A priority Critical patent/JPH02246267A/ja
Priority to US07/496,031 priority patent/US5116768A/en
Publication of JPH02246267A publication Critical patent/JPH02246267A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76248—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using lateral overgrowth techniques, i.e. ELO techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 半導体装置の製造方法のうち、特に、Ｓｏｌ素子とバル
ク素子とを混載した集積回路（ｒｃ）の製造方法に関し
、 ビームアニール工程において、バルク素子形成領域とフ
ィールド絶縁膜との境界部分での溶融シリコンの剥がれ
を防止することを目的とし、半導体基板上に酸化防止膜
を選択的に形成し、該酸化防止膜をマスクにしてフィー
ルド絶縁膜を生成する工程と、次いで、該酸化防止膜お
よびフィールド絶縁膜を含む全面上に非単結晶性シリコ
ン膜を被着する工程とが含まれることを特徴とする。
［産業上の利用分野］ 本発明は半導体装置の製造方法のうち、特に、ＳＯＩ素
子とバルク素子とを混載した集積回路（ＩＣ）の製造方
法に関する。
近年、集積回路はユーザのニーズの多様化によって様々
な分野に使用されているが、その一つにデイスプレィ製
品に用いられる高耐圧ＩＣがある。
本発明はそのような高耐圧ＩＣをＳＯＩ素子とバルク素
子との混載集積回路で作製する方式の基板作製方法に関
している。
［従来の技術］ さて、上記の高耐圧ＩＣを従来のバルクシリコン（シリ
コン基板）上のみに作製しようとすると、高い耐圧を得
るために複雑な構造になり、それに伴って長い複雑な製
造プロセスが必要になる。このような問題点を比較的容
易に解決する手段としてＳ　ＯＩ　（Ｓｉｌｉｃｏｎ　
Ｏｎ　Ｉｎ５ｕｌａｔｏｒ）素子とバルク（Ｂｕｌｋ）
素子とを混載した集積回路が検討されており、それは低
耐圧の論理回路部（ロジック部）を経験豊かな製造プロ
セスを用いてバルク基板上に作製し、高耐圧出力部をフ
ィールド絶縁膜上にＳＯＩ構造によって作製するという
方式のものである。第２図にそのような混載集積回路の
断面例を示しており、ｌはシリコン基板、２はＳｉＯ□
膜（酸化シリコン膜）からなるフィールド絶縁膜。
３は例えばドレイン耐圧２００ｖのＭＯＳＦＥＴからな
る高耐圧出力素子、４は例えば５ｖ電源で駆動するＣＭ
Ｏ３ＦＥＴからなる論理素子である。
このような混載集積回路に用いる基板の従来の製造方法
の工程順断面図を第３図（ａ）〜（ｅ）に示しており、
それを順を追って説明すると、 第３図（萄参照；まず、シリコン基板ｌ上に熱酸化した
Ｓｉｎｇ膜１１膜層１５００人）を生成し、その上に減
圧化学気相成長（ＬＰＧＶＤ）法によってＳｉ、Ｎ４　
（窒化シリコン）膜１２（膜厚１０００人；酸化防止膜
）を被着し、この５ｉｓＮａ膜１２とＳｉｎ、膜１１と
をリソグラフィ技術を用いて同時にパターンニングして
選択的にバルク素子形成領域１３上のみにＳｉｎｇ膜１
１膜層１させたＳｉ３Ｎ４膜１２からなる酸化防止膜マ
スクを形成する。なお、Ｓｉｎｇ膜１１膜層１コン基板
１に直接Ｓｉ３　Ｎ、膜を被着すればシリコン基板にス
トレスを与えるので、それを緩和するための緩衝層であ
る。
第３図（ロ）参照；次いで、ウェット酸素雰囲気中で約
９００℃に加熱して、シリコン基板１の露出面に５ｉｆ
ｔ膜（膜厚１μｍ程度）からなるフィールド絶縁膜２を
生成する。なお、この第３図（ａ）、　（ｂ）に説明し
た工程はＬＯＣＯ３法として知られているフィールド絶
縁膜の形成方法である。
第３図（Ｃ）参照；次いで、５ｉｚＮｉ膜工２を熱燐酸
液でエツチングして除去した後、フィールド絶縁膜２上
および５ｉＯｚ膜１１上の全面にＬＰＣＶＤ法によって
多結晶シリコン膜５（膜厚０．５μｍ）を被着する。な
お、多結晶シリコン膜５の代わりに他の非単結晶性シリ
コン膜、例えば、アモルファスシリコン膜を被着させて
も良い。
第３図（ｄ）参照；次いで、その上面から多結晶シリコ
ン膜５を、例えば、連続アルゴンレーザ（ＣＷ−Ａｒ　
Ｌａ５ｅｒ）ビームで走査して加熱溶融し、多結晶シリ
コン膜を再結晶シリコン膜５“に変成する。
これがビームアニールで、本例はレーザアニールの例で
ある。
第３図（ｅ）参照；しかる後、フィールド絶縁膜２上の
所定領域以外の再結晶シリコン膜および前記Ｓｉ２　Ｎ
、膜１２で被覆していたバルク素子形成領域１３上の再
結晶シリコン膜を等方性ドライエツチングによってエツ
チング除去し、フィールド絶縁膜２上の所定領域１４の
みに再結晶シリコン膜５゛を。
残存させる。この所定領域１４は高耐圧出力素子形成領
域で、このようなＳＯｒ構造の領域は厚いフィールド絶
縁膜２で絶縁分離されるために高耐圧素子を形成するこ
とができる。
従来は上記のようにして、混載集積回路を形成する基板
を作製していた。
［発明が解決しようとする課題］ ところが、上記の作製方法で多結晶シリコン膜５を加熱
溶融して再結晶シリコン膜５＠を形成する場合、ビーム
アニール条件が最適条件から僅かにはずれると、溶融シ
リコンの剥がれが生じる問題が起こっている。第４図は
その従来の問題点を示す図で、バルク素子形成領域１３
とフィールド絶縁膜２との境界部分で溶融したシリコン
が剥がれ（矢印で示している）、その剥がれたシリコン
が団子状の塊になって境界近傍に残る。この団子状の盛
上りはその後のエツチングによって完全には除去できず
、最終工程まで残って、プロセス工程に悪影響を与えた
り、また、作製後まで残存していると、素子特性を劣化
させることになる。
この剥離の原因は未だ解明されていないが、推考するに
、その部分は段差部分であり、シリコン基板（バルクシ
リコン）とＳｉ０ｇ膜との間に大きな熱伝導率の差があ
って、シリコン基板の方が早（冷却する問題、および、
Ｓｉ０ｇ膜と溶融シリコンとの濡れがあまり良（ない問
題などが原因しているものと思われる。
本発明はこのような問題点を解消させて、ビームアニー
ル工程において、バルク素子形成領域とフィールド絶縁
膜との境界部分での溶融シリコンの剥がれを防止するこ
とを目的とした製造方法を提案するものである。
［課題を解決するための手段］ その課題は、半導体基板上に酸化防止膜を選択的に形成
し、該酸化防止膜をマスクにしてフィールド絶縁膜を生
成する工程と、次いで、該酸化防止膜を含み、フィール
ド絶縁膜を含む全面上に非単結晶性シリコン膜を被着す
る工程とが含まれる製造方法によって解決される。
［作用］ 本発明はＬＯＣＯ３法で使用した５ｔｓｌＮ４膜からな
る酸化防止膜を残存させたまま、非単結晶性シリコン膜
を被着し、その非単結晶性シリコン膜をビームアニール
して溶融させて単結晶シリコン膜を形成する。その後に
、酸化防止膜は不要部分の単結晶シリコン膜と同時にエ
ツチング除去する。
そうすれば、溶融シリコンの剥がれが防止される。
それは、５ｉｓＮａ膜とシリコンとの濡れ性が良く（濡
れ係数が高り）、シかも、フィールド絶縁膜を形成した
際にバーズビークが発生して、Ｓｉ３Ｎ４膜がフィール
ド絶縁膜上にせりだしているために段差部分が従来より
平坦化して、それらが原因となって剥がれが防止される
ものと考えられる。
［実施例］ 以下、図面を参照して実施例によって詳細に説明する。
第１図（ａ）〜（ｅ）は本発明にかかる製造方法の工程
順断面図を示しており、以下に順を追って説明する。
第１図（ａ）参照；従来法と同じく、シリコン基板１上
に熱酸化したＳｉＯ□膜１１膜上１５００人）を生成し
、そのＳｉＯ□膜１１膜上１ＬＰＣＶＤ法によって５ｉ
ｓＮａ膜１２（膜厚１０００人；酸化防止膜）を被着し
、このＳｉ、　Ｎ４膜１２とＳｉＯ２膜１１とをリソグ
ラフィ算術を用いて同時にパターンニングしてバルク素
子形成領域１３上のみに選択的にＳｉＯｘ膜１１を介在
させた５ｉｓＮｎ膜１２からなる酸化防止膜マスクを残
存させる。なお、ＳｉＯｘ膜１１はストレス緩和のため
の緩衝層である。
第１図（ロ）参照；次いで、ウェット酸素雰囲気中で約
９００℃に加熱して、酸化防止膜マスクの存在しないシ
リコン基板１の露出面にＳｉ０ｇ膜（膜厚１μｍ程度）
からなるフィールド絶縁膜２を生成する。ここに、この
第３図（ａ）、　（ｂ）に説明した工程は公知のＬＯＣ
Ｏ３法によるフィールド絶縁膜の形成工程である。
第１図（Ｃ）参照；次いで、５ｉｓＮａ膜１２を残存さ
せたまま、フィールド絶縁膜２上およびバルク素子形成
領域１３上の全面にＬＰＣＶＤ法によって多結晶シリコ
ン膜１５（膜厚０．５μｍ）を被着する。なお、他にア
モルファスシリコン膜などを被着しても良い。
第１図（６）参照；次いで、その上面から多結晶シリコ
ン膜１５を連続アルゴンレーザ（ＣＷ−Ａｒ　Ｌａ５ｅ
ｒ）ビームで走査して加熱溶融し、多結晶シリコン膜を
再結晶シリコン膜１５１に変成する。その際、例えば、
ＳｉＯ□膜を介在させたＳｉ３　Ｎ、膜からなるキャッ
プ（図示せず）を多結晶シリコン膜１５の上に被覆して
加熱溶融させても良い。その時のアニール条件は出力５
〜６ワツト、スキャンニング速度１５０ｍ＋＊／秒、基
板加熱温度５００°Ｃ９溶融幅２０〜３０ｕｍ程度にす
る。
第１図（ｅ）参照；しかる後、フィールド絶縁膜２上の
所定領域１４以外の再結晶シリコン膜およびバルク素子
形成領域１３上の再結晶シリコン膜およびＳｉ、Ｎ４膜
１２を等方性ドライエツチングによって同時にエツチン
グ除去して、フィールド絶縁膜２上の所定領域１４のみ
に島状再結晶シリコン膜１５１（高耐圧出力素子形成領
域）を残存させて、混載集積回路の基板を作製する。
このような本発明にかかる製造方法によれば、バルク素
子形成領域１３とフィールド絶縁膜２との境界での溶融
シリコンの剥がれが防止できる。その理由はＳｉ３Ｎｍ
膜とシリコンとの濡れ性が良くて、且つ、段差部分がよ
り平坦化しているためと考えられる。
［発明の効果］ 以上の実施例の説明から明らかなように、本発明にかか
る製造方法によれば溶融シリコンの剥離が解消されて、
プロセス工程に支障をきたすことなく、好特性の素子が
形成でき、ＳＯＩ素子とバルク素子からなる混載集積回
路の高品質化に大きく寄与するものである。
断面図、 第２図は混載集積回路の断面例を示す図、第３図は従来
の製造方法の工程順断面図、第４図は従来の問題点を示
す図である。
図において、 １はシリコン基板、 ２はフィールド絶縁膜、 ３は高耐圧出力素子、 ４は論理素子、 ５．１５は多結晶シリコン膜、 ５’、１５’は再結晶シリコン膜、 １１はＳｉｎ、膜、 １２はｓｉ３　Ｎａ膜（酸化防止膜） １３はバルク素子形成領域、 １４は所定領域 を示している。
【図面の簡単な説明】
第１図（ａ）〜（ｅ）は本発明にかかる製造方法の工程
順、Ω Φ ｓｋｉ載某櫨ｆｆ１ｒ＃ｔｒ　新７８σ１　！　、ｆ−
７ａ第２ｍ 第 図 第 図

Claims (1)

  1. 【特許請求の範囲】 半導体基板上に酸化防止膜を選択的に形成し、該酸化防
    止膜をマスクにしてフィールド絶縁膜を生成する工程と
    、 次いで、該酸化防止膜およびフィールド絶縁膜を含む全
    面上に非単結晶性シリコン膜を被着する工程と、 次いで、該非単結晶性シリコン膜をビームアニールして
    単結晶シリコン膜に変成する工程とが含まれてなること
    を特徴とする半導体装置の製造方法。
JP1068073A 1989-03-20 1989-03-20 半導体装置の製造方法 Pending JPH02246267A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1068073A JPH02246267A (ja) 1989-03-20 1989-03-20 半導体装置の製造方法
US07/496,031 US5116768A (en) 1989-03-20 1990-03-20 Fabrication method of a semiconductor integrated circuit having an SOI device and a bulk semiconductor device on a common semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1068073A JPH02246267A (ja) 1989-03-20 1989-03-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02246267A true JPH02246267A (ja) 1990-10-02

Family

ID=13363233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1068073A Pending JPH02246267A (ja) 1989-03-20 1989-03-20 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5116768A (ja)
JP (1) JPH02246267A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5593928A (en) * 1993-11-30 1997-01-14 Lg Semicon Co., Ltd. Method of making a semiconductor device having floating source and drain regions
KR950021242A (ko) * 1993-12-28 1995-07-26 김광호 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
KR0135147B1 (ko) * 1994-07-21 1998-04-22 문정환 트랜지스터 제조방법
US5543348A (en) * 1995-03-29 1996-08-06 Kabushiki Kaisha Toshiba Controlled recrystallization of buried strap in a semiconductor memory device
US5905279A (en) * 1996-04-09 1999-05-18 Kabushiki Kaisha Toshiba Low resistant trench fill for a semiconductor device
US6034399A (en) * 1997-03-06 2000-03-07 Lockheed Martin Corporation Electrostatic discharge protection for silicon-on-insulator
JP3472738B2 (ja) * 1999-12-24 2003-12-02 Ｎｅｃエレクトロニクス株式会社 回路製造方法、半導体装置
US6498372B2 (en) 2001-02-16 2002-12-24 International Business Machines Corporation Conductive coupling of electrical structures to a semiconductor device located under a buried oxide layer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5214371A (en) * 1975-07-25 1977-02-03 Hitachi Ltd Flattening method of concave-convex surface
JPS5814526A (ja) * 1981-07-17 1983-01-27 Fujitsu Ltd 半導体装置の製造方法
JPS58175853A (ja) * 1982-04-08 1983-10-15 Agency Of Ind Science & Technol 半導体装置
JPS5825271A (ja) * 1982-05-26 1983-02-15 Toshiba Corp 半導体装置の製造方法
US4768076A (en) * 1984-09-14 1988-08-30 Hitachi, Ltd. Recrystallized CMOS with different crystal planes

Also Published As

Publication number Publication date
US5116768A (en) 1992-05-26

Similar Documents

Publication Publication Date Title
US4448632A (en) Method of fabricating semiconductor devices
US4576851A (en) Semiconductor substrate
JPH02246267A (ja) 半導体装置の製造方法
JPH0312775B2 (ja)
JPS58175844A (ja) 半導体装置の製造方法
JPS61166074A (ja) 絶縁ゲ−ト型トランジスタ及びその製造方法
JPS5928328A (ja) 半導体装置の製造方法
JPS6159820A (ja) 半導体装置の製造方法
JPS58114419A (ja) 半導体装置用基板の製造方法
JPH0420266B2 (ja)
JPS61117821A (ja) 半導体装置の製造方法
JPS5893224A (ja) 半導体単結晶膜の製造方法
JPS583272A (ja) 半導体装置の製造方法
JPS6119112B2 (ja)
JPS6174364A (ja) 半導体装置およびその製造方法
JPS63302534A (ja) 半導体装置の製造方法
JPH01128570A (ja) 半導体装置の製造方法
JPS60242636A (ja) 半導体装置
JPH0216019B2 (ja)
JPS60140812A (ja) 半導体装置の製造方法
JPS58114440A (ja) 半導体装置用基板の製造方法
JPS5837916A (ja) 半導体装置の製造方法
JPS6014424A (ja) 半導体装置の製造方法
JPS58121677A (ja) 半導体装置
JPH0396225A (ja) 半導体基板の製造方法