JPS6119112B2 - - Google Patents
Info
- Publication number
- JPS6119112B2 JPS6119112B2 JP11968479A JP11968479A JPS6119112B2 JP S6119112 B2 JPS6119112 B2 JP S6119112B2 JP 11968479 A JP11968479 A JP 11968479A JP 11968479 A JP11968479 A JP 11968479A JP S6119112 B2 JPS6119112 B2 JP S6119112B2
- Authority
- JP
- Japan
- Prior art keywords
- island region
- region
- insulator
- island
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 62
- 239000012212 insulator Substances 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 230000001131 transforming effect Effects 0.000 claims 2
- 238000002955 isolation Methods 0.000 description 26
- 229910004298 SiO 2 Inorganic materials 0.000 description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 21
- 229910052710 silicon Inorganic materials 0.000 description 21
- 239000010703 silicon Substances 0.000 description 21
- 239000013078 crystal Substances 0.000 description 14
- 238000009413 insulation Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 9
- 238000000926 separation method Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 229910021426 porous silicon Inorganic materials 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76281—Lateral isolation by selective oxidation of silicon
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関する。
半導体装置の高集積化・高速度化の要求に伴な
つて、半導体素子の形成される半導体単結晶より
なる島領域の底面および側面を絶縁物によつて他
の島領域と電気的に分離する完全絶縁分離技術が
重要となつてきている。
つて、半導体素子の形成される半導体単結晶より
なる島領域の底面および側面を絶縁物によつて他
の島領域と電気的に分離する完全絶縁分離技術が
重要となつてきている。
第１図に従来の完全絶縁分離構造を達成するた
めの工程図を示す。まず、Ｎ形シリコン基板１の
主表面２にイオン注入法により埋め込みＰ形シリ
コン層３を形成する（第１図Ａ）。次に前記Ｐ形
シリコン層３の表面にＮ形エピタキシヤル成長層
４を形成し、さらにその表面には窒化硅素膜（以
下Si3N4膜と略す）５を形成する（Ｂ）。次いで島
領域を形成する領域６を除いた分離領域７の
Si3N4５を通常のホトエツチング技術により除去
し、前記島領域表面のSi3N4５をマスクとして、
前記分離領域７にＰ形分離拡散層８を前記埋め込
みＰ形シリコン層３に達するように形成する
（Ｃ）。その後Ｃに示したシリコン基板を光を照射
しながら弗化水素酸水溶液中で陽極処理を行な
う。そうすると前記埋め込みＰ形シリコン層３お
よびＰ形分離拡散層８が多孔質シリコン層９に変
わる（Ｄ）。次いで酸化性雰囲気中で熱処理を行
ない、前記多孔質シリコン層９を酸化硅素膜（以
下SiO2と略す）１０に変え、島領域上のSi3N4５
を除去すると、底面１２および側面１３がSiO2
１０により分離された単結晶島領域１１が得られ
る（Ｅ）。次に前記島領域１１の表面にSiO2１４
を形成して第１図Ｆの構造となる。
めの工程図を示す。まず、Ｎ形シリコン基板１の
主表面２にイオン注入法により埋め込みＰ形シリ
コン層３を形成する（第１図Ａ）。次に前記Ｐ形
シリコン層３の表面にＮ形エピタキシヤル成長層
４を形成し、さらにその表面には窒化硅素膜（以
下Si3N4膜と略す）５を形成する（Ｂ）。次いで島
領域を形成する領域６を除いた分離領域７の
Si3N4５を通常のホトエツチング技術により除去
し、前記島領域表面のSi3N4５をマスクとして、
前記分離領域７にＰ形分離拡散層８を前記埋め込
みＰ形シリコン層３に達するように形成する
（Ｃ）。その後Ｃに示したシリコン基板を光を照射
しながら弗化水素酸水溶液中で陽極処理を行な
う。そうすると前記埋め込みＰ形シリコン層３お
よびＰ形分離拡散層８が多孔質シリコン層９に変
わる（Ｄ）。次いで酸化性雰囲気中で熱処理を行
ない、前記多孔質シリコン層９を酸化硅素膜（以
下SiO2と略す）１０に変え、島領域上のSi3N4５
を除去すると、底面１２および側面１３がSiO2
１０により分離された単結晶島領域１１が得られ
る（Ｅ）。次に前記島領域１１の表面にSiO2１４
を形成して第１図Ｆの構造となる。
以上述べた従来の方法により完全絶縁分離構造
が達成される。この後通常の半導体装置の製造方
法により、前記単結晶島領域１１内にMOS形電
界効果トランジスタ，バイポーラトランジスタ，
抵抗などの半導体素子を形成する。
が達成される。この後通常の半導体装置の製造方
法により、前記単結晶島領域１１内にMOS形電
界効果トランジスタ，バイポーラトランジスタ，
抵抗などの半導体素子を形成する。
ところで第１図Ｆに示した従来例における完全
絶縁分離構造において、単結晶島領域１１内に半
導体素子を形成するために800℃〜1200℃の高温
中での熱処理工程が複数回必要となる。
絶縁分離構造において、単結晶島領域１１内に半
導体素子を形成するために800℃〜1200℃の高温
中での熱処理工程が複数回必要となる。
第１図に示した例において、埋め込みＰ形シリ
コン層３の厚みは0.5μｍ、単結晶島領域１１の
厚みは２μｍ、前記島領域１１の大きさは130μ
ｍ×200μｍ、65μｍ×200μｍおよび30μｍ×
100μｍのものを形成した。島領域間の距離は20
〜200μｍまで種々形成されている。
コン層３の厚みは0.5μｍ、単結晶島領域１１の
厚みは２μｍ、前記島領域１１の大きさは130μ
ｍ×200μｍ、65μｍ×200μｍおよび30μｍ×
100μｍのものを形成した。島領域間の距離は20
〜200μｍまで種々形成されている。
島領域１１内にバイポーラトランジスタを形成
したところ、130μｍ×200μｍおよび65μｍ×
200μｍの島領域はその80〜90％程度が基板１５
より剥離し、また30μｍ×100μｍの島領域はそ
の60％が基板１５より剥離した。また剥離しなか
つた島領域においても、前述した界面１３での
SiO2１０の異常エツチングが生じ、電極配線層
であるアルミニウムが前記凹部で段切れしてい
た。前記凹部の段差は2.0〜2.5μｍ程度であつ
た。
したところ、130μｍ×200μｍおよび65μｍ×
200μｍの島領域はその80〜90％程度が基板１５
より剥離し、また30μｍ×100μｍの島領域はそ
の60％が基板１５より剥離した。また剥離しなか
つた島領域においても、前述した界面１３での
SiO2１０の異常エツチングが生じ、電極配線層
であるアルミニウムが前記凹部で段切れしてい
た。前記凹部の段差は2.0〜2.5μｍ程度であつ
た。
上述した第１図の方法での結果は以下のように
解釈される。
解釈される。
単結晶島領域１１と島領域１１の底面１２およ
び側面１３のSiO2１０との熱膨張係数が異なる
ため、複数の熱処理工程を繰り返すうちに島領域
１１とSiO2１０との界面１２，１３に応力が集
中する。それ故島領域１１内に半導体素子を形成
するため、島領域１１上に形成されたSiO2をエ
ツチングする際に、界面１３およびSiO2の境界
面１５のSiO2のエツチング速度が通常のSiO2の
５〜10倍程度となり、前記界面１３および境界面
１５のSiO2が異常に速くエツチングされ、界面
１３および境界面１５で表面形状が凹状となる。
び側面１３のSiO2１０との熱膨張係数が異なる
ため、複数の熱処理工程を繰り返すうちに島領域
１１とSiO2１０との界面１２，１３に応力が集
中する。それ故島領域１１内に半導体素子を形成
するため、島領域１１上に形成されたSiO2をエ
ツチングする際に、界面１３およびSiO2の境界
面１５のSiO2のエツチング速度が通常のSiO2の
５〜10倍程度となり、前記界面１３および境界面
１５のSiO2が異常に速くエツチングされ、界面
１３および境界面１５で表面形状が凹状となる。
その結果、島領域１１内に形成された半導体素
子に電極配線を形成した際に、界面１３および境
界面１５の凹部で配線層の段切れが生じていた。
子に電極配線を形成した際に、界面１３および境
界面１５の凹部で配線層の段切れが生じていた。
また前述した応力集中のため、単結晶島領域１
１とSiO2１０との密着性が悪くなり、熱処理工
程や洗浄工程などを繰り返すうちに、基板１５か
ら島領域１１が剥離してしまう。この傾向は島領
域１１の面積が大きい程著しくなる。
１とSiO2１０との密着性が悪くなり、熱処理工
程や洗浄工程などを繰り返すうちに、基板１５か
ら島領域１１が剥離してしまう。この傾向は島領
域１１の面積が大きい程著しくなる。
以上述べたように第１図に示した方法による完
全絶縁分離構造では単結晶島領域内に半導体素子
を形成する際、島領域とSiO2の界面が凹状とな
り、凹部で電極配線層の段切れが生じていた。ま
た基板から島領域が剥離していた。それ故半導体
装置の製造歩留まりが著しく低下していた。
全絶縁分離構造では単結晶島領域内に半導体素子
を形成する際、島領域とSiO2の界面が凹状とな
り、凹部で電極配線層の段切れが生じていた。ま
た基板から島領域が剥離していた。それ故半導体
装置の製造歩留まりが著しく低下していた。
以上述べたように、従来方法の欠点は島領域と
分離領域の界面で応力集中が発生することにより
生じると解釈される。島領域の表面に形成した
SiO2と分離領域のSiO2は同じSiO2であるが、結
晶的に見た場合それらは連続した一体となつた
SiO2ではなく、両者の間に境界面１５が存在す
る。したがつて、それらのSiO2の境界面１５を
通して表面にまで前記応力集中が緩和されずに伝
えられる。
分離領域の界面で応力集中が発生することにより
生じると解釈される。島領域の表面に形成した
SiO2と分離領域のSiO2は同じSiO2であるが、結
晶的に見た場合それらは連続した一体となつた
SiO2ではなく、両者の間に境界面１５が存在す
る。したがつて、それらのSiO2の境界面１５を
通して表面にまで前記応力集中が緩和されずに伝
えられる。
本発明は前述した欠点の生じない完全絶縁分離
構造からなる半導体装置の製造方法を提供するも
のである。
構造からなる半導体装置の製造方法を提供するも
のである。
本発明の目的は島領域と分離領域の界面での分
離領域に形成されている絶縁物の異常な速さのエ
ツチングを防止することにある。
離領域に形成されている絶縁物の異常な速さのエ
ツチングを防止することにある。
さらに本発明の他の目的は島領域内に形成され
た半導体素子の電極配線層の前記界面での段切れ
を防止することにある。
た半導体素子の電極配線層の前記界面での段切れ
を防止することにある。
また本発明の他の目的は島領域が半導体基板か
ら剥離するのを防止することにある。
ら剥離するのを防止することにある。
さらに本発明の他の目的は半導体素子が形成さ
れた島領域を少なとも１個有する半導体装置の製
造歩留まりを向上することにある。
れた島領域を少なとも１個有する半導体装置の製
造歩留まりを向上することにある。
本発明は底面および側面が半導体を主成分とす
る絶縁物により他の島領域と電気的に分離されて
いる島領域を有する完全絶縁分離構造から成る半
導体装置において、前記島領域と分離領域の界面
を含んだ前記島領域の表面の少なくとも一部分に
前記島領域の底面および側面に形成されている絶
縁物と一体となつた絶縁物を形成することを特徴
とする半導体装置の製造方法を提供するものであ
る。
る絶縁物により他の島領域と電気的に分離されて
いる島領域を有する完全絶縁分離構造から成る半
導体装置において、前記島領域と分離領域の界面
を含んだ前記島領域の表面の少なくとも一部分に
前記島領域の底面および側面に形成されている絶
縁物と一体となつた絶縁物を形成することを特徴
とする半導体装置の製造方法を提供するものであ
る。
すなわち前述したように第１図では分離領域の
SiO2と島領域表面のSiO2が連続したSiO2ではな
く、両者の間に結晶的にみて境界面が存在してい
た。それ故分離領域と島領域の界面に応力集中が
発生し、前記応力が前記境界面を通して表面に伝
えられて、前述した欠点が生じていたと考えられ
る。
SiO2と島領域表面のSiO2が連続したSiO2ではな
く、両者の間に結晶的にみて境界面が存在してい
た。それ故分離領域と島領域の界面に応力集中が
発生し、前記応力が前記境界面を通して表面に伝
えられて、前述した欠点が生じていたと考えられ
る。
本発明は島領域の底面および側面に形成されて
いる絶縁物と島領域表面に形成されている絶縁物
とを結晶的にみて両者の間に境界面のない連続し
た絶縁物とすることにより、分離領域と島領域の
界面に発生した応力集中が緩和されて表面に伝え
られるようにしたものである。したがつて上記絶
縁物は物性定数的にみてもほぼ同等の値となつて
いる。以下の説明で述べる“一体となつた絶縁
物”というのは上述したような結晶的にみて境界
面のない連続した、かつ物性的にほぼ同等の絶縁
物であるということを意味する。
いる絶縁物と島領域表面に形成されている絶縁物
とを結晶的にみて両者の間に境界面のない連続し
た絶縁物とすることにより、分離領域と島領域の
界面に発生した応力集中が緩和されて表面に伝え
られるようにしたものである。したがつて上記絶
縁物は物性定数的にみてもほぼ同等の値となつて
いる。以下の説明で述べる“一体となつた絶縁
物”というのは上述したような結晶的にみて境界
面のない連続した、かつ物性的にほぼ同等の絶縁
物であるということを意味する。
本発明の半導体装置の製造方法を用いて製造さ
れた半導体装置の一実施例を示す断面構造図を第
２図に示す。２１は半導体基板、２２は単結晶島
領域２５の底面の半導体を主成分とする絶縁物、
２３は前記島領域２５の側面の分離領域２９に形
成された半導体を主成分とする絶縁物、２４は前
記島領域２５の表面に形成されている半導体を主
成分とする絶縁物、２６，２７，２０は前記島領
域２５と底面、側面および上面の絶縁物２２，２
３，２４との界面、２８，２９は前記島領域２５
を形成すべき領域および分離領域である。
れた半導体装置の一実施例を示す断面構造図を第
２図に示す。２１は半導体基板、２２は単結晶島
領域２５の底面の半導体を主成分とする絶縁物、
２３は前記島領域２５の側面の分離領域２９に形
成された半導体を主成分とする絶縁物、２４は前
記島領域２５の表面に形成されている半導体を主
成分とする絶縁物、２６，２７，２０は前記島領
域２５と底面、側面および上面の絶縁物２２，２
３，２４との界面、２８，２９は前記島領域２５
を形成すべき領域および分離領域である。
第２図において、半導体を主成分とする絶縁物
２２，２３，２４は同時の工程によつて形成され
ており、それぞれの絶縁物には境界がなく、した
がつて、それぞれの絶縁物は一体となつた絶縁物
である。
２２，２３，２４は同時の工程によつて形成され
ており、それぞれの絶縁物には境界がなく、した
がつて、それぞれの絶縁物は一体となつた絶縁物
である。
第２図の完全絶縁分離構造が達成された半導体
基板３０の単結晶島領域２５内に通常の半導体装
置の製造方法によつて半導体素子を形成する場
合、前述した従来の例で生じたような欠点は生じ
ない。すなわち複数回の熱処理工程を経ることに
より、熱膨張係数の違いにより、前記界面２６，
２７に応力集中が生じるが、前記基板３０の表面
では応力集中が緩和される。したがつて前記絶縁
物２４をホトエツチング技術によりエツチングす
る際に、従来の例で見られたような前記界面２７
での絶縁物２４の異常に速いエツチングは生じな
い。それ故ホトエツチング工程終了後の界面２７
の表面形状は平坦であり、したがつて半導体素子
を形成する際の電極配線層も段切れを起こさな
い。
基板３０の単結晶島領域２５内に通常の半導体装
置の製造方法によつて半導体素子を形成する場
合、前述した従来の例で生じたような欠点は生じ
ない。すなわち複数回の熱処理工程を経ることに
より、熱膨張係数の違いにより、前記界面２６，
２７に応力集中が生じるが、前記基板３０の表面
では応力集中が緩和される。したがつて前記絶縁
物２４をホトエツチング技術によりエツチングす
る際に、従来の例で見られたような前記界面２７
での絶縁物２４の異常に速いエツチングは生じな
い。それ故ホトエツチング工程終了後の界面２７
の表面形状は平坦であり、したがつて半導体素子
を形成する際の電極配線層も段切れを起こさな
い。
また前述したように、第２図の完全絶縁分離構
造の基板３０においては、表面では応力集中が緩
和され、さらに島領域２５の表面には分離領域２
９に形成された絶縁物２３と一体となつた絶縁物
２４が形成されており、島領域２５の表面では基
板３０の内部に向かう力が加わるので、その後の
半導体装置の製造工程を経ても、基板３０から島
領域２５が剥離することはない。したがつて、前
記島領域２５内に半導体素子が形成された半導体
装置の製造歩留まりは従来に比較して著しく向上
する。
造の基板３０においては、表面では応力集中が緩
和され、さらに島領域２５の表面には分離領域２
９に形成された絶縁物２３と一体となつた絶縁物
２４が形成されており、島領域２５の表面では基
板３０の内部に向かう力が加わるので、その後の
半導体装置の製造工程を経ても、基板３０から島
領域２５が剥離することはない。したがつて、前
記島領域２５内に半導体素子が形成された半導体
装置の製造歩留まりは従来に比較して著しく向上
する。
次に第２図に示した本発明からなる完全絶縁分
離構造の半導体装置の製造方法の一実施例を説明
する。第３図は上記一実施例における製造工程を
示す構造断面図である。まずＮ形シリコン基板２
１の主表面にイオン注入法によりボロンを拡散
し、埋め込みＰ形シリコン層３１を0.5μｍの厚
さに形成する（Ａ）。次に前記埋め込みＰ形シリ
コン層３１の表面にＮ形エピタキシヤル成長層３
２を2.5μｍの厚さに形成し、さらにその表面に
SiO2３３を形成する（Ｂ）。次いで島領域を形成
する領域２８を除いた分離領域２９のSiO2３３
をホトエツチング技術により除去し、前記島領域
表面のSiO2３３をマスクとして、熱拡散法ある
いはイオン注入法によりボロンを前記分離領域２
９に前記埋め込みＰ形シリコン層３１に達するよ
うに拡散し、Ｐ形分離拡散層３４を形成する
（Ｃ）。次に前記マスク３３を除去し、基板表面に
イオン注入あるいは熱拡散法によりボロンを拡散
し、表面Ｐ形シリコン層３５を0.5μｍの厚さに
形成する（Ｄ）。
離構造の半導体装置の製造方法の一実施例を説明
する。第３図は上記一実施例における製造工程を
示す構造断面図である。まずＮ形シリコン基板２
１の主表面にイオン注入法によりボロンを拡散
し、埋め込みＰ形シリコン層３１を0.5μｍの厚
さに形成する（Ａ）。次に前記埋め込みＰ形シリ
コン層３１の表面にＮ形エピタキシヤル成長層３
２を2.5μｍの厚さに形成し、さらにその表面に
SiO2３３を形成する（Ｂ）。次いで島領域を形成
する領域２８を除いた分離領域２９のSiO2３３
をホトエツチング技術により除去し、前記島領域
表面のSiO2３３をマスクとして、熱拡散法ある
いはイオン注入法によりボロンを前記分離領域２
９に前記埋め込みＰ形シリコン層３１に達するよ
うに拡散し、Ｐ形分離拡散層３４を形成する
（Ｃ）。次に前記マスク３３を除去し、基板表面に
イオン注入あるいは熱拡散法によりボロンを拡散
し、表面Ｐ形シリコン層３５を0.5μｍの厚さに
形成する（Ｄ）。
以上の工程により、底面２６、側面２７および
上面２０が埋め込みＰ形シリコン層３１、Ｐ形分
離拡散層３４および表面Ｐ形シリコン層３５に取
り囲まれた厚さ２μｍのＮ形単結晶島領域２５が
形成される。ここで前記Ｐ形シリコン層３１，３
４および３５は連続した、すなわち一体となつた
Ｐ形シリコン層となつている。その後基板３０を
光を照射しながら弗化水素酸水溶液中に浸漬して
陽極処理を行なう。そうすると前述した一体とな
つたＰ形シリコン層３１，３４および３５が多孔
質化され、一体となつた多孔質シリコン層３７，
３８および３９に変わる（Ｅ）。次いでＥに示し
た基板４０を1100℃の酸化性雰囲気中で60分間熱
処理すると、前記一体となつた多孔質シリコン層
３７，３８および３９が第２図の完全絶縁分離構
造における一体となつた半導体を主成分とする絶
縁物２２，２３および２４に変わり、第２図に示
した島領域２５の底面２６、側面２７および上面
２０が一体となつた半導体を主成分とする絶縁物
２２，２３および２４に取り囲まれた構造の完全
絶縁分離構造を得ることができる。第２図以降は
通常の半導体装置の製造方法により、単結晶島領
域内に半導体素子を形成することができる。
上面２０が埋め込みＰ形シリコン層３１、Ｐ形分
離拡散層３４および表面Ｐ形シリコン層３５に取
り囲まれた厚さ２μｍのＮ形単結晶島領域２５が
形成される。ここで前記Ｐ形シリコン層３１，３
４および３５は連続した、すなわち一体となつた
Ｐ形シリコン層となつている。その後基板３０を
光を照射しながら弗化水素酸水溶液中に浸漬して
陽極処理を行なう。そうすると前述した一体とな
つたＰ形シリコン層３１，３４および３５が多孔
質化され、一体となつた多孔質シリコン層３７，
３８および３９に変わる（Ｅ）。次いでＥに示し
た基板４０を1100℃の酸化性雰囲気中で60分間熱
処理すると、前記一体となつた多孔質シリコン層
３７，３８および３９が第２図の完全絶縁分離構
造における一体となつた半導体を主成分とする絶
縁物２２，２３および２４に変わり、第２図に示
した島領域２５の底面２６、側面２７および上面
２０が一体となつた半導体を主成分とする絶縁物
２２，２３および２４に取り囲まれた構造の完全
絶縁分離構造を得ることができる。第２図以降は
通常の半導体装置の製造方法により、単結晶島領
域内に半導体素子を形成することができる。
以上述べた本発明の半導体装置の製造方法の一
実施例ではまず絶縁物を形成したい領域をＰ形シ
リコン層に変え、次に前記Ｐ形シリコン層を一体
となつた多孔質シリコン層にし、ついでそれを一
体となつた絶縁物に変えて、島領域の底面、側面
および上面を一体となつた絶縁物にするものであ
る。
実施例ではまず絶縁物を形成したい領域をＰ形シ
リコン層に変え、次に前記Ｐ形シリコン層を一体
となつた多孔質シリコン層にし、ついでそれを一
体となつた絶縁物に変えて、島領域の底面、側面
および上面を一体となつた絶縁物にするものであ
る。
第２図および第３図で述べた本発明の半導体装
置および半導体装置の製造方法の一実施例におい
て、島領域２５の厚みは２μｍ、大きさは第１図
の従来の例同様130μｍ×200μｍ、65μｍ×200
μｍおよび30μｍ×100μｍである。島領域２５
内にバイポーラトランジスタを形成したところ、
本発明による上記３種類の島領域のいずれにおい
ても基板から剥離したのはその５％未満であつ
た。特に30μｍ×100μｍの島領域では０％であ
つた。また前述した界面２７での異常エツチング
に伴なう凹部の段差は0.1〜0.2μｍであり、異常
エツチングが生じていないことがわかる。それ故
凹部での電極配線層の段切れは生じなかつた。さ
らに本発明を用いたバイポーラトランジスタの製
造歩留まりは従来の０％から90％に著しく向上し
た。
置および半導体装置の製造方法の一実施例におい
て、島領域２５の厚みは２μｍ、大きさは第１図
の従来の例同様130μｍ×200μｍ、65μｍ×200
μｍおよび30μｍ×100μｍである。島領域２５
内にバイポーラトランジスタを形成したところ、
本発明による上記３種類の島領域のいずれにおい
ても基板から剥離したのはその５％未満であつ
た。特に30μｍ×100μｍの島領域では０％であ
つた。また前述した界面２７での異常エツチング
に伴なう凹部の段差は0.1〜0.2μｍであり、異常
エツチングが生じていないことがわかる。それ故
凹部での電極配線層の段切れは生じなかつた。さ
らに本発明を用いたバイポーラトランジスタの製
造歩留まりは従来の０％から90％に著しく向上し
た。
以上本発明による半導体装置の製造方法おいて
は島領域底面、側面および上面の半導体を主成分
とする絶縁物をすべて一体のものとしたが、本発
明の効果を得るためには島領域の側面の分離領域
の絶縁物と島領域上面の絶縁物が一体となつた絶
縁物であれば良い。あるいはまた分離領域の絶縁
物の表面に形成された絶縁物と島領域上面の絶縁
物が一体となつた絶縁物であつても良い。
は島領域底面、側面および上面の半導体を主成分
とする絶縁物をすべて一体のものとしたが、本発
明の効果を得るためには島領域の側面の分離領域
の絶縁物と島領域上面の絶縁物が一体となつた絶
縁物であれば良い。あるいはまた分離領域の絶縁
物の表面に形成された絶縁物と島領域上面の絶縁
物が一体となつた絶縁物であつても良い。
また本発明により得られた半導体装置では島領
域表面に前述した島領域の底面および側面に形成
されている絶縁物と一体となつた絶縁物が全面に
わたつて形成されている必要はなく、島領域と分
離領域の界面を含んだ前記島領域表面の少なくと
も一部分に形成されていれば、本発明の一実施例
で述べた効果と同様の効果が得られる。
域表面に前述した島領域の底面および側面に形成
されている絶縁物と一体となつた絶縁物が全面に
わたつて形成されている必要はなく、島領域と分
離領域の界面を含んだ前記島領域表面の少なくと
も一部分に形成されていれば、本発明の一実施例
で述べた効果と同様の効果が得られる。
第１図Ａ〜Ｆは従来の完全絶縁分離構造を達成
するための半導体装置の製造方法を示す工程図、
第２図は本発明により得られた完全絶縁分離構造
からなる半導体装置の一実施例を示す構造断面
図、第３図Ａ〜Ｅは本発明による完全絶縁分離構
造からなる半導体装置の製造方法の一実施例を示
す工程図である。 ２１……半導体基板、２０，２７……界面、２
２，２３，２４……半導体を主成分とする一体と
なつた絶縁物、２５……半導体単結晶島領域、２
８……島領域形成領域、２９……分離領域、３１
……埋め込みＰ形シリコン層、３２……Ｎ形エピ
タキシヤル層、３５……表面Ｐ形シリコン層、３
７，３８，３９……多孔質シリコン層。
するための半導体装置の製造方法を示す工程図、
第２図は本発明により得られた完全絶縁分離構造
からなる半導体装置の一実施例を示す構造断面
図、第３図Ａ〜Ｅは本発明による完全絶縁分離構
造からなる半導体装置の製造方法の一実施例を示
す工程図である。 ２１……半導体基板、２０，２７……界面、２
２，２３，２４……半導体を主成分とする一体と
なつた絶縁物、２５……半導体単結晶島領域、２
８……島領域形成領域、２９……分離領域、３１
……埋め込みＰ形シリコン層、３２……Ｎ形エピ
タキシヤル層、３５……表面Ｐ形シリコン層、３
７，３８，３９……多孔質シリコン層。
Claims (1)
- １ Ｎ形半導体基板の一主面に埋め込みＰ形半導
体層を形成する工程と、前記埋め込みＰ形半導体
層の表面にＮ形半導体層を形成する工程と、前記
Ｎ形半導体層の少なくとも一部に前記埋め込みＰ
形半導体層に達するＰ形分離半導体層を形成する
工程と、前記Ｎ形半導体層と前記Ｐ形分離半導体
層の界面の表面の少なくとも一部を含んだ前記Ｎ
形半導体層の表面の少なくとも一部にＰ形表面半
導体層を形成する工程と、前記埋め込みＰ形半導
体層、前記Ｐ形分離半導体層および前記Ｐ形表面
半導体層を一体となつた多孔質半導体層に変質す
る工程と、前記多孔質半導体層を一体となつた絶
縁物に変質する工程とを備えたことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11968479A JPS5643739A (en) | 1979-09-17 | 1979-09-17 | Semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11968479A JPS5643739A (en) | 1979-09-17 | 1979-09-17 | Semiconductor device and manufacture thereof |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5868085A Division JPS60242636A (ja) | 1985-03-22 | 1985-03-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5643739A JPS5643739A (en) | 1981-04-22 |
| JPS6119112B2 true JPS6119112B2 (ja) | 1986-05-15 |
Family
ID=14767482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11968479A Granted JPS5643739A (en) | 1979-09-17 | 1979-09-17 | Semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5643739A (ja) |
-
1979
- 1979-09-17 JP JP11968479A patent/JPS5643739A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5643739A (en) | 1981-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3033412B2 (ja) | 半導体装置の製造方法 | |
| JPH0312775B2 (ja) | ||
| JPH0682753B2 (ja) | 半導体装置の製造方法 | |
| JP2763107B2 (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JPH07202147A (ja) | 半導体装置 | |
| EP0140749B1 (en) | Method for producing a complementary semiconductor device with a dielectric isolation structure | |
| JPH02246267A (ja) | 半導体装置の製造方法 | |
| JPS59232437A (ja) | 半導体装置の製造方法 | |
| JPS59130465A (ja) | Ｍｉｓ半導体装置の製造方法 | |
| JPH0687480B2 (ja) | 半導体装置の製造方法 | |
| JPS6119112B2 (ja) | ||
| JPH05304202A (ja) | 半導体装置の製造方法 | |
| JPS60242636A (ja) | 半導体装置 | |
| JPS62229855A (ja) | 半導体装置の製造方法 | |
| JPS6362252A (ja) | 誘電体絶縁分離基板の製造方法 | |
| JPS58159348A (ja) | 半導体装置の分離方法 | |
| JPS5850753A (ja) | 半導体装置の製造方法 | |
| JPH0420266B2 (ja) | ||
| JP3165735B2 (ja) | 半導体基板の製造方法 | |
| JP2610420B2 (ja) | 半導体基板のエツチング方法 | |
| JPS5939044A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JP3157595B2 (ja) | 誘電体分離基板 | |
| JPS5825245A (ja) | 半導体集積回路およびその製法 | |
| JP3016512B2 (ja) | 誘電体分離型半導体基板の製造方法 | |
| JPS58155739A (ja) | 半導体装置 |