JP2610420B2 - 半導体基板のエツチング方法 - Google Patents

半導体基板のエツチング方法

Info

Publication number
JP2610420B2
JP2610420B2 JP61210070A JP21007086A JP2610420B2 JP 2610420 B2 JP2610420 B2 JP 2610420B2 JP 61210070 A JP61210070 A JP 61210070A JP 21007086 A JP21007086 A JP 21007086A JP 2610420 B2 JP2610420 B2 JP 2610420B2
Authority
JP
Japan
Prior art keywords
etching
semiconductor substrate
region
insulating film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61210070A
Other languages
English (en)
Other versions
JPS6365627A (ja
Inventor
政由 秋山
Original Assignee
ロ−ム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ロ−ム株式会社 filed Critical ロ−ム株式会社
Priority to JP61210070A priority Critical patent/JP2610420B2/ja
Publication of JPS6365627A publication Critical patent/JPS6365627A/ja
Application granted granted Critical
Publication of JP2610420B2 publication Critical patent/JP2610420B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 この発明は特にエアアイソレーションの形成など基板
を深くエッチングするときに好適な半導体基板のエッチ
ング方法に関する。
従来の技術 メサ構造のチップの製造や複数の素子間の絶縁分離の
ためのエアアイソレーションの形成など半導体基板上の
パターニングされた絶縁膜をマスクとして基板を深くエ
ッチングするときにも、異方性エッチング手段にみられ
るようなイオン衝撃による素子への影響がなく、また一
括処理量の多い浸漬エッチング手段が用いられている。
発明が解決しようとする問題点 等方性エッチング手段によれば、例えば10μｍの深さ
のエッチングを行った場合、マスクの開口端部より横方
向にも10μｍのサイドエッチングが生じ、このサイドエ
ッチング部分では絶縁膜が片側支持となって割れやすい
状態になるといった問題があった。絶縁膜が割れてその
一片が半導体基板の表面に付着するとボンディング不良
の原因となったり、割れたときのクラックが素子表面に
まで達すると層間絶縁不良を招くのである。
本発明は上記した背景の下で創作されたものであり、
その目的とするところは、上記のような問題が生じない
半導体基板のエッチング方法を提供することにある。
問題点を解決するための手段 本発明に係る半導体基板のエッチング方法は、半導体
基板上に絶縁膜を形成した後、エッチング領域の周縁を
囲む帯状の開口を前記絶縁膜に形成し、当該絶縁膜をマ
スクとして前記半導体基板に比べてエッチングレートを
小さくする不純物を注入してエッチング領域の周縁を囲
む拡散領域を形成し、その後、前記半導体基板上に形成
されたエッチング領域の表面以外の部分を覆う絶縁膜を
マスクとしてエッチング領域を等方性エッチング手段に
より除去したことを特徴としている。
作用 半導体基板のエッチング領域が厚さ方向にエッチング
されるにしたがい横方向にも蝕刻が進むがエッチング領
域の側辺に形成されたエッチングレートの小さい領域で
は厚さ方向に比べて単位時間あたりのエッチング量が少
ない。したがって絶縁膜をマスクとして基板を深くエッ
チングしてもサイドエッチング量は多くならない。
実施例 第１図は、この発明をエアアイソレーションの形成に
適用した実施例における各工程での半導体基板の断面図
である。
同図（ａ）の段階で既にN+型シリコンサブストレート
基板１に厚さ10μｍのN-型エピタキシャル層２を積層し
たシリコン基板３の表面は絶縁膜であるSiO2膜４で覆わ
れている。またエピタキシャル層２内には図外の複数個
の素子領域が形成されている。このようなシリコン基板
３において各素子間の絶縁分離のためエピタキシャル層
２の一部をサブストレート基板１に達するまで除去しエ
アアイソレーションを形成するのである。そこで以下の
説明では、除去される部分をエッチング領域という。
第１図（ｂ）に示す工程では、素子領域の間にある蝕
刻予定のエッチング領域５上のSiO2膜4aを囲む帯状の開
口６を設け、これよりボロンをドープしてエッチング領
域５側面に接し、サブストレート基板１に達する不純物
濃度10/cm3のP+型拡散領域７を形成する。
つぎに拡散領域７上を熱酸化膜41で覆った後、エッチ
ング領域５上のSiO2膜4aを取り除いてエッチング領域５
の表面を露出させる（第１図（ｃ））。
つづいて本実施例では第１図（ｄ）に示すように拡散
領域７とのエッチングレート差を大きくするためリンを
ドープしてエッチング領域５を不純物濃度10/cm3のN+拡
散領域８とする。
その後、シリコン基板３を25℃のフッ硝酸系水溶液に
浸漬するところにより第２図のエッチング時間とエッチ
ング深さの関係を表す図からわかるように厚さ10μｍの
エッチング領域５が蝕刻されてエアアイソレーションが
形成される（第１図（ａ））。このときシリコン基板３
は横方向にもエッチングされるが、厚さ方向に10μｍの
深さの蝕刻が行われる15分間にP+拡散領域７は2.5μｍ
蝕刻されるのみでサイドエッチング量は従来の1/4であ
る。
発明の効果 以上、本発明に係る半導体基板のエッチング方法によ
る場合、エッチング領域を深くエッチングしても、この
とき同時に生ずるサイドエッチング量を少なくできる構
成となっているので、基板上の絶縁膜が割れたりするこ
とがなく、ボンディング不良や層間絶縁不良が発生する
という問題も解消される。
【図面の簡単な説明】
第１図（ａ）乃至（ｅ）は、この発明の実施例における
各工程での半導体基板の断面図、第２図はエッチング時
間とエッチング深さの関係を表す図である。 ３……シリコン基板（半導体基板） ４……SiO2膜（絶縁膜） ５……エッチング領域 ７……P+拡散領域（エッチング領域よりエッチングレー
トの小さい領域）

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体基板上に絶縁膜を形成した後、エッ
    チング領域の周縁を囲む帯状の開口を前記絶縁膜に形成
    し、当該絶縁膜をマスクとして前記半導体基板に比べて
    エッチングレートを小さくする不純物を注入してエッチ
    ング領域の周縁を囲む拡散領域を形成し、その後、前記
    半導体基板上に形成されたエッチング領域の表面以外の
    部分を覆う絶縁膜をマスクとしてエッチング領域を等方
    性エッチング手段により除去したことを特徴とする半導
    体基板のエッチング方法。
JP61210070A 1986-09-05 1986-09-05 半導体基板のエツチング方法 Expired - Lifetime JP2610420B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61210070A JP2610420B2 (ja) 1986-09-05 1986-09-05 半導体基板のエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61210070A JP2610420B2 (ja) 1986-09-05 1986-09-05 半導体基板のエツチング方法

Publications (2)

Publication Number Publication Date
JPS6365627A JPS6365627A (ja) 1988-03-24
JP2610420B2 true JP2610420B2 (ja) 1997-05-14

Family

ID=16583320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61210070A Expired - Lifetime JP2610420B2 (ja) 1986-09-05 1986-09-05 半導体基板のエツチング方法

Country Status (1)

Country Link
JP (1) JP2610420B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5480684A (en) * 1977-12-09 1979-06-27 Mitsubishi Electric Corp Manufacture for semiconductor device
JPS59219932A (ja) * 1983-05-30 1984-12-11 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS6365627A (ja) 1988-03-24

Similar Documents

Publication Publication Date Title
KR950000096B1 (ko) 반도체 장치의 접촉부 형성방법
JP3033412B2 (ja) 半導体装置の製造方法
JP2610420B2 (ja) 半導体基板のエツチング方法
JPH0864674A (ja) 半導体素子の絶縁方法
JPS5898943A (ja) 半導体装置の製造方法
JPH079930B2 (ja) 半導体装置の製造方法
JP3157595B2 (ja) 誘電体分離基板
JP2820465B2 (ja) 半導体装置の製造方法
JPS63228732A (ja) 半導体装置の製造方法
JP3189320B2 (ja) 半導体装置の製造方法
KR100425063B1 (ko) 반도체소자의제조방법
JPS58213444A (ja) 半導体装置の製造方法
JPH11354650A (ja) 半導体装置およびその製造方法
JPS6322065B2 (ja)
KR100245097B1 (ko) 필드산화막 제조방법
JPS6116545A (ja) 半導体集積回路装置の製造方法
JPS58169935A (ja) 半導体装置の製造方法
JPS60176263A (ja) 半導体装置の製造方法
JPS6387750A (ja) 半導体装置の製造方法
JPS6144462A (ja) 半導体装置の製造方法
JPS6148935A (ja) 半導体装置の製造方法
JPS62247534A (ja) 半導体装置の製造方法
JPS6119112B2 (ja)
JPS58175843A (ja) 半導体集積回路の製造方法
JPS593852B2 (ja) 半導体集積回路の製造方法