JPS6387750A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6387750A JPS6387750A JP23362886A JP23362886A JPS6387750A JP S6387750 A JPS6387750 A JP S6387750A JP 23362886 A JP23362886 A JP 23362886A JP 23362886 A JP23362886 A JP 23362886A JP S6387750 A JPS6387750 A JP S6387750A
- Authority
- JP
- Japan
- Prior art keywords
- film
- mask
- bpsg
- etching
- bpsg film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000011521 glass Substances 0.000 claims abstract description 10
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 2
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 21
- 238000002955 isolation Methods 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 6
- 229910052710 silicon Inorganic materials 0.000 abstract 6
- 239000010703 silicon Substances 0.000 abstract 6
- 230000001590 oxidative effect Effects 0.000 abstract 3
- 208000032544 Cicatrix Diseases 0.000 abstract 1
- 238000010030 laminating Methods 0.000 abstract 1
- 231100000241 scar Toxicity 0.000 abstract 1
- 230000037387 scars Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に絶縁分離膜
を形成する方法に関する。
を形成する方法に関する。
半導体基板上に形成された素子を、電気的に分離する方
法の一つに絶縁物分離法がある。この絶縁物分離法とし
ては、選択酸化法による酸化膜の形成と、ＣＶＤ法によ
る絶縁分離膜の形成とが主に用いられている。
法の一つに絶縁物分離法がある。この絶縁物分離法とし
ては、選択酸化法による酸化膜の形成と、ＣＶＤ法によ
る絶縁分離膜の形成とが主に用いられている。
ＣＶＤ法により絶縁分離膜を形成する工程は選択酸化法
による酸化膜形成工程に比して熱履歴が少なくて済み、
拡散層接合リークが減る等の長所がある。以下その方法
につき第２図を用いて説明する。
による酸化膜形成工程に比して熱履歴が少なくて済み、
拡散層接合リークが減る等の長所がある。以下その方法
につき第２図を用いて説明する。
まず、半導体基板１にシリコン酸化膜２を形成したのち
、ホウ素リンガラス膜（以下ＢＰＳＧ膜という）４をＣ
ＶＤ法によって形成する７次にホ１〜レジスト層を全面
に形成したのちパターニングしてマスクを形成し、この
マスクを用いＢＰＳＧ膜４及びシリコン酸化膜２の不要
部分を異方性エツチングにより除去することにより、Ｂ
ＰＳＧＪ］ｉ４とシリコン酸化膜２からなる絶縁分離膜
を形成していた。
、ホウ素リンガラス膜（以下ＢＰＳＧ膜という）４をＣ
ＶＤ法によって形成する７次にホ１〜レジスト層を全面
に形成したのちパターニングしてマスクを形成し、この
マスクを用いＢＰＳＧ膜４及びシリコン酸化膜２の不要
部分を異方性エツチングにより除去することにより、Ｂ
ＰＳＧＪ］ｉ４とシリコン酸化膜２からなる絶縁分離膜
を形成していた。
上述した従来の半導体装置の絶縁分離膜の形成４を積層
しているため、ＢＰＳＧ膜４を異方性エツチングするに
際して、シリコン酸化膜２とのエツチングレートに差が
ないため、エツチングの制御が困難となり、ＢＰＳＧ膜
の除去残りを生じたり、オーバーエツチングにより半導
体基板１表面に損傷を与えてしまうという欠点がある。
しているため、ＢＰＳＧ膜４を異方性エツチングするに
際して、シリコン酸化膜２とのエツチングレートに差が
ないため、エツチングの制御が困難となり、ＢＰＳＧ膜
の除去残りを生じたり、オーバーエツチングにより半導
体基板１表面に損傷を与えてしまうという欠点がある。
本発明の目的は絶縁分離膜を構成するＢＰＳＧ膜のエツ
チング制御が容易な半導体装置の製造方法を提供するこ
とにある。
チング制御が容易な半導体装置の製造方法を提供するこ
とにある。
本発明の半導体装置の製造方法は、半導体基板上に酸化
膜を形成する工程と、この酸化膜上にＣＶＤ法により多
結晶シリコン膜とホウ素リンガラス膜とを順次形成する
工程と、このホウ素リンガラス膜をパターニングしマス
クを形成したのちこのマスクを用いて多結晶シリコン膜
をエツチングし除去する工程と、高温処理を行ないこの
マスクをリフローし、前記多結晶シリコン膜の側面をホ
ウ素リンガラス膜で覆う工程とを含んで構成される。
膜を形成する工程と、この酸化膜上にＣＶＤ法により多
結晶シリコン膜とホウ素リンガラス膜とを順次形成する
工程と、このホウ素リンガラス膜をパターニングしマス
クを形成したのちこのマスクを用いて多結晶シリコン膜
をエツチングし除去する工程と、高温処理を行ないこの
マスクをリフローし、前記多結晶シリコン膜の側面をホ
ウ素リンガラス膜で覆う工程とを含んで構成される。
次に本発明の実施例について図面を参照して説明する。
第１図（ａ）〜（ｆ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
まず第１図（ａ＞に示すように、半導体基板１上に熱酸
化法によりシリコン酸化膜２を３００〜８００人の厚さ
に形成する０次に、ＣＶＤ法により多結晶シリコン膜３
を５００〜６００人の厚さに形成し、続いてＢＰＳＧ膜
４を３０００〜５０００人の厚さに積層する。
化法によりシリコン酸化膜２を３００〜８００人の厚さ
に形成する０次に、ＣＶＤ法により多結晶シリコン膜３
を５００〜６００人の厚さに形成し、続いてＢＰＳＧ膜
４を３０００〜５０００人の厚さに積層する。
次に第１図（ｂ）に示すように感光性樹脂をスピンナ法
等によって全面に塗布したのちパターニングし、絶縁分
離領域に相当する部分を残したマスク５を形成する。続
いてこのマスク５を用いてＢＰＳＧ膜４を多結晶シリコ
ン３が現れるまで異方性エツチングする。このとき、Ｂ
ＰＳＧ膜４の下にエツチングのストッパとなるべき多結
晶シリコン膜３が存在するため、従来の製造方法で問題
となる下地基板の損傷等を生ずる事なく、ＢＰＳＧ膜４
のエツチングの制御が容易にできる。
等によって全面に塗布したのちパターニングし、絶縁分
離領域に相当する部分を残したマスク５を形成する。続
いてこのマスク５を用いてＢＰＳＧ膜４を多結晶シリコ
ン３が現れるまで異方性エツチングする。このとき、Ｂ
ＰＳＧ膜４の下にエツチングのストッパとなるべき多結
晶シリコン膜３が存在するため、従来の製造方法で問題
となる下地基板の損傷等を生ずる事なく、ＢＰＳＧ膜４
のエツチングの制御が容易にできる。
次に、第１図（ｃ）に示すように感光性樹脂からなるマ
スク５を除去した後、ＢＰＳＧ膜４をマスクとして多結
晶シリコン膜３をエツチング除去する。
スク５を除去した後、ＢＰＳＧ膜４をマスクとして多結
晶シリコン膜３をエツチング除去する。
次に第１図（ｄ）に示すように、高温処理によりＢ Ｐ
Ｓ Ｇａ４をリフローさせ、多結晶シリコン膜３の側
面を覆う、続いてリフローしたこのＢＰＳＧ膜４Ａをマ
スクとしてシリコン酸化膜２をエツチング除去する。
Ｓ Ｇａ４をリフローさせ、多結晶シリコン膜３の側
面を覆う、続いてリフローしたこのＢＰＳＧ膜４Ａをマ
スクとしてシリコン酸化膜２をエツチング除去する。
以下従来の製造方法と同様にして、第１図（ｅ）に示す
ように、半導体基板１上にシリコン酸化膜からなるゲー
ト酸化膜６を２００〜３００人の厚さに形成する。続い
て全面にゲート用多結晶シリコン膜を形成したのちパタ
ーニングし、ゲート電極７を形成する。次にこのゲート
電極７をマスクとしＰ型もしくはＮ型の不純物を拡散す
ることにより半導体基板１上にソース領域８およびドレ
イン領域９を形成する。
ように、半導体基板１上にシリコン酸化膜からなるゲー
ト酸化膜６を２００〜３００人の厚さに形成する。続い
て全面にゲート用多結晶シリコン膜を形成したのちパタ
ーニングし、ゲート電極７を形成する。次にこのゲート
電極７をマスクとしＰ型もしくはＮ型の不純物を拡散す
ることにより半導体基板１上にソース領域８およびドレ
イン領域９を形成する。
更に第１図（ｆ）に示すように、シリコン酸化膜等の絶
縁膜１０を形成し、ソース、ドレイン。
縁膜１０を形成し、ソース、ドレイン。
ゲートのコンタクト部を感光性樹脂を用いてエッチ−ン
グ除去する。続いて、電極用金属膜を形成した後、不要
部分をエツチング除去して金属配線１１を形成し、素子
表面の保護膜１２をＰＳＧ膜等により形成することによ
り、半導体装置が完成する。
グ除去する。続いて、電極用金属膜を形成した後、不要
部分をエツチング除去して金属配線１１を形成し、素子
表面の保護膜１２をＰＳＧ膜等により形成することによ
り、半導体装置が完成する。
以上説明したように本発明は、半導体基板上のシリコン
酸化膜の上に多結晶シリコン膜を積層した後に、絶縁分
離用のＢＰＳＧ膜を形成しこのＢＰＳＧＪｌｉをエツチ
ングすることにより、ＢＰＳＧ膜のエツチングの制御を
容易に実現することができる効果がある。
酸化膜の上に多結晶シリコン膜を積層した後に、絶縁分
離用のＢＰＳＧ膜を形成しこのＢＰＳＧＪｌｉをエツチ
ングすることにより、ＢＰＳＧ膜のエツチングの制御を
容易に実現することができる効果がある。
第１図（ａ）〜（ｆ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面するための半導
体チップの断面図である。 １・・・半導体基板、２・・・シリコン酸化膜、３・・
・多結晶シリコン膜、４，４Ａ・・・ＢＰＳＧ膜、５・
・・マスク、６・・・ゲート酸化膜、７・・・ゲート電
極、８・・・ソース領域、９・・・ドレイン領域、１ｏ
・・・絶縁膜、１１・・・金属配線、１２・・・保護膜
。 目 ン
めの工程順に示した半導体チップの断面するための半導
体チップの断面図である。 １・・・半導体基板、２・・・シリコン酸化膜、３・・
・多結晶シリコン膜、４，４Ａ・・・ＢＰＳＧ膜、５・
・・マスク、６・・・ゲート酸化膜、７・・・ゲート電
極、８・・・ソース領域、９・・・ドレイン領域、１ｏ
・・・絶縁膜、１１・・・金属配線、１２・・・保護膜
。 目 ン
Claims (1)
- 半導体基板上に酸化膜を形成する工程と、該酸化膜上
にＣＶＤ法により多結晶シリコン膜とホウ素リンガラス
膜とを順次形成する工程と、該ホウ素リンガラス膜をパ
ターニングしマスクを形成したのち、該マスクを用い前
記多結晶シリコン膜をエッチングし除去する工程と、高
温処理を行ない前記ホウ素リンガラス膜からなるマスク
をリフローし前記多結晶シリコン膜の側面をホウ素リン
ガラス膜で覆う工程とを含むことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23362886A JPS6387750A (ja) | 1986-09-30 | 1986-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23362886A JPS6387750A (ja) | 1986-09-30 | 1986-09-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6387750A true JPS6387750A (ja) | 1988-04-19 |
Family
ID=16958023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23362886A Pending JPS6387750A (ja) | 1986-09-30 | 1986-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6387750A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003093886A3 (en) * | 2002-05-02 | 2004-02-26 | Bookham Technology Plc | Method of etching optic elements |
-
1986
- 1986-09-30 JP JP23362886A patent/JPS6387750A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003093886A3 (en) * | 2002-05-02 | 2004-02-26 | Bookham Technology Plc | Method of etching optic elements |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6133252B2 (ja) | ||
| JPS6286838A (ja) | 集積回路の製造方法 | |
| JPS6387750A (ja) | 半導体装置の製造方法 | |
| JP2624948B2 (ja) | Ｍｏｓ−ｆｅｔ製造方法 | |
| JPH0511668B2 (ja) | ||
| JP2820465B2 (ja) | 半導体装置の製造方法 | |
| JPS62224077A (ja) | 半導体集積回路装置 | |
| JPS61135136A (ja) | 半導体装置の製造方法 | |
| JPH0287621A (ja) | 半導体装置の製造方法 | |
| JP2610420B2 (ja) | 半導体基板のエツチング方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPH0216019B2 (ja) | ||
| JPS6160578B2 (ja) | ||
| JPH01162358A (ja) | 積層構造ｍｉｓ型半導体装置形成方法 | |
| JPS5885529A (ja) | 半導体装置の製造方法 | |
| JPS5976444A (ja) | 半導体装置の製造方法 | |
| JPS6376424A (ja) | 半導体装置の製造方法 | |
| JPS60234326A (ja) | 半導体装置の製造方法 | |
| JPS6118348B2 (ja) | ||
| JPH0353533A (ja) | 半導体装置の製造方法 | |
| JPH0148652B2 (ja) | ||
| JPS63229755A (ja) | 半導体装置の製造方法 | |
| JPS633462A (ja) | 半導体装置の製造方法 | |
| JPH0131311B2 (ja) | ||
| JPH02266531A (ja) | 半導体装置の製造方法 |