JPS593852B2 - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPS593852B2 JPS593852B2 JP8948775A JP8948775A JPS593852B2 JP S593852 B2 JPS593852 B2 JP S593852B2 JP 8948775 A JP8948775 A JP 8948775A JP 8948775 A JP8948775 A JP 8948775A JP S593852 B2 JPS593852 B2 JP S593852B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- dielectric
- semiconductor integrated
- manufacturing
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は半導体集積回路の製造方法に関する。
半導体集積回路における素子間分離の方法の一つに誘電
体による分離がある。すなわち、一導電型半導体基板の
一主面上に逆導電型半導体層をたとえばエピタキシャル
法にて積層し、この逆導電型半導体層を選択的に誘導体
に変換させて、前記一導電型半導体基板に一部挿入する
誘電体領域を形成し、逆バイアスされたＰＮ接合と誘電
体領域に囲まれた島内に回路素子を形成するのである。
シリコン半導体集積回路の場合、半導体としては・ 二
酸化シリコンが用いられるが、とくに高温酸化でつくつ
た二酸化シリコンと接するシリコン界面はＮ型伝導的に
なつて、チャンネルが形成される関係上素子間分離は必
らずしも十分でなく、歩留わも低い。ｏ このような誘
電体分離方式としてはいわゆるアイソプレーナなどが広
く利用されているが誘電体としての二酸化シリヨン膜の
厚さはたかだか３〜４μであつて、長時間の酸化を必要
とするなどの欠点がある。
体による分離がある。すなわち、一導電型半導体基板の
一主面上に逆導電型半導体層をたとえばエピタキシャル
法にて積層し、この逆導電型半導体層を選択的に誘導体
に変換させて、前記一導電型半導体基板に一部挿入する
誘電体領域を形成し、逆バイアスされたＰＮ接合と誘電
体領域に囲まれた島内に回路素子を形成するのである。
シリコン半導体集積回路の場合、半導体としては・ 二
酸化シリコンが用いられるが、とくに高温酸化でつくつ
た二酸化シリコンと接するシリコン界面はＮ型伝導的に
なつて、チャンネルが形成される関係上素子間分離は必
らずしも十分でなく、歩留わも低い。ｏ このような誘
電体分離方式としてはいわゆるアイソプレーナなどが広
く利用されているが誘電体としての二酸化シリヨン膜の
厚さはたかだか３〜４μであつて、長時間の酸化を必要
とするなどの欠点がある。
５ 本発明は長時間の高温処理を必要とせず、完全な素
子間分離の可能な半導体集積回路の製造方法を提供する
ことを目的とする。
子間分離の可能な半導体集積回路の製造方法を提供する
ことを目的とする。
本発明によれば、一導電型半導体基板の一主面内に所要
の開口を有する誘電体被膜をマスクとし・ｏ て一導電
型不純物を選択的に拡散して高濃度領域を形成する工程
と、前記誘電体被膜をマスクとして前記高濃度領域をそ
の先端部を残してエッチングにより除去し、その除去部
の少なくとも表面を覆うように誘電体を形成する工程と
、この誘電体・５ 領域をマスクの少なくとも一部とし
て不純物を導入する工程とを少なくとも含むことを特徴
とする半導体集積回路の製造方法がえられる。
の開口を有する誘電体被膜をマスクとし・ｏ て一導電
型不純物を選択的に拡散して高濃度領域を形成する工程
と、前記誘電体被膜をマスクとして前記高濃度領域をそ
の先端部を残してエッチングにより除去し、その除去部
の少なくとも表面を覆うように誘電体を形成する工程と
、この誘電体・５ 領域をマスクの少なくとも一部とし
て不純物を導入する工程とを少なくとも含むことを特徴
とする半導体集積回路の製造方法がえられる。
誘電体領域の先端部に接する高濃度領域はチャンネルス
トッパとして作用するから素子間分離は十分になさ■ｏ
れる。また誘電体領域をマスクとして拡散を行うので
、このマスクに接して能動領域を形成しうるから、集積
度の向上が可能となる。第１図ａ−ｅは本発明半導体集
積回路の製造方法の一実施例を示す工程断面図である。
トッパとして作用するから素子間分離は十分になさ■ｏ
れる。また誘電体領域をマスクとして拡散を行うので
、このマスクに接して能動領域を形成しうるから、集積
度の向上が可能となる。第１図ａ−ｅは本発明半導体集
積回路の製造方法の一実施例を示す工程断面図である。
Ｐ型シリ１５ コン基板１の一主面上に０．８〜１μの
厚さに二酸化シリコン膜２を形成し、この二酸化シリコ
ン膜２に拡散用窓３をあけ、Ｐ型不純物を拡散して４〜
８μの深さのｐ＋領域４を形成する。このとき、拡散条
件によつては、拡散用窓３の部分に０．２μ〜０．３μ
の薄い二酸化シリコン膜が形成される（図ａ）。つぎに
二酸化シリコン膜２をエツチングして０．２〜０．３μ
程度に薄くする。このとき、１．５〜２．５μのサンド
エツチ効果のため拡散用窓３は大きくなる（図ｂ）。二
酸化シリコン膜２をマスクとしてエツチングをする。化
学的エツチングまたはプラズマエツチングのいずれの方
法を用いてもよいがｐ＋領域４の先端部は残しておく（
図ｃ）。二酸化シリコン膜２を除去し、シリケートを含
ひエマルジヨンたとえば東京応化工業株式会社のシリカ
フイルムをスピンオン法で塗布する。基板１のエツチン
グされていない平担な部分の厚さが０．２〜０．３μ程
度になるようにする。次に酸素またはスチーム中で１０
００〜１１００℃，ｌ時間の熱処理をして二酸化シリ．
コンに変換する。シリカフイルムを塗布するかわりに多
結晶シリコンをたい積して、機械的に研磨してもよい。
あるいはアルミナ，窒化シリコン等の誘電体を埋込んで
もよい。いずれにせよ、誘電体領域５がその先端部の高
濃度領域４と自己整合的に形成される（図ｄ）。つづい
て誘電体の表面をエツチングして、Ｐ型シリコン基板１
の表面を露呈させてから、リンなどのＮ型不純物を拡散
またはイオン注入して深さ３〜７μＮ型層６を形成する
（図ｅ）。Ｎ型層６は誘電体領域５とその先端部にある
ｐ＋型領域４によつて相互に絶縁分離されたいくつかの
島にわけられ、この島にいろいろな回路素子を形成する
のである。以上の説明から明らかなように、その先端部
にチヤンネルストツパを自己整合的に有する絶縁分離の
ためめ誘電体形成が比較的低温，短時間の熱処理で可能
であるから、アイソブレーナにおけるような高温，長時
間の熱処理による欠陥の導入等の問題をひきおこすこと
なく十分な素子間分離が可能となる。第２図は本発明製
造方法による三重拡散７下ランジスタを含む半導体集積
回路の断面図である。
厚さに二酸化シリコン膜２を形成し、この二酸化シリコ
ン膜２に拡散用窓３をあけ、Ｐ型不純物を拡散して４〜
８μの深さのｐ＋領域４を形成する。このとき、拡散条
件によつては、拡散用窓３の部分に０．２μ〜０．３μ
の薄い二酸化シリコン膜が形成される（図ａ）。つぎに
二酸化シリコン膜２をエツチングして０．２〜０．３μ
程度に薄くする。このとき、１．５〜２．５μのサンド
エツチ効果のため拡散用窓３は大きくなる（図ｂ）。二
酸化シリコン膜２をマスクとしてエツチングをする。化
学的エツチングまたはプラズマエツチングのいずれの方
法を用いてもよいがｐ＋領域４の先端部は残しておく（
図ｃ）。二酸化シリコン膜２を除去し、シリケートを含
ひエマルジヨンたとえば東京応化工業株式会社のシリカ
フイルムをスピンオン法で塗布する。基板１のエツチン
グされていない平担な部分の厚さが０．２〜０．３μ程
度になるようにする。次に酸素またはスチーム中で１０
００〜１１００℃，ｌ時間の熱処理をして二酸化シリ．
コンに変換する。シリカフイルムを塗布するかわりに多
結晶シリコンをたい積して、機械的に研磨してもよい。
あるいはアルミナ，窒化シリコン等の誘電体を埋込んで
もよい。いずれにせよ、誘電体領域５がその先端部の高
濃度領域４と自己整合的に形成される（図ｄ）。つづい
て誘電体の表面をエツチングして、Ｐ型シリコン基板１
の表面を露呈させてから、リンなどのＮ型不純物を拡散
またはイオン注入して深さ３〜７μＮ型層６を形成する
（図ｅ）。Ｎ型層６は誘電体領域５とその先端部にある
ｐ＋型領域４によつて相互に絶縁分離されたいくつかの
島にわけられ、この島にいろいろな回路素子を形成する
のである。以上の説明から明らかなように、その先端部
にチヤンネルストツパを自己整合的に有する絶縁分離の
ためめ誘電体形成が比較的低温，短時間の熱処理で可能
であるから、アイソブレーナにおけるような高温，長時
間の熱処理による欠陥の導入等の問題をひきおこすこと
なく十分な素子間分離が可能となる。第２図は本発明製
造方法による三重拡散７下ランジスタを含む半導体集積
回路の断面図である。
第１図ｅにひきつづいてＰ型ベース領域７，Ｎ＋エミツ
タ領域８，Ｎ＋コレクタ領域９を形成し、エミツタ，ベ
ースおよびコレクタのコンタクト窓１０，１１および１
２をつくつてＮＰＮトランジスタを形成する。ベース領
域７，エミツタ領域８およびコレクタ領域９，エミツタ
コンタクト窓１０およびコレクタコンタクト窓１２はそ
れぞれ誘電体領域５に接して形成されているのでマスク
目合せに余裕があり、集積度の向上がはかれる。本発明
の製造方法によれば、高品質で素子間分離の十分な高集
積度の半導体集積回路を高歩留りで製造できる効果があ
る。
タ領域８，Ｎ＋コレクタ領域９を形成し、エミツタ，ベ
ースおよびコレクタのコンタクト窓１０，１１および１
２をつくつてＮＰＮトランジスタを形成する。ベース領
域７，エミツタ領域８およびコレクタ領域９，エミツタ
コンタクト窓１０およびコレクタコンタクト窓１２はそ
れぞれ誘電体領域５に接して形成されているのでマスク
目合せに余裕があり、集積度の向上がはかれる。本発明
の製造方法によれば、高品質で素子間分離の十分な高集
積度の半導体集積回路を高歩留りで製造できる効果があ
る。
第１図ａ−ｅは本発明半導体集積回路の製造方法の一実
施例を示す工程断面図、第２図は本発明製造方法による
三重拡散トランジスタを含む半導体集積回路の断面図で
ある。 １・・・・・・Ｐ型シリコン基板、２・・・・・・二酸
化シリコン膜、３・・・・・・拡散用窓、４・・・・・
・Ｐ＋領域、５・・・・・・誘電体領域、６・・・・・
・Ｎ型層、７・・・・・・Ｐ型ペース領域、８・・・・
・・Ｎ＋エミツタ領域、９・・・・・・Ｎ＋コレクタ領
域、１０・・・・・・エミツタコンタクト窓、１１・・
・・・・ペースコンタクト窓、１２・・・・・・コレク
タコンタクト窓。
施例を示す工程断面図、第２図は本発明製造方法による
三重拡散トランジスタを含む半導体集積回路の断面図で
ある。 １・・・・・・Ｐ型シリコン基板、２・・・・・・二酸
化シリコン膜、３・・・・・・拡散用窓、４・・・・・
・Ｐ＋領域、５・・・・・・誘電体領域、６・・・・・
・Ｎ型層、７・・・・・・Ｐ型ペース領域、８・・・・
・・Ｎ＋エミツタ領域、９・・・・・・Ｎ＋コレクタ領
域、１０・・・・・・エミツタコンタクト窓、１１・・
・・・・ペースコンタクト窓、１２・・・・・・コレク
タコンタクト窓。
Claims (1)
- １ 一導電型半導体基板の一主面内に、所要の開口を有
する誘電体被膜をマスクとして一導電型不純物を選択的
に拡散して高濃度領域を形成する工程と、前記誘電体被
膜をマスクとして前記高濃度領域をその先端部を残して
エッチングにより除去し、その除去部の表面を覆う誘電
体を設けてその先端部に高濃度領域を自己整合的に配さ
れた誘電体領域を形成する工程と、この誘電体領域をマ
スクの少なくとも一部として不純物を導入する工程とを
少なくとも含むことを特徴とする半導体集積回路の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8948775A JPS593852B2 (ja) | 1975-07-21 | 1975-07-21 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8948775A JPS593852B2 (ja) | 1975-07-21 | 1975-07-21 | 半導体集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5212586A JPS5212586A (en) | 1977-01-31 |
| JPS593852B2 true JPS593852B2 (ja) | 1984-01-26 |
Family
ID=13972088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8948775A Expired JPS593852B2 (ja) | 1975-07-21 | 1975-07-21 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS593852B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5224082A (en) * | 1975-08-19 | 1977-02-23 | Toshiba Corp | Production method of semiconductor apparatus |
-
1975
- 1975-07-21 JP JP8948775A patent/JPS593852B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5212586A (en) | 1977-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58220445A (ja) | 半導体集積回路の製造方法 | |
| US4473940A (en) | Method of producing a semiconductor device | |
| US4579625A (en) | Method of producing a complementary semiconductor device with a dielectric isolation structure | |
| JPS593852B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6129539B2 (ja) | ||
| JP2820465B2 (ja) | 半導体装置の製造方法 | |
| JPS60258964A (ja) | 半導体装置の製造方法 | |
| JPS603157A (ja) | 半導体装置の製造方法 | |
| JP2534667B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6037614B2 (ja) | 半導体装置の製造方法 | |
| JPS6294985A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS6115579B2 (ja) | ||
| JPS60235460A (ja) | 半導体装置 | |
| JPS6238857B2 (ja) | ||
| JPH01238058A (ja) | 高速バイポーラトランジスタの製造方法 | |
| JPS5963741A (ja) | 半導体装置の製造方法 | |
| JPS5939901B2 (ja) | 半導体装置の製造方法 | |
| JPS61172369A (ja) | 半導体装置の製造方法 | |
| JPS6115589B2 (ja) | ||
| JPS60176263A (ja) | 半導体装置の製造方法 | |
| JPS60249364A (ja) | 半導体装置の製造方法 | |
| JPH0570931B2 (ja) | ||
| JPH02228039A (ja) | バイポーラ集積回路装置の製造方法 | |
| JPH05211153A (ja) | 半導体装置の製造方法 | |
| JPH01189159A (ja) | 半導体集積回路装置の製造方法 |