JPS59219932A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59219932A JPS59219932A JP9524083A JP9524083A JPS59219932A JP S59219932 A JPS59219932 A JP S59219932A JP 9524083 A JP9524083 A JP 9524083A JP 9524083 A JP9524083 A JP 9524083A JP S59219932 A JPS59219932 A JP S59219932A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- amorphous
- ions
- mask material
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000000463 material Substances 0.000 claims abstract description 15
- 238000005468 ion implantation Methods 0.000 claims abstract description 13
- 150000002500 ions Chemical class 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 239000000243 solution Substances 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- 238000005280 amorphization Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 235000015866 Citrullus vulgaris var fistulosus Nutrition 0.000 description 1
- 244000016285 Citrullus vulgaris var. fistulosus Species 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体装置の製造方法の改良に関する。
従来、チー・臂一部をつけた累子部を有する半導体装置
は、例えば第１図（ａ） 、 （ｂ）に示す如く製造さ
れている。
は、例えば第１図（ａ） 、 （ｂ）に示す如く製造さ
れている。
まず、Ｓｉ基板１上の素子形成予定部に対応する部分に
マスク材２を形成する（第１図（、）図示）Ｃりづいて
、このマスク材２をマスクとして前記基板１を選択的に
エツチング除去し、マスク材２の下部周辺の基板１に傾
斜角度５４．７度のテーパ一部３を形成し、半導体装置
を製造する（第１図（ｂ）図示）。ここで、基板１のエ
ツチングに際しては、例えば（ＫＯＨ＋インプロピルア
ルコール）またはヒドラジン等を用いる。これは、前述
したエツチング液によるエツチング速度が、面方位（１
１１）の場合よシも面方位（１００）の場合においては
るかに太きい、いわゆるエツチング速度の面方位依存性
をもつことによる。
マスク材２を形成する（第１図（、）図示）Ｃりづいて
、このマスク材２をマスクとして前記基板１を選択的に
エツチング除去し、マスク材２の下部周辺の基板１に傾
斜角度５４．７度のテーパ一部３を形成し、半導体装置
を製造する（第１図（ｂ）図示）。ここで、基板１のエ
ツチングに際しては、例えば（ＫＯＨ＋インプロピルア
ルコール）またはヒドラジン等を用いる。これは、前述
したエツチング液によるエツチング速度が、面方位（１
１１）の場合よシも面方位（１００）の場合においては
るかに太きい、いわゆるエツチング速度の面方位依存性
をもつことによる。
しかしながら、従来の製造方法によれば、エツチング液
によるエツチング速度が面方位依存性を有するため、テ
ーノ’？一部３の傾斜角度を任意に変えることができな
い。したがって、基板１の素子形成予定部４上にダート
絶縁膜を介してダート電極を形成した場合、素子形成予
定部４の下側端部５のダート絶縁膜の削正を向上するに
は緩やかなテーパ一部が必要であるが、十分満足できな
い場合が生ずる。逆に、素子の集積度を向上するには急
峻なテーパ一部を必要とするが、満足できない場合が生
ずる。
によるエツチング速度が面方位依存性を有するため、テ
ーノ’？一部３の傾斜角度を任意に変えることができな
い。したがって、基板１の素子形成予定部４上にダート
絶縁膜を介してダート電極を形成した場合、素子形成予
定部４の下側端部５のダート絶縁膜の削正を向上するに
は緩やかなテーパ一部が必要であるが、十分満足できな
い場合が生ずる。逆に、素子の集積度を向上するには急
峻なテーパ一部を必要とするが、満足できない場合が生
ずる。
また、基板１のエツチング深さの制御は通常時間をはか
シながら行なうが、エツチングが面方位（１００）方向
に著しく速く進むため、その制御が困難である。更に、
基板１を誤って深くエツチングした場合には、素子形成
予定部４の段差が大きくなるため、ダート電極に断切れ
が生じやすい。
シながら行なうが、エツチングが面方位（１００）方向
に著しく速く進むため、その制御が困難である。更に、
基板１を誤って深くエツチングした場合には、素子形成
予定部４の段差が大きくなるため、ダート電極に断切れ
が生じやすい。
本発明は上記事情に駄みてなされたもので、素子形成予
定部のテーパ一部の傾斜角度を任意に制御できる半導体
装置の製造方法を提供することを目的とするものである
。
定部のテーパ一部の傾斜角度を任意に制御できる半導体
装置の製造方法を提供することを目的とするものである
。
本発明は、半導体基体上の所定領域にマスク材を形成し
た後、前記基体表面に該基体が非晶質化するしきい値量
未満でかつしきい値量の半分以上のイオンを、前記マス
ク材を用いて前記基体面に対して所定角度傾斜した方向
から注入し、同基体表面に該基体が非晶質化するしきい
値量未満でかつしきい値量の半分以上のイオンをマスク
材をマスで、・Ｐｆｉいて前記イオン注入方向と交差す
る方向から注入し、基体表面に非晶質領域及び非晶質化
が不完全な領域とを夫々形成し、前記マスク材を用いて
非晶質領域を選択的にエツチング除去することによって
、素子形成予定部のテーパ一部の傾斜角度を任意に制御
でき、種々の効果を有する。
た後、前記基体表面に該基体が非晶質化するしきい値量
未満でかつしきい値量の半分以上のイオンを、前記マス
ク材を用いて前記基体面に対して所定角度傾斜した方向
から注入し、同基体表面に該基体が非晶質化するしきい
値量未満でかつしきい値量の半分以上のイオンをマスク
材をマスで、・Ｐｆｉいて前記イオン注入方向と交差す
る方向から注入し、基体表面に非晶質領域及び非晶質化
が不完全な領域とを夫々形成し、前記マスク材を用いて
非晶質領域を選択的にエツチング除去することによって
、素子形成予定部のテーパ一部の傾斜角度を任意に制御
でき、種々の効果を有する。
以下、本発明の一実施例を第２図（、）〜（Ｃ）を参照
して説明する。
して説明する。
〔１〕 まず、例えば半導体基体としてのｐｉのＳｔ
基板１ノ上に例えばＳ五′３Ｎ４膜を形成した後、この
３１５Ｎ４膜のパターニングしてマスク材としてのＳｉ
３Ｎ４／リーン１２を形成した。つづいて、前記基板１
１の表面にＳｔイオンを、Ｓ ｉ ５Ｎ４ を母ターフ
１２をマスクとして基板面に対してθ（４５度）傾斜し
た方向からイオン注入し、第１の非晶質化が不完全な領
域１３を形成した。この際、加速電圧によシ異なるが、
例えば加速電圧１８０ｋｅＶ 、 ドーズ量２ Ｘ
１０ ｌｏｎｇ／ｃｍ”でイオン注入されたＳｔ基板
１１部分が非晶質化するため、例えば加速電圧１８０
ｋｅｙ、 ドーズ量１×１０１５ｔｏｎｓ ７ｃｍ”
の条件下でイオン注入した（第１図図示）。
基板１ノ上に例えばＳ五′３Ｎ４膜を形成した後、この
３１５Ｎ４膜のパターニングしてマスク材としてのＳｉ
３Ｎ４／リーン１２を形成した。つづいて、前記基板１
１の表面にＳｔイオンを、Ｓ ｉ ５Ｎ４ を母ターフ
１２をマスクとして基板面に対してθ（４５度）傾斜し
た方向からイオン注入し、第１の非晶質化が不完全な領
域１３を形成した。この際、加速電圧によシ異なるが、
例えば加速電圧１８０ｋｅＶ 、 ドーズ量２ Ｘ
１０ ｌｏｎｇ／ｃｍ”でイオン注入されたＳｔ基板
１１部分が非晶質化するため、例えば加速電圧１８０
ｋｅｙ、 ドーズ量１×１０１５ｔｏｎｓ ７ｃｍ”
の条件下でイオン注入した（第１図図示）。
〔１１〕 次に、前記基板１の表面にｓｉイオンを、
５１５Ｎ４パターン１２をマスクとして基板面に対して
（１８０−θ）（１３５度）傾斜した方向、即ち前記イ
オン注入の傾斜角度と基板面に対して対称的な方向から
加速電圧１８０ｋｅＶ、 ドーズ量Ｉ Ｘ １０
ｔｏｎｓ／ｚ”の条件下でイオン注入し、第２の非晶質
化が不完全な領域１４を形成した。
５１５Ｎ４パターン１２をマスクとして基板面に対して
（１８０−θ）（１３５度）傾斜した方向、即ち前記イ
オン注入の傾斜角度と基板面に対して対称的な方向から
加速電圧１８０ｋｅＶ、 ドーズ量Ｉ Ｘ １０
ｔｏｎｓ／ｚ”の条件下でイオン注入し、第２の非晶質
化が不完全な領域１４を形成した。
この結果、第１．第２の非晶質化が不完全な領域Ｊ ３
，１４がオーバーラツプした基板油分は。
，１４がオーバーラツプした基板油分は。
ドーズ量が２ Ｘ １０ ５ｏｎｓ ７ｃｍ２となシ、
非晶質領域１５となった（第２図図示）。つづいて、５
１３Ｎ４／＃ターン１２をマスクとして非晶質領域１５
を選択的にエツチング除去し、基板１１の累子領域形成
予定部の側部に任意のテーパ一部１６を有した半導体装
置を製造した（第３図図示）。
非晶質領域１５となった（第２図図示）。つづいて、５
１３Ｎ４／＃ターン１２をマスクとして非晶質領域１５
を選択的にエツチング除去し、基板１１の累子領域形成
予定部の側部に任意のテーパ一部１６を有した半導体装
置を製造した（第３図図示）。
なお、上記エツチングには、非晶質領域１ ｓ ｌｈ’
、’め速くエツチングされるエツチング液例えばフッ酸
と硝酸の混合液を用いる。
、’め速くエツチングされるエツチング液例えばフッ酸
と硝酸の混合液を用いる。
しかして、本発明によれば、Ｓｌ基板１ノが非晶質化す
る量の半分の量のＳｔイオンを、夫々Ｓｉ３Ｎ４パター
ン１２をマスクとして互いに基板１１面に対して対称的
に傾斜した方向からイオン注入して非晶質領域１５を形
成し、しかる後工、チンダ液によシこの非晶質領域１５
のみを除去することによって素子形成予定部１７にテー
パ一部１６を形成するため、イオンの注入角度を制御す
ることによシ非晶質領域１５と第２の非晶化が不完全な
領域１４の境界面の傾斜角度を制御でき、任意の傾斜角
度を有したテーパ一部１６を形成できる。したがって、
従来と比べ必要に応じて素子形成予定部１７の下側端部
１８のダート絶縁膜の耐圧を向上したシ、又は素子の集
積度を向上できる。
る量の半分の量のＳｔイオンを、夫々Ｓｉ３Ｎ４パター
ン１２をマスクとして互いに基板１１面に対して対称的
に傾斜した方向からイオン注入して非晶質領域１５を形
成し、しかる後工、チンダ液によシこの非晶質領域１５
のみを除去することによって素子形成予定部１７にテー
パ一部１６を形成するため、イオンの注入角度を制御す
ることによシ非晶質領域１５と第２の非晶化が不完全な
領域１４の境界面の傾斜角度を制御でき、任意の傾斜角
度を有したテーパ一部１６を形成できる。したがって、
従来と比べ必要に応じて素子形成予定部１７の下側端部
１８のダート絶縁膜の耐圧を向上したシ、又は素子の集
積度を向上できる。
また、前述した如く、２回目のイオン注入を１回目のイ
オン注入の傾斜角度と基机面に対して対称的に傾斜した
方向から行なうため、テーパ一部１６の傾斜角度を一様
にできる。
オン注入の傾斜角度と基机面に対して対称的に傾斜した
方向から行なうため、テーパ一部１６の傾斜角度を一様
にできる。
更に、第１．第２の非晶質化が不完全な領域１３．１４
の深さをイオン注入の加速電圧によって容易に制御でき
るため、従来と比ベエッチング深さの制御が容易である
。したがって、従来の如く基板を誤って深くエツチング
することに起因するダート電極の断切れを防止できる。
の深さをイオン注入の加速電圧によって容易に制御でき
るため、従来と比ベエッチング深さの制御が容易である
。したがって、従来の如く基板を誤って深くエツチング
することに起因するダート電極の断切れを防止できる。
なお、上記実施例ではマスク材としてＳ ｉ ５Ｎ４パ
ターンを用いたが、これに限らず、例えば８４０２ ／
’ ｐ−７、レジストパターン等テモよい。
ターンを用いたが、これに限らず、例えば８４０２ ／
’ ｐ−７、レジストパターン等テモよい。
また、上記実施例ではＳｔイオンの注入角度を基板面に
対して４５度及び１３５度の場合について述べたが、こ
れに限定されない。注入角度を種々変えることによって
任意の傾斜角度を有したチー・臂一部を形成できる。
対して４５度及び１３５度の場合について述べたが、こ
れに限定されない。注入角度を種々変えることによって
任意の傾斜角度を有したチー・臂一部を形成できる。
更に、上記実施例では半導体基体としてｓｉ基板を用い
た場合について述べたが、これに限らず、例えばサファ
イア等の絶縁基板上に半導体層を形成したものを用いて
もよい。
た場合について述べたが、これに限らず、例えばサファ
イア等の絶縁基板上に半導体層を形成したものを用いて
もよい。
以上詳述した如く本発明によれば、素子形成予定部のテ
ーパ一部の傾斜角度を任意に制御できる種々の顕著な効
果を有する半導体装置の製造方法を提供できるものであ
る。
ーパ一部の傾斜角度を任意に制御できる種々の顕著な効
果を有する半導体装置の製造方法を提供できるものであ
る。
第１図（ａ） 、 （ｂ）は従来の半導体装置の製造方
法を工程順に示す断面図、第２図（、）〜（ｃ）は本発
明の一実施例に係る半導体装置の製造方法を工程順に示
す断面図である。 １１・・・ｐ型のＳｔ基板（半導体基イネ）、１２・・
・Ｓｔ、Ｎ４パターン（マスク板）、１３．１４・・・
非晶質化が不完全な領域、１５・・・非晶質領域、１６
・・・テーパ一部、１７・・・素子形成予定部、１８・
・・下側端部。
法を工程順に示す断面図、第２図（、）〜（ｃ）は本発
明の一実施例に係る半導体装置の製造方法を工程順に示
す断面図である。 １１・・・ｐ型のＳｔ基板（半導体基イネ）、１２・・
・Ｓｔ、Ｎ４パターン（マスク板）、１３．１４・・・
非晶質化が不完全な領域、１５・・・非晶質領域、１６
・・・テーパ一部、１７・・・素子形成予定部、１８・
・・下側端部。
Claims (2)
- （１）半導体基体上の所定領域にマスク材を形成する工
程と、前記基体表面に該基体が非晶質化するしきい恒量
未満でかつしきい恒量の半分以上のイオンを、マスク材
を用いて前記基体面に対して所定角度傾斜した方向から
注入する工程と、同基体表面に該基体が非晶質化するし
きい恒量未満でかつしきい恒量の半分以上のイオンを、
マスク材を用いて前記イオン注入方向と焚差する方向か
ら注入し、基体表面に非晶質領域及び非晶質化が不完全
な領域とを夫々″形成する工程と、前記マスク材を用い
て非晶質領域を選択的にエツチング除去する工程とを具
備することを特徴とする半導体装置の製造方法。 - （２）半導体基体表面に該基体が非晶質化するしきい恒
量未満でかつしきい恒量の半分以上のイオンを、マスク
材を用いて前記基体面に対して所定角度傾斜した方向か
ら注入した後、同基体表面に該基体が非晶質、化するし
きい恒量未満テカつしきい恒量の半分以上のイオンを、
マスク材を用いて前記イオン注入の傾斜角度との和が１
８０度となるように傾斜した方向からイオン注入し、基
体表面に非晶質領域と非晶質化が不完全な領域とを夫々
形成することを特徴とする特許請求の範囲第１項記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9524083A JPS59219932A (ja) | 1983-05-30 | 1983-05-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9524083A JPS59219932A (ja) | 1983-05-30 | 1983-05-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59219932A true JPS59219932A (ja) | 1984-12-11 |
Family
ID=14132230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9524083A Pending JPS59219932A (ja) | 1983-05-30 | 1983-05-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59219932A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6365627A (ja) * | 1986-09-05 | 1988-03-24 | Rohm Co Ltd | 半導体基板のエツチング方法 |
-
1983
- 1983-05-30 JP JP9524083A patent/JPS59219932A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6365627A (ja) * | 1986-09-05 | 1988-03-24 | Rohm Co Ltd | 半導体基板のエツチング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4670968A (en) | Method of implanting uniform concentrations in solids having predetermined angular relationship with the ion-beam | |
| US4394211A (en) | Method of manufacturing a semiconductor device having a layer of polymide resin | |
| JPS60128622A (ja) | エツチング法 | |
| JPS59219932A (ja) | 半導体装置の製造方法 | |
| JPH0628282B2 (ja) | 半導体装置の製造方法 | |
| US3998674A (en) | Method for forming recessed regions of thermally oxidized silicon and structures thereof utilizing anisotropic etching | |
| EP0074845A2 (en) | Etching polyimide resin layers and method of manufacturing a semiconductor device having a layer of polyimide resin | |
| JPS6084831A (ja) | 半導体装置の製造方法 | |
| US20050277262A1 (en) | Method for manufacturing isolation structures in a semiconductor device | |
| JPS5923522A (ja) | ドライエツチング方法 | |
| JPH02153525A (ja) | 半導体装置の製造方法 | |
| JPS5893342A (ja) | 半導体装置の製造方法 | |
| JPS60161617A (ja) | 半導体装置の製造方法 | |
| JPS5843523A (ja) | 半導体装置の製造方法 | |
| JPS61116842A (ja) | 半導体装置の製造方法 | |
| JPS58122769A (ja) | 半導体装置の製造方法 | |
| JPS6328039A (ja) | 半導体素子の製造方法 | |
| JPS62159469A (ja) | 絶縁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS62114270A (ja) | 半導体装置の製造方法 | |
| JPS62104139A (ja) | 半導体装置の製造方法 | |
| JPS58122774A (ja) | 半導体装置及びその製造方法 | |
| JPS5673434A (en) | Formation of mask for ion injection | |
| JPH03254123A (ja) | 選択エッチング方法 | |
| JPS58168263A (ja) | 半導体装置の製造方法 | |
| JPH01205552A (ja) | 半導体装置の製造方法 |