JPS58122774A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPS58122774A
JPS58122774A JP57004715A JP471582A JPS58122774A JP S58122774 A JPS58122774 A JP S58122774A JP 57004715 A JP57004715 A JP 57004715A JP 471582 A JP471582 A JP 471582A JP S58122774 A JPS58122774 A JP S58122774A
Authority
JP
Japan
Prior art keywords
layer
oxide film
oxidation
semiconductor layer
resistant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57004715A
Other languages
English (en)
Other versions
JPH023307B2 (ja
Inventor
Yoshihisa Mizutani
水谷 嘉久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57004715A priority Critical patent/JPS58122774A/ja
Publication of JPS58122774A publication Critical patent/JPS58122774A/ja
Publication of JPH023307B2 publication Critical patent/JPH023307B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は半導体装置及びその製造方法に関し、詳しくは
絶縁基板上に形成した半導体層を用いて製造する半導体
装置及びその製造方法に係る。
発明の技術的背景及びその間電点 絶縁基板上に形成された半導体装置は例えばsos (
s目Icon  on  5apphire)$fXと
して知られている。
808構造の半導体装置では、通常、素子形−底領域以
外(フィールド領域)のシリコン層は酸化雰囲気中で酸
化して絶縁基板に達するフィールド酸化膜とし、これに
よって素子分離を行っている。最近では、フィールド領
域のシリコン層を酸化する際、素子分離のために絶縁基
板に達、する第1の酸化膜を形成する外、絶縁1板に達
しない第2の酸化膜を形成し、このj12の酸化膜下に
シリコン層を残存させた構造のものが製造されている。
このように厚い第2の酸化膜下に残存したシリコン層は
$2の酸化膜上に形成された素子や配線等からの影響を
受けにくいため、素子相互を結ぶ配線やトランジスタの
基板電位固定用電極のリード等に有用であり、また不純
物1度を適当に選ぶことにより抵抗素子としても使用で
きる。
ところで、従来、上述した構造の半導体装置。
例えばI−R型インΔ−夕は第1図(1)〜(d)に示
す如き方法により製造される。
まず、プファイア基板I上にP型シリコン層2をエピタ
キシャル戟長させ、この上−に選択「Jに耐酸化性マス
ク材、例えば8ムs N4III+!パターンSを形成
する。この際、後の熱工程でv’)コン!m2と84.
N、膜パターン3との熱lII張係数の差によりシリコ
ン層2に欠陥が入るのを防止するため両者の間に810
. ill等を形成することもある。つづいて*  S
’a Na 験□’ターン3をマスクとしてシリコン層
2の霧出した領域4をエツチング除去してその厚さのほ
ぼ半分程度に減少させる(第1図(1)図示)。次いで
、写真蝕刻法により8i1N4111に/母ターン3の
一部を除去し、開口部5を形成する(第1図(b1図示
)。この後、必要があれば開口部5のシリコン層2を備
かにエツチングしてもよい。次に、熱酸化処理を施す、
この際、シリコン層2の厚さの違いにより領域4では前
gピサファイア基板1に達する第lの酸化a!6が、開
口部5ではサファイア越板1に達しない182の酸化膜
7が夫々形成され、第2の酸化II+!y下にはシリコ
ンからなる抵抗素子8が形成される(第1図(d区示)
。次いで、84gNamI々ターンJを除去した後、常
法に従い薄い熱酸化膜9、r−ト電−1Oを順次形成す
る。次に、n型不純物例えばリンをイオン注入する。
つづいて、全面に0VD−旧Ot$11を堆積する。こ
の際、イオン注入されたリンが活性化してソース−ドレ
イン領域iz、ix及び抵抗取出し部14が形成される
。つづいて、コンタクトホール15−を開孔した後、全
面にAj膜を蒸着し、これをノ譬ターニングしてAt配
線16・・・を形成してl−R型インバータを製造する
(第1図(4)図示)。
上記半導体装置では、第1の酸化膜dはサファイア基板
1まで達し、かつ島状のv9コン層の端部を侵うように
充分厚く形成されなければならない。一方、第2の酸化
@yはその下に一定厚さのv9コンjii(例えば抵抗
素子8)を残存させるように形成されなければならない
。この工程において、第2の酸化膜1は第1の酸化膜6
と同時に形成されるため、その厚さは第1の酸化膜6を
形成する酸化時間によって定められる。このため、第2
の酸化膜!下のシリコン層の厚さを一定にするのが内−
であり、抵抗値の制御性が愚いという間融点がある。
そこでs slm Na 1!k ”ターン3の一部を
除去して開口部5を形成する前に熱酸化処理を施して第
1の酸化81!lを形成し、この後に5IsN4躾/譬
ターン3−の一部を除去して開口部5を形成し、再び熱
酸化処理を施して@2の酸化1111yを形成するとい
う方法も考えられる。
しかし、この場合には高温で行う熱酸化処理に要する時
間が増加して、サファイア基板lからVヲコンlll1
zへUがオートドーピングする等の不都合を生じる。
発明の目的 本発明は素子分離のための11の酸化膜の形成条件にか
かわらず!!2の酸化膜下に一定厚さの、配線や抵抗素
千尋に利用される半導体装な有する半導体装置及びその
製造方法を提供することを目的とするものである。
発明のSt* 本−第lの発明は、絶縁基板と、該絶縁晟板上に設けら
れ、第1の酸化膜によって分離された島状の半導体層と
、皺牛導体層表&1Hi1分的に設けられた第2の酸化
膜と、該第2の酸化膜底部に前記絶縁基板表面と所定距
離隔てるように設けられた耐酸化性絶縁層とを具備した
ことを特徴とする半導体装置である。
本発明における絶縁基板としては1例えばナファイア、
スピネル、ガーネット、二酸化珪素等が挙げられる。
本発明における半導体層としては例えば81゜G・、G
aAs、I>8b等の一般的な半導体層が挙げられる。
これらは単結晶のものでも多結晶又は非晶質のものでも
よいが、半導体装置の素子性能の山より一般的に単結晶
のものが用いられる。
本発明において、!J2の酸化膜底部に絶縁基板tl由
と所定距離隔てるように設けられた耐酸化性絶縁層とし
ては84.N4等が挙げられる。この耐酸化性絶縁層は
%後の熱酸化工程において1142の酸化膜がそれ以上
酸に′するのを阻止する役目をする。したがって−1本
発明の半導体装置は耐酸化性絶縁層と絶縁基板との間に
一定厚さの半導体層を有しており、高性能化を達成でき
る。
また、本願第2の発明は以下の工程により本願第1の発
明の半導体装置を製造する方法である。
まず、絶縁基板上に半導体層を形成した俵、#半導体層
上に耐酸化性マスク材を選択的に形成し、とのマスク材
を用いて露出した前記hP導体層を部分的にエツチング
除去する。ここで、耐酸化性マスク材としては、例えば
5jsNillナターンを挙げることができる。また、
半導体層がi75コン層であり、耐酸化性マスク材が8
i3N4膜/4ターンである場合、シリコン層と811
N4膜・Iターンとの熱膨張係数の差により熱工龜でシ
リフン層に欠陥が生じるのを防止するために、両者の間
にatom@等を形成することもある。
次に、耐酸化性マスク材の一部を除去して開口部を形成
した後、その開口部を通して前記半導体層に耐酸化性絶
縁層を形成する物質なイオン注入する。ここで、耐酸化
性絶縁層を形成する物質としては、例えば半導体層がシ
リコンの場合は窒素等を挙げることができる。これらは
、後の熱処理工程で反応して81aN4層となる。耐酸
化性絶縁層と絶縁基板との間の半導体層を例えはトラン
ジスタの基板固定用電極のツー1’%に用いる場合、上
記工程の前又は後に不純物をイオン注入して電導波を上
げることが出来る。
!: また、同様にイオン注入Wより抵抗素子として用いる場
合の抵抗値を制御することが出来る。
次に、熱処理の後に熱酸化処理な施すかもしくは一回の
熱酸化処理を施して、前記半導体層のエツチング部に絶
縁基板に達するslの酸化膜、前記牛導体層表伽C一部
分的にjI2の酸化膜及び皺182の酸化膜底部に前記
絶縁基板表面と所定距離隔てて耐酸化性絶縁層を形成す
る。耐酸化性絶縁層は、熱逃還の後に熱酸化処理を施す
場合には熱処理の際に、−同の熱酸化処理を施す場合に
はその初期に形成され、1s2の酸化膜が耐酸化性絶縁
膜を越えて成長するのを阻止する。したがって、181
の酸化膜の形成条件にかかわらず耐酸化性絶縁層と絶縁
基板との間に一定厚さの半導体層を有する半導体装置を
製造できる。
発明の実施例 本発明を808構造のE−R型インバータに適用した一
実施例を第2図(麿ン〜(f)を参照して説明する。
ω まず、ナファイア基板III上にp型シリコン層r
agを形成し、この上に選択的にfiisN4腺/臂タ
ーン103を形成した0次に、81sN4膜IリーンI
osをマスクとしてVリコン層102の露出した領域1
04をエツチング部去してその厚さのほぼ牛分根度に減
少させた(第2図(−)図示)。次に、写真蝕刻法、ニ
ヨリフ、オドレノスト/臂ターyxosをマスクとして
8ilN4躾パターンrobの一部な遍択的に除去して
開口部10gを形成し、シリコン層101表面を露出さ
せた(A2図(kl)#A示)。
l 次いで、開口部Eelを通して打込エネルW −1
30K@T、ドーズ量2X10/m の条件で窒素イオ
ンをイオン注入した(s2図(C)図示)。つづいて、
フォトレジストI4ターンxattを除去して高温スチ
ーム中で熱酸化処理を施した。この熱酸化処理の初期の
段階でシリコン層中にイオン注入された窒素は周囲のシ
リコンと反応してaisN4層IIIが形成される。ま
た、領域104ではサファイア基板taXに達するsi
の酸化膜lO1が形成される。また、開口部1011で
は第2の酸化膜10mが形成されるが、81@N4層X
OVがすでに形成されているので、この84sN4層I
01を越えて生長することはない。したがって、8is
N4層10’lとサファイア基板lO1との間には一定
厚さのシリコンからなる抵抗素子110が形成される(
第2図(d)図示)。
ドライ酸化を行って露出されたシリコン層表面に500
xの酸化ll1111を形成した。つづいて、全面に多
結晶シリコンを堆積し、写真蝕刻法によりr−)電1k
111を形成した後、打込エネルギー150 Key、
ドーズ量5X10/d  の条件でリンイオンをイオン
注入した(1s2図(e)図示)。つづいて、全面に厚
さ1 fim のCVD−8i0.  @ I I 3
を堆積した。この際、リンイオンが活性化してソース・
ドレイン領域114.IIS及び抵抗取出し部11gが
形成される。つづいて、コンタクトホール111・・・
を開孔し、M 膜を全面に蒸着した後、ノ譬ターニング
してM配線118・・・を形成した(第2図(f)図示
)。
以上のようにしてsosgl造の1?−RIMインノ譬
−夕が製造された。
しかして、上記実施例のg−R型インバータはIJ2の
酸化!g!109の下にilN、層107を設けて、8
1.N4層107とtファイア基板101間のシリコン
層を抵抗素子として利用するものであるので、酸化ll
I!III(r−ト駿化膜)を形成する熱酸化処理にお
いても81N4層tarの存在によってII2の酸化膜
reりが成長して抵抗素子110の厚さが減少するのを
阻止できる。したがって、抵抗素子110の抵抗値を維
持することができた。
また、上記方法によれば182の酸化膜IOりの成長が
81.N、層tarによって阻止されるので、iJlの
酸化膜Xaaの形成条件にかかわらず、旧I NJ層x
arとサファイア基板IO1との間に一定厚さのシリコ
ンからなる抵抗素子1111を有するB−R型インバー
タが精度よく製造でき高性能化を達成することができた
。また、−回の熱酸化処理で第1.第2の酸化膜なお、
耐酸化性絶縁膜と絶縁基板との間のシリコン層は上記実
施例の如く抵抗素子として用いる場合に限らず、例えば
トランジスタの基板電位固定用電極のリード等としても
用いることができる。こうした場合、通常耐酸化性絶縁
膜を形成する物質のイオン注入の前又は後に不純物をイ
オン注入する。イオン注入された不純物は熱酸化処理の
際に活性化して拡散するが、耐酸化性絶縁膜を越えて拡
散することはないので、シリコン層の抵抗値を精度よく
制御することができる。
また、上記実施例ではn型不純物としてリンを用いnf
チャネル素子製造したが、飄型不純物として砒素やアン
チモンを用いてもよい、tだ、p全不純物としてアルミ
ニウム、Iロン。
ガリウム、インジウム等を用いてpチャネル素子を製造
することもできる。
発明の効果 本発明によれば素子分離のための第1の酸化膜の形成条
件にかかわらず、耐酸化性絶縁膜と絶縁基板との間に一
定厚さの配線や抵抗素子等に利用される半導体層を形成
でき、高性能化を遵成し得る半導体am及びその製造方
法を提供できるものである。
【図面の簡単な説明】
第1図(1)〜((0は従来のaOS構造の嶌−1型イ
ンバータの製造方法な工sl[に示す断面図、JIZ図
(1)〜(f)は本発明の実施例におけるS08構造の
It−1t型インバータの製造方法な工111IINに
示す断面図である。 101・・・サファイア基板、XOX・・・シリコン層
、  10 J・81sNJ膜/l 9−7 、l O
F ””8輸N4層、1g1g・・・第1の酸化膜、g
oり・・・第2の酸化膜% 110・・・抵抗素子、1
11・・・酸化膜、rrJ・・・l’−)電極、113
・CVD −8103膜、114.116・・・ソース
1ドレイン領域、II−・・・抵抗取出し部、111°
・・コンタクトホール、11B・・・A7 配線。 出−人代理人  升迷士 鈴 性成 彦第1図 2図 N。 ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓

Claims (3)

    【特許請求の範囲】
  1. (1)  絶縁基板と、該絶縁基板上に設けられ、第1
    の酸化膜によって分離された島状の半導体層と、骸半導
    体層表向に部分的に設けられた第2の酸化膜と、該s2
    の酸化膜底部に前記絶縁基板表面と所定距離隔てるよう
    に設けられた耐酸化性絶縁層とを具備したことを特徴と
    する半導体装置。
  2. (2)絶縁基板上に半導体層を形成する工程と、該半導
    体層上に耐酸化性マスク材を選択的に形成する工程と、
    このマスク材を用いて露出した前記半導体層を部分的に
    エツテンダ除去する工程と、耐酸化性マスク材の一部を
    除去して開口部を形成した後、その開口部を通して前記
    半導体層(−耐酸化性絶縁層を形成する物質をイオン注
    入する工程と、熱処理の後に熱鍍化処理を施すかもしく
    は一回の熱酸化処理を施して、1記牛辱体層のエツチン
    グ部に前記絶縁&板に達する第1の酸化膜、1紀半導体
    層表面に部分的に第2の酸化膜及び該第2の酸化m底部
    に前記絶#11基板表向と所走拒離隔てて耐酸化性絶縁
    層を形成する工程とを具備したことを特徴とする半導体
    装置の製造方法。
  3. (3)半導体層の成分がシリコンであり、耐酸化性絶縁
    層を形成する物質がw!素であることを特徴とする特許
    請求の範囲第2項記載の半導体装置の製造方法。
JP57004715A 1982-01-14 1982-01-14 半導体装置及びその製造方法 Granted JPS58122774A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57004715A JPS58122774A (ja) 1982-01-14 1982-01-14 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57004715A JPS58122774A (ja) 1982-01-14 1982-01-14 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPS58122774A true JPS58122774A (ja) 1983-07-21
JPH023307B2 JPH023307B2 (ja) 1990-01-23

Family

ID=11591573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57004715A Granted JPS58122774A (ja) 1982-01-14 1982-01-14 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPS58122774A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136345A (ja) * 1991-11-12 1993-06-01 Nec Ic Microcomput Syst Ltd 半導体装置
JP2011181918A (ja) * 2010-02-05 2011-09-15 Semiconductor Energy Lab Co Ltd 電界効果トランジスタおよび半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136345A (ja) * 1991-11-12 1993-06-01 Nec Ic Microcomput Syst Ltd 半導体装置
JP2011181918A (ja) * 2010-02-05 2011-09-15 Semiconductor Energy Lab Co Ltd 電界効果トランジスタおよび半導体装置
JP2013008988A (ja) * 2010-02-05 2013-01-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015111742A (ja) * 2010-02-05 2015-06-18 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
JPH023307B2 (ja) 1990-01-23

Similar Documents

Publication Publication Date Title
US4222164A (en) Method of fabrication of self-aligned metal-semiconductor field effect transistors
JPH02219253A (ja) 半導体集積回路装置の製造方法
JPS58122774A (ja) 半導体装置及びその製造方法
JPH0473296B2 (ja)
JPH0272661A (ja) 半導体装置の製造方法
JPS60224272A (ja) 絶縁基板mis型電界効果トランジスタの製造方法
JPH0456456B2 (ja)
JPH0316150A (ja) 半導体素子の製造方法
JPS6331097B2 (ja)
JPH01253932A (ja) 半導体装置の製造方法
JPH023306B2 (ja)
JPS60733A (ja) 半導体装置とその製造方法
KR100253344B1 (ko) 반도체 메모리의 콘택홀 형성방법
JP2720592B2 (ja) 半導体装置の製造方法
JPS59129474A (ja) 半導体装置の製造方法
JPH0750306A (ja) バイポーラトランジスタの製造方法
JPH0480927A (ja) 半導体装置の製造方法
JPH03156956A (ja) 半導体装置の製造方法
JPH03108755A (ja) 半導体装置の製造方法
JPS59169172A (ja) 半導体記憶装置の製造方法
JPH05102033A (ja) 半導体装置の製造方法
JPH01185969A (ja) 半導体装置の製造方法
JPS60224273A (ja) 絶縁基板mis型電界効果トランジスタの製造方法
JPH04199637A (ja) 半導体装置の製造方法
JPS59155167A (ja) 半導体装置の製造方法