JPH03156956A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体装置の製造方法に係り、詳しくは、
その素子形成領域を互いに分離するための素子分離領域
の形成方法に関するものである。

［従来の技術］ 従来から、半導体装置の素子分離領域を形成するにあた
っては、第６図で手順を追って示すような製造方法が一
般的に採用されている。

まず、第６図（ａ）で示すように、あらかじめ用意した
シリコン基板例えばシリコン単結晶基板１上に熱酸化に
より第１の絶縁膜例えばシリコン酸化膜２を成長させ、
その上にＣＶＤ方により第２の絶縁膜例えばシリコン窒
化膜３を堆積させる。そして第６図（ｂ）で示すように
、シリコン窒化膜３上にフォトレジスト層４を塗布・形
成してパタニングしたのち、パターニングされたフォト
レジスト層４の残存部をマスクとしてシリコン窒化膜３
の、所望の素子分離領域と対応する所定領域３ａをエツ
チングによって除去する。

つぎに、第６図（ｃ）で示すように、フォトレジスト層
４の残存部をすべて除去したうえ、酸素或は水蒸気を含
むガス雰囲気中でシリコン単結晶基板１を熱処理する。

詳しくは、シリコン窒化膜３の所定領域３ａ下に露出す
る、シリコン酸化膜２の所定領域２ａを介してシリコン
単結晶基板１の所定領域１ａを酸化させる。その結果、
第６図（ｄ）で示すように、シリコン酸化膜２の所定領
域２ａがその厚み方向および横方向に沿って拡大され、
所要厚みのシリコン酸化物、すなわち、絶縁物からなる
素子分離領域５が形成される。なお、このとき、シリコ
ン窒化膜３下に食い込んで形成されたシリコン酸化物部
分ＡＡは、一般にバーズ・ピーク（Ｂｉｒｄ’ｓ　Ｂｅ
ａｋ）といわれている。

［発明が解決しようとする課題］ ところで、上述した従来の半導体装置の製造方法におい
ては、酸素或は水蒸気を含むガス雰囲気中でシリコン酸
化膜付きシリコン単結晶基板１を熱処理した際、素子形
成領域を分離するための絶縁物と同程度の幅を有するバ
ーズ・ピークＡ、Ａが形成されてしまう。そのため、こ
れらのバーズ・一 ビームＡ、Ａによってシリコン単結晶基板１における素
子形成領域２ｂ、　２ｂが狭められ、結果として半導体
装置における高集積化が妨げられてしまうという不都合
が発生していた。

このようなバーズ・ピークの発生を抑えるために、シリ
コン酸化膜２とシリコン窒化膜３の間にポリシリコン層
を形成して酸化する方法が「イシーエス・エクステンデ
ッド・アブストラクッ（ＥＣ８Ｅｘｅｎｄｅｄ　Ａｂｓ
ｔｒａｃｔｓ）８４−１（１９８４年）、第９０ページ
および米国特許第４．４０７．６９６号明細書に開示さ
れている。しかし、この方法では、ポリシリコン層の、
シリコン酸化膜と接する部分に逆テーパが形成され、配
線部形成時に素子短絡等の不都合が生じるという問題点
があった。

この発明は、このような問題点を解決するためになされ
たものであって、バーズ・ピークの発生を抑え、素子形
成領域の拡大を図ることが可能でかつ配線部形成時に不
都合が生じない形状を有する半導体装置の製造方法を提
供することを目的としている。

＝４ ［課題を解決するための手段］ ところで、上述したようなバーズ・ピークは、酸化剤を
含むガス雰囲気での熱処理によりシリコンを酸化するこ
とから発生する。すなわち、酸化剤の侵入を防ぐシリコ
ン窒化膜の下に、シリコン窒化膜の開口部から酸化剤が
まわり込むためで、シリコン基板を酸化した場合の酸化
物の厚さと同程度の幅を持つ。そこで、シリコン基板の
酸化量を減らすことができれば、バーズ・ピークを小さ
くすることが可能と考えられる。

この発明に係る半導体装置の製造方法は、上記知見に基
づいてなされたものであって、第１の絶縁膜および第２
の絶縁膜が表面上に順次形成されたシリコン基板を用意
したうえ、前記第２の絶縁膜上にフォトレジスト層を形
成してパターニングし、このフォトレジスト層の残存部
をマスクとして前記第２の絶縁膜および前記第１の絶縁
膜の、所望の素子分離領域と対応する所定領域を除去す
る工程と、 前記フォトレジスト層の残存部を除去したのち、前記シ
リコン基板の露出領域にシリコン層を選択的に形成する
工程と、 このように形成された半導体装置を、酸化剤を含むガス
雰囲気中で熱処理することにより、前記シリコン基板の
露出領域および前記シリコン層を酸化して素子分離領域
を形成する工程とを含む。

この発明に係る半導体装置の製造方法は、また、第１の
絶縁膜および第２の絶縁膜が表面上に順次形成されたシ
リコン基板を用意したうえ、前記第２の絶縁膜上にフォ
トレジスト層を形成してパタニングし、このフォトレジ
スト層の残存部をマスクとして前記第２の絶縁膜の、所
望の素子分離領域と対応する所定領域を除去する工程と
、前記フォトレジスト層の残存部を除去したのち、前記
第２の絶縁膜および前記第１の絶縁膜の露出領域の全面
に第３の絶縁膜を堆積する工程と、前記第３の絶縁膜上
にレジストを塗布し、エッチバックすることにより前記
第２の絶縁膜の除去した部分に前記第３の絶縁膜を埋め
込む工程と、このように形成された半導体装置を、酸化
剤を含むガス雰囲気中で熱処理することにより、前記埋
め込んだ第３の絶縁膜並びにその下にある、前記第１の
絶縁膜および前記シリコン基板の部分を酸化して前記素
子分離領域を形成する工程とを含む。

［作　用］ 上述した製造方法によれば、素子分離領域に対応するシ
リコン単結晶基板の所定領域上に選択的に堆積したシリ
コン層または埋め込んだ第３の絶縁層と、シリコン単結
晶基板の所定領域を酸化することによって素子分離領域
を形成している。したがって、素子分離に必要な酸化膜
の厚さを選択的に堆積したシリコン層や第３の絶縁層を
酸化することによって形成しているため、シリコン単結
晶基板の酸化量を減らすことができる。この結果、発生
するバーズ・ピークを小さくすることができる。

［実施例］ 以下、この発明に係る半導体装置の製造方法を第１図で
手順を追って示す工程断面図に基づいて７ 説明する。なお、この実施例において、第６図の従来例
と互いに同一もしくは相当する部分には同一符号を付し
た。

まず、第１図（ａ）で示すように、シリコン酸化膜２お
よびシリコン窒化膜３が表面上に順次形成されたシリコ
ン単結晶基板１Ｆ第６図（ａ）に相当］を用意したうえ
、シリコン窒化膜３上にフォトレジスト層４を塗布・形
成しパターニングしたのち、パターニングされたフォト
レジスト層４の残存部をマスクとしてシリコン窒化膜３
およびシリコン酸化膜２の、所望の素子分離領域と対応
する所定領域３ａおよび２ａをエツチングによって除去
する。

つぎに、第１図（ｂ）で示すようにフォトレジスト層４
の残存部をすべて除去したうえ、シリコン単結晶基板１
の露出領域にシリコン層６を選択的に形成する。

引き続いて、第１図（ｃ）で示すように、このシリコン
層付きシリコン単結晶基板Ｉを、酸素あるいは水蒸気等
の酸化剤を含むガス雰囲気中で熱処理することにより、
シリコン単結晶基板１の露出８ 領域およびこの露出領域に選択的に形成したシリコン層
６を酸化して素子分離領域５を形成する。

このとき、素子分離に必要な酸化膜の大部分を選択的に
形成したシリコン層６を酸化することによって形成して
いるため、シリコン単結晶基板ｌの酸化量を少なくでき
る。この結°果、バーズ・ビクの発生量を減少させるこ
とができる。

なお、ｎチャネルトランジスタを形成する場合には、チ
ャネルストップとしてボロンを注入する必要がある。そ
の場合は、シリコン窒化膜３およびシリコン酸化膜２の
所定領域３ａを２ａを除去した［第１図（ａ）の状態］
あとにボロンを注入してもよいし、シリコン層６を選択
的に形成した［第１図（ｂ）の状態］あとにボロンを注
入してもよい。

なお、シリコン層６は、単結晶状態、多結晶状態、アモ
ルファス状態のいずれであってもよい。

第２図は他の実施例を説明する工程断面図であり、第２
図（ａ）で示すように、シリコン酸化膜２およびシリコ
ン窒化膜３が表面」二に順次形成されたシリコン単結晶
基板１を用意したうえ、シリコン窒化膜３上にフォトレ
ジスト層４を塗布・形成してパターニングしたのち、フ
ォトレジスト層４の残存部をマスクとしてシリコン窒化
膜３の所定領域３ａををエツチングによって除去する［
第６図（１））に相当する１゜ つぎに、第２図（ｂ）て示すように、フォトレジスト層
４の残存部を除去したのち、全面に第３の絶縁膜例えば
ポリシリコン層７を堆積し、その上にレジスト８を塗布
する。

これをエッチバックすることにより、第２図（ｃ）で示
すように、シリコン窒化膜３の所定領域３ａにポリシリ
コン層７ａを埋め込む。

引き続いて、第２図（ｄ）で示すように、埋め込んだポ
リシリコン層７ａを有するシリコン単結晶基板１を、酸
素あるいは水蒸気等の酸化剤を含むガス雰囲気中で熱処
理することにより、埋め込んたポリシリコン層７ａおよ
びシリコン単結晶基板１の所定領域を酸化して素子分離
領域５を形成する。

他の実施例でも、第１図に示した実施例と同じ効果が得
られる。なお、第２図（ｂ）でポリシリコン層７を堆積
したが、アモルファスシリコン層でもよい。

この実施例にわいても、第１図に示した実施例と同様に
チャネルストップのポロン注入は、第２図（ａ）でのシ
リコン窒化膜３ａ除去後あるいは第２図（ｃ）でのポリ
シリコン層７ａ埋め込み後に行えばよい。

第２図で示した実施例において、第２図（ｂ）のように
、ポリシリコン層７を堆積する代りに第３の絶縁膜とし
てシリコン酸化膜９を形成してもよい。この時の様子を
第３図（ａ）に示す。次にし／スト８を塗布してエッチ
バックすることにより、第３図（ｂ）に示すように、所
定領域にシリコン酸化膜９ａを埋め込むことが出来る。

このシリコン酸化膜９ａを埋め込んだシリコン単結晶基
板１を、酸化剤を含むガス雰囲気中で熱処理することに
より、第３図（ｃ）に示すように、埋め込んだシリコン
酸化膜５およびシリコン単結晶基板１の所定領域を酸化
して素子分離領域５を形成する。なお、第３図（ａ）で
はシリコン酸化膜９１ を形成したが、これは酸化剤を通す絶縁体であれば何で
もよい。

この実施例において、チャネルストップのホロン注入は
、第３図（ａ）でのシリコン窒化膜３ａ除去後あるいは
第３図（ｂ）でのシリコン酸化膜９ａを埋め込み後に行
えばよい。第３図に示した実施例でも、第１図および第
２図に示した実施例と同じ効果がある。

また、上記いずれの実施例においても、形成された素子
分離領域５の形状は、配線部形成時に不都合の原因とな
る逆テーパがつかない。なぜならば、第１図および第２
図に示した実施例において、所定領域に選択的に形成さ
れたシリコン層６および埋め込んだポリシリコン層７ａ
のすべてを酸化するため逆テーバは発生しない。また、
第３図の実施例では、シリコン酸化膜８ａを埋め込むの
で問題にならない。

第３図に示した実施例による方法と従来の方法でのバー
ズ・ピークの発生状態を比較すると第４図のようになる
。縦軸はバーズ・ピークの長さ、２ 横軸は素子分離領域膜厚である。本実施例を実線で示し
、従来例を破線で示す。本実施例によれば、埋め込む酸
化膜の厚さを適当に決めることにより、従来のバーズ・
ピークを１／２〜１／３に減少さぜることができる。

またシリコン単結晶基板１を選択的に酸化すると、その
エッチ付近にストレスが発生するが、このストレスが大
きくなるとリーク電流の増大等の原因となる。第５図に
示すように、このストレスは、シリコン単結晶基板１の
酸化膜が厚いほど大きくなる。本実施例では、素子分離
領域５に必要な酸化膜厚を、シリコン単結晶基板１」二
に選択的に形成したシリコン層６や埋め込んだポリシリ
コン＠７ａを酸化することで得ているためシリコン単結
晶基板１の酸化量は少なくて済む。このため、従来の方
法に比べて、素子分離領域エッヂ付近のストレスを軽減
することもできる。

［発明の効果］ 以」二説明したように、この発明に係る半導体装置の製
造方法は、素子分離領域に必要な酸化膜の厚さの大部分
を、所定領域に形成したシリコン層や第３の絶縁層を酸
化することによって達成するため、シリコン単結晶基板
の酸化量を減少させ、したがってバーズ・ピークを減少
させることかでき、その結果、素子形成領域の拡大を図
ることができ、ひいては半導体装置におれる高集積化が
可能になるという効果を奏する。

【図面の簡単な説明】

第１図はこの発明に係る半導体装置の製造方法の一実施
例を説明する工程断面図、第２図および第３図はこの発
明の他の実施例を説明する工程断面図、第４図はバーズ
・ピーク長と、素子分離領域膜厚の関係を示す図、第５
図はシリコン酸化膜厚とストレスの大きさを示す図、第
６図は従来の製造方法を説明する工程断面図である。 図において、１はシリコン単結晶基板、２はシリコン酸
化膜、２ａはその所定領域、３はシリコン窒化膜、３ａ
はその所定領域、４はフォトレジスト層、５は素子分離
領域、６はシリコン層、７はポリシリコン層、７ａは埋
め込んだポリシリコン層、８はレジスト、９はシリコン
酸化膜、 んたシリコン酸化膜である。 なお、図中、同一符号は、 相当する部分を示している。 互いに同一もしくは ９ａは埋め込

Claims (2)

【特許請求の範囲】
1. （１）第１の絶縁膜および第２の絶縁膜が表面上に順次
   形成されたシリコン基板を用意したうえ、前記第２の絶
   縁膜上にフォトレジスト層を形成してパターニングし、
   このフォトレジスト層の残存部をマスクとして前記第２
   の絶縁膜および前記第１の絶縁膜の、所望の素子分離領
   域と対応する所定領域を除去する工程と、 前記フォトレジスト層の残存部を除去したのち、前記シ
   リコン基板の露出領域にシリコン層を選択的に形成する
   工程と、 このように形成された半導体装置を、酸化剤を含むガス
   雰囲気中で熱処理することにより、前記シリコン基板の
   露出領域および前記シリコン層を酸化して前記素子分離
   領域を形成する工程と、を含むことを特徴とする半導体
   装置の製造方法。
2. （２）第１の絶縁膜および第２の絶縁膜が表面上に順次
   形成されたシリコン基板を用意したうえ、前記第２の絶
   縁膜上にフォトレジスト層を形成してパターニングし、
   このフォトレジスタト層の残存部をマスクとして前記第
   ２の絶縁膜の、所望の素子分離領域と対応する所定領域
   を除去する工程と、 前記フォトレジスト層の残存部を除去したのち、前記第
   ２の絶縁膜および前記第１の絶縁膜の露出領域の全面に
   第３の絶縁膜を堆積する工程と、前記第３の絶縁膜上に
   レジストを塗布し、エッチバックすることにより前記第
   ２の絶縁膜の除去した部分に前記第３の絶縁膜を埋め込
   む工程と、このように形成された半導体装置を、酸化剤
   を含むガス雰囲気中で熱処理することにより、前記埋め
   込んだ第３の絶縁膜並びにその下にある、前記第１の絶
   縁膜および前記シリコン基板の部分を酸化して前記素子
   分離領域を形成する工程と、を含むことを特徴とする半
   導体装置の製造方法。