JPH05102033A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05102033A JPH05102033A JP25687491A JP25687491A JPH05102033A JP H05102033 A JPH05102033 A JP H05102033A JP 25687491 A JP25687491 A JP 25687491A JP 25687491 A JP25687491 A JP 25687491A JP H05102033 A JPH05102033 A JP H05102033A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- silicon layer
- protective layer
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 SOI 基板を用いて成る半導体装置に関し，不
純物をイオン注入された領域の結晶性の回復を促進する
ことを目的とする。 【構成】 活性領域の周囲を多結晶シリコンから成る保
護層でマスクしておきイオン注入を行ったのち, 基板を
熱処理する。この熱処理において, 活性領域は,その周
囲のイオン注入されなかった単結晶領域を核として再結
晶化が行われる。前記熱処理ののち, レジストマスクを
用いて保護層をパターニングし, その一部をゲート電極
として残すとともに, 活性領域の周囲からは除去する。
さらに, 同一のレジストマスクを用いて, 活性領域の周
囲の単結晶シリコン層を除去して,活性領域をメサ状に
分離する。
純物をイオン注入された領域の結晶性の回復を促進する
ことを目的とする。 【構成】 活性領域の周囲を多結晶シリコンから成る保
護層でマスクしておきイオン注入を行ったのち, 基板を
熱処理する。この熱処理において, 活性領域は,その周
囲のイオン注入されなかった単結晶領域を核として再結
晶化が行われる。前記熱処理ののち, レジストマスクを
用いて保護層をパターニングし, その一部をゲート電極
として残すとともに, 活性領域の周囲からは除去する。
さらに, 同一のレジストマスクを用いて, 活性領域の周
囲の単結晶シリコン層を除去して,活性領域をメサ状に
分離する。
Description
【０００１】
【産業上の利用分野】本発明はSOI(silicon on insulat
or) 構造の半導体基板を用いて成る半導体装置の製造方
法に係り, とくに, イオン注入によって損傷を受けた領
域における基板の結晶性の回復を促進する方法に関す
る。
or) 構造の半導体基板を用いて成る半導体装置の製造方
法に係り, とくに, イオン注入によって損傷を受けた領
域における基板の結晶性の回復を促進する方法に関す
る。
【０００２】
【従来の技術】半導体装置の製造において，イオン注入
によって不純物を導入された領域においては，一般に，
半導体基板の結晶性が損なわれている。このため，不純
物注入領域が多結晶化し, その結果, 不純物注入領域が
高抵抗となったり, あるいは,キャリヤの発生中心が形
成されてリーク電流が発生する原因となったりする。し
たがって, 通常，イオン注入後には結晶性を回復させる
ための熱処理が行われる。このときの再結晶化は，イオ
ン注入されていない領域の単結晶が核となって進む。例
えば通常の MOSトランジスタの場合, ゲート電極をマス
クとしてソース・ドレイン領域に不純物をイオン注入す
るが, このソース・ドレイン領域の再結晶化は, イオン
の飛程より深い領域の結晶領域が核となって進むため,
とくに問題は生じない。
によって不純物を導入された領域においては，一般に，
半導体基板の結晶性が損なわれている。このため，不純
物注入領域が多結晶化し, その結果, 不純物注入領域が
高抵抗となったり, あるいは,キャリヤの発生中心が形
成されてリーク電流が発生する原因となったりする。し
たがって, 通常，イオン注入後には結晶性を回復させる
ための熱処理が行われる。このときの再結晶化は，イオ
ン注入されていない領域の単結晶が核となって進む。例
えば通常の MOSトランジスタの場合, ゲート電極をマス
クとしてソース・ドレイン領域に不純物をイオン注入す
るが, このソース・ドレイン領域の再結晶化は, イオン
の飛程より深い領域の結晶領域が核となって進むため,
とくに問題は生じない。
【０００３】
【発明が解決しようとする課題】しかしながら, 図４に
示すような SOI構造の半導体基板１の場合には, シリコ
ン単結晶層２の下地は絶縁層３であり, しかも, 活性領
域のシリコン単結晶層２は, 溝や分離絶縁層によって孤
立した状態となっている。したがって, 再結晶化は, ゲ
ート電極４の直下における不純物イオン５が注入されな
かった領域2Aを核として進むのみである。図４において
符号６はゲート絶縁膜を示す。
示すような SOI構造の半導体基板１の場合には, シリコ
ン単結晶層２の下地は絶縁層３であり, しかも, 活性領
域のシリコン単結晶層２は, 溝や分離絶縁層によって孤
立した状態となっている。したがって, 再結晶化は, ゲ
ート電極４の直下における不純物イオン５が注入されな
かった領域2Aを核として進むのみである。図４において
符号６はゲート絶縁膜を示す。
【０００４】上記のような構造のために, SOI 基板を用
いて成る従来の半導体装置の製造においては, イオン注
入によって損なわれた結晶性が充分に回復せず, 良好な
特性の半導体素子を形成することが困難であると言う問
題があった。
いて成る従来の半導体装置の製造においては, イオン注
入によって損なわれた結晶性が充分に回復せず, 良好な
特性の半導体素子を形成することが困難であると言う問
題があった。
【０００５】本発明は, 上記のような従来の SOI構造の
基板における問題点に鑑み, SOI構造の半導体基板にお
ける再結晶化を促進可能とし, それによって, 良好な特
性を有する半導体素子を SOI基板に形成可能とすること
を目的とする。
基板における問題点に鑑み, SOI構造の半導体基板にお
ける再結晶化を促進可能とし, それによって, 良好な特
性を有する半導体素子を SOI基板に形成可能とすること
を目的とする。
【０００６】
【課題を解決するための手段】上記目的は, 支持基板上
に絶縁層を介して形成された単結晶シリコン層の表面
に，イオン注入に対するマスクとなる保護層を形成し,
該シリコン層表面におけるイオン注入すべき領域を表出
する開口を該保護層に形成し, 該開口が形成された該保
護層をマスクとして該領域における該シリコン層に対し
てイオン注入を施し, 該イオン注入が施された該領域に
おける結晶性を回復させるための熱処理を該シリコン層
に対して施す諸工程を含むことを特徴とする本発明に係
る半導体装置の製造方法によって達成される。
に絶縁層を介して形成された単結晶シリコン層の表面
に，イオン注入に対するマスクとなる保護層を形成し,
該シリコン層表面におけるイオン注入すべき領域を表出
する開口を該保護層に形成し, 該開口が形成された該保
護層をマスクとして該領域における該シリコン層に対し
てイオン注入を施し, 該イオン注入が施された該領域に
おける結晶性を回復させるための熱処理を該シリコン層
に対して施す諸工程を含むことを特徴とする本発明に係
る半導体装置の製造方法によって達成される。
【０００７】
【作用】図１は本発明の原理説明図である。同図(a) に
示すように,従来と同様のSOI構造を有する半導体基板１
上に, 例えばソース・ドレイン領域等の不純物注入領域
７に対応する開口8Aが設けられた保護層８を形成し, 保
護層８をマスクとしてシリコン単結晶層２に不純物をイ
オン注入したのち, 再結晶化のための熱処理を行う。こ
の再結晶化においては, 不純物注入領域７の周囲におけ
る, イオン注入されなかった領域の単結晶が核となるた
め, 充分な結晶性回復が行われる。したがって, 不純物
注入領域が多結晶化により高抵抗となったり, キャリヤ
の発生中心の形成によってリーク電流が発生したりする
ことがない。
示すように,従来と同様のSOI構造を有する半導体基板１
上に, 例えばソース・ドレイン領域等の不純物注入領域
７に対応する開口8Aが設けられた保護層８を形成し, 保
護層８をマスクとしてシリコン単結晶層２に不純物をイ
オン注入したのち, 再結晶化のための熱処理を行う。こ
の再結晶化においては, 不純物注入領域７の周囲におけ
る, イオン注入されなかった領域の単結晶が核となるた
め, 充分な結晶性回復が行われる。したがって, 不純物
注入領域が多結晶化により高抵抗となったり, キャリヤ
の発生中心の形成によってリーク電流が発生したりする
ことがない。
【０００８】上記ののち, 保護層８を除去し, 図１(b)
に示すように, 不純物注入領域７を含む活性領域10の周
囲のシリコン単結晶層２を除去することにより, 活性領
域10の電気的分離を実現する。
に示すように, 不純物注入領域７を含む活性領域10の周
囲のシリコン単結晶層２を除去することにより, 活性領
域10の電気的分離を実現する。
【０００９】
【実施例】図２は本発明を MOSトランジスタの製造に適
用した実施例の工程説明図である。同図(a) は, 図１に
示したと同様の SOI構造を有する半導体基板１の平面
図,同図(b) は, 図２(a) のX-X'断面図であって, 半導
体基板１の表面に画定された活性領域10を挟んで対向す
る二つの領域11および12（以下補助領域と称する）にお
けるシリコン単結晶層２を選択的に除去する。したがっ
て, 補助領域11および12には, シリコン単結晶層２の下
地の絶縁層３が表出している。
用した実施例の工程説明図である。同図(a) は, 図１に
示したと同様の SOI構造を有する半導体基板１の平面
図,同図(b) は, 図２(a) のX-X'断面図であって, 半導
体基板１の表面に画定された活性領域10を挟んで対向す
る二つの領域11および12（以下補助領域と称する）にお
けるシリコン単結晶層２を選択的に除去する。したがっ
て, 補助領域11および12には, シリコン単結晶層２の下
地の絶縁層３が表出している。
【００１０】次いで, シリコン単結晶層２表面を熱酸化
して, 厚さ約10nmのゲート絶縁膜16（図１(d) 参照）を
形成する。なお, ゲート絶縁膜15の形成は, 補助領域11
および12のシリコン単結晶層２の除去の前に行ってもよ
い。そののち, 半導体基板１表面全体に, 例えば多結晶
シリコンから成る厚さ約200nm の保護層14を堆積し,こ
れを図２(c) に示すようにパターニングする。図２(d)
は図２(c) のX-X'断面図である。すなわち，保護層14に
は, 活性領域10と補助領域11および12とを表出する開口
が設けられている。また, 保護層14の一部は, 補助領域
11から活性領域10を横切って補助領域12に延在するゲー
ト電極15として残されている。なお, 図２(d) に示すよ
うに, シリコン単結晶層２と保護層14およびゲート電極
15との間には, ゲート絶縁膜16が介在している。
して, 厚さ約10nmのゲート絶縁膜16（図１(d) 参照）を
形成する。なお, ゲート絶縁膜15の形成は, 補助領域11
および12のシリコン単結晶層２の除去の前に行ってもよ
い。そののち, 半導体基板１表面全体に, 例えば多結晶
シリコンから成る厚さ約200nm の保護層14を堆積し,こ
れを図２(c) に示すようにパターニングする。図２(d)
は図２(c) のX-X'断面図である。すなわち，保護層14に
は, 活性領域10と補助領域11および12とを表出する開口
が設けられている。また, 保護層14の一部は, 補助領域
11から活性領域10を横切って補助領域12に延在するゲー
ト電極15として残されている。なお, 図２(d) に示すよ
うに, シリコン単結晶層２と保護層14およびゲート電極
15との間には, ゲート絶縁膜16が介在している。
【００１１】次いで, 保護層14およびゲート電極15をマ
スクとして, シリコン単結晶層２に, 例えば砒素(As)を
イオン注入する。その結果, ゲート電極15から表出して
いる活性領域10に選択的にAsイオンが注入される。図３
(e) は, 図２(c) の上記イオン注入後におけるY-Y'断面
図であって,保護層14から表出した活性領域10に, 上記
イオン注入により形成された不純物注入領域17が示され
ている。この状態では, 不純物注入領域17は多結晶化し
ている。そこで, 半導体基板１を, 例えば窒素雰囲気中
で850 ℃30分間熱処理する。その結果, 活性領域10のシ
リコン層は, 周囲のシリコン単結晶層２が核となって再
結晶化し, また，イオン注入されたAs原子はこの熱処理
により再分布し, 活性化する。図３(f) は再結晶化した
ソース・ドレイン領域18を示す。
スクとして, シリコン単結晶層２に, 例えば砒素(As)を
イオン注入する。その結果, ゲート電極15から表出して
いる活性領域10に選択的にAsイオンが注入される。図３
(e) は, 図２(c) の上記イオン注入後におけるY-Y'断面
図であって,保護層14から表出した活性領域10に, 上記
イオン注入により形成された不純物注入領域17が示され
ている。この状態では, 不純物注入領域17は多結晶化し
ている。そこで, 半導体基板１を, 例えば窒素雰囲気中
で850 ℃30分間熱処理する。その結果, 活性領域10のシ
リコン層は, 周囲のシリコン単結晶層２が核となって再
結晶化し, また，イオン注入されたAs原子はこの熱処理
により再分布し, 活性化する。図３(f) は再結晶化した
ソース・ドレイン領域18を示す。
【００１２】次いで, 図３(g) に一点鎖線で示すよう
に,活性領域10とゲート電極15とを覆うレジストマスク2
0を形成し, まず, このレジストマスク20から表出する
保護層14を選択的に除去する。次いで，同じレジストマ
スク20を用いて，ゲート絶縁膜16およびシリコン単結晶
層２を順次除去する。このようにして，同図に示すよう
に, シリコン単結晶層２から成る活性領域10と, 活性領
域10に交差するゲート電極15とが, 絶縁層３上に孤立し
た状態で残る。レジストマスク20と活性領域10およびゲ
ート電極15との位置合わせ余裕は, 前者については, 活
性領域10と補助領域11との間の幅W1で実質的に決まり,
後者については, ゲート電極15と補助領域12との間の幅
W2で実質的に決まる。補助領域11および12の寸法は, MO
S トランジスタの特性やその集積度からの特別の制約を
受けないので, 上記のような位置合わせ精度を考慮して
適当な寸法に設計すればよい。
に,活性領域10とゲート電極15とを覆うレジストマスク2
0を形成し, まず, このレジストマスク20から表出する
保護層14を選択的に除去する。次いで，同じレジストマ
スク20を用いて，ゲート絶縁膜16およびシリコン単結晶
層２を順次除去する。このようにして，同図に示すよう
に, シリコン単結晶層２から成る活性領域10と, 活性領
域10に交差するゲート電極15とが, 絶縁層３上に孤立し
た状態で残る。レジストマスク20と活性領域10およびゲ
ート電極15との位置合わせ余裕は, 前者については, 活
性領域10と補助領域11との間の幅W1で実質的に決まり,
後者については, ゲート電極15と補助領域12との間の幅
W2で実質的に決まる。補助領域11および12の寸法は, MO
S トランジスタの特性やその集積度からの特別の制約を
受けないので, 上記のような位置合わせ精度を考慮して
適当な寸法に設計すればよい。
【００１３】なお, 上記において, ゲート電極15の導電
型を, ソース・ドレイン領域18の導電型と異ならせる場
合には,保護層14にあらかじめ所望の導電型の不純物を
導入しておき, そののち保護層14上に, ソース・ドレイ
ン不純物に対してマスクとなる絶縁層を形成しく。保護
層14のパターニングにおいて, この絶縁層を同時にパタ
ーニングすればよい。
型を, ソース・ドレイン領域18の導電型と異ならせる場
合には,保護層14にあらかじめ所望の導電型の不純物を
導入しておき, そののち保護層14上に, ソース・ドレイ
ン不純物に対してマスクとなる絶縁層を形成しく。保護
層14のパターニングにおいて, この絶縁層を同時にパタ
ーニングすればよい。
【００１４】上記実施例においては, 孤立した活性領域
10を形成する場合を示したが, 同じ方法を, 活性領域10
を図示しない別の不純物注入領域に接続するための拡散
層配線の形成に適用することもできる。この方法による
拡散層配線は, 活性領域10の形成と同時に実施できるこ
とは言うまでもない。
10を形成する場合を示したが, 同じ方法を, 活性領域10
を図示しない別の不純物注入領域に接続するための拡散
層配線の形成に適用することもできる。この方法による
拡散層配線は, 活性領域10の形成と同時に実施できるこ
とは言うまでもない。
【００１５】
【発明の効果】本発明によれば, イオン注入が施された
領域の結晶性回復が促進され, SOI 基板を用いて製造さ
れる半導体装置の性能ならびに歩留まりを向上可能とす
る効果がある。
領域の結晶性回復が促進され, SOI 基板を用いて製造さ
れる半導体装置の性能ならびに歩留まりを向上可能とす
る効果がある。
【図１】 本発明の原理説明図
【図２】 本発明の実施例の工程説明図（その１）
【図３】 本発明の実施例の工程説明図（その２）
【図４】 従来の問題点説明図
１ 半導体基板 ８, 14 保護層 ２ シリコン単結晶層 8A 開口 ３ 絶縁層 10 活性領域 ４, 15 ゲート電極 11, 12 補助領域 ５ 不純物イオン 18 ソース・ドレ
イン領域 ６, 16 ゲート絶縁膜 20 レジストマス
ク ７, 17 不純物注入領域
イン領域 ６, 16 ゲート絶縁膜 20 レジストマス
ク ７, 17 不純物注入領域
Claims (3)
- 【請求項１】 支持基板上に絶縁層を介して形成された
単結晶シリコン層の表面に，イオン注入に対するマスク
となる保護層を形成する工程と， 該シリコン層表面におけるイオン注入すべき領域を表出
する開口を該保護層に形成する工程と, 該開口が形成された該保護層をマスクとして該領域にお
ける該シリコン層に対してイオン注入を施す工程と， 該イオン注入が施された該領域における結晶性を回復さ
せるための熱処理を該シリコン層に対して施す工程とを
含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記熱処理ののちに前記イオン注入され
た領域の周囲における前記シリコン層を選択的に除去し
て該領域における該単結晶シリコン層を電気的に孤立さ
せる工程をさらに含むことを特徴とする請求項１記載の
半導体装置の製造方法。 - 【請求項３】 前記保護層を形成する工程に先立って，
前記イオン注入すべき領域を挟んで対向する第１および
第２の所定領域における前記シリコン層を選択的に除去
して前記絶縁層を表出する工程と， 該保護層の形成に先立って少なくとも該イオン注入すべ
き領域における該シリコン層の表面にゲート絶縁層を形
成する工程と， 該保護層として多結晶シリコン層を前記シリコン層上に
堆積する工程と, 該保護層に前記開口を形成する工程において該多結晶シ
リコン層の一部を該第１の所定領域上から該イオン注入
すべき領域上を介して該第２の所定領域上に延在する電
極として残す工程とを含むことを特徴とする請求項１記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25687491A JPH05102033A (ja) | 1991-10-04 | 1991-10-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25687491A JPH05102033A (ja) | 1991-10-04 | 1991-10-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102033A true JPH05102033A (ja) | 1993-04-23 |
Family
ID=17298615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25687491A Withdrawn JPH05102033A (ja) | 1991-10-04 | 1991-10-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05102033A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353426A (ja) * | 2001-05-29 | 2002-12-06 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2009283638A (ja) * | 2008-05-21 | 2009-12-03 | Nippon Telegr & Teleph Corp <Ntt> | 導波路型受光器の製造方法 |
-
1991
- 1991-10-04 JP JP25687491A patent/JPH05102033A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353426A (ja) * | 2001-05-29 | 2002-12-06 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2009283638A (ja) * | 2008-05-21 | 2009-12-03 | Nippon Telegr & Teleph Corp <Ntt> | 導波路型受光器の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0564456B2 (ja) | ||
| JPH07153969A (ja) | 分離型多結晶シリコン内構成体の製造方法 | |
| JPS61145868A (ja) | 半導体装置の製造方法 | |
| JPH08102543A (ja) | 結晶化方法及びこれを用いた薄膜トランジスタの製造方法 | |
| JPH05102033A (ja) | 半導体装置の製造方法 | |
| JPH03154383A (ja) | 半導体装置 | |
| JPS62122172A (ja) | 半導体装置の製造方法 | |
| JP3143967B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6317227B2 (ja) | ||
| JP2691258B2 (ja) | Ｍｉｓ型電界効果トランジスタの製法 | |
| JPH05152328A (ja) | 薄膜トランジスタの製造方法 | |
| KR0136532B1 (ko) | 박막트랜지스터 제조방법 | |
| JP2711187B2 (ja) | 半導体装置の製造方法 | |
| JP3052489B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS621269B2 (ja) | ||
| JPH0774361A (ja) | ポリシリコン薄膜トランジスタの製造方法 | |
| JPH0321100B2 (ja) | ||
| JP2621686B2 (ja) | 半導体装置の製造方法 | |
| JP2892436B2 (ja) | 半導体装置の製造方法 | |
| JPH06196635A (ja) | 半導体装置およびその製造方法 | |
| JP2913681B2 (ja) | 半導体集積回路装置 | |
| JP3042004B2 (ja) | 半導体装置の製造方法 | |
| JP3197669B2 (ja) | 薄膜トランジスタ並びにその製造方法 | |
| JPH04101432A (ja) | Ｍｉｓ型トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |