JP3052489B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP3052489B2 JP3052489B2 JP3269676A JP26967691A JP3052489B2 JP 3052489 B2 JP3052489 B2 JP 3052489B2 JP 3269676 A JP3269676 A JP 3269676A JP 26967691 A JP26967691 A JP 26967691A JP 3052489 B2 JP3052489 B2 JP 3052489B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist
- forming
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタの製
造方法に関する。
造方法に関する。
【０００２】
【従来の技術】大面積上に作られる自己整合的な薄膜ト
ランジスタの製法のひとつとして質量分析を用いないイ
オン注入法を用いる方法がある。しかし、前記の方法は
大面積にイオンビームを照射するために基板温度が上昇
してしまう欠点があった。このために、通常の半導体装
置の製造方法に用いられているようなレジストマスクを
用いると、レジストが熱とイオンダメージにより固着し
てしまう。これを防止する手段として、ソース・ドレイ
ン上部の絶縁膜を除去し、低エネルギーで打ち込むこと
が考えられたが、この方法では、ゲートとドレインない
しはソース部との耐圧が劣化してしまい信頼性に欠け
る。またレジストの替わりに無機膜を堆積してイオンマ
スクとすることが考えられたが、この方法ではイオンマ
スクとして機能するに十分な厚さに堆積することが困難
であったり、また十分な厚さにすると薄膜トランジスタ
の特性が劣化するなどの欠点があった。
ランジスタの製法のひとつとして質量分析を用いないイ
オン注入法を用いる方法がある。しかし、前記の方法は
大面積にイオンビームを照射するために基板温度が上昇
してしまう欠点があった。このために、通常の半導体装
置の製造方法に用いられているようなレジストマスクを
用いると、レジストが熱とイオンダメージにより固着し
てしまう。これを防止する手段として、ソース・ドレイ
ン上部の絶縁膜を除去し、低エネルギーで打ち込むこと
が考えられたが、この方法では、ゲートとドレインない
しはソース部との耐圧が劣化してしまい信頼性に欠け
る。またレジストの替わりに無機膜を堆積してイオンマ
スクとすることが考えられたが、この方法ではイオンマ
スクとして機能するに十分な厚さに堆積することが困難
であったり、また十分な厚さにすると薄膜トランジスタ
の特性が劣化するなどの欠点があった。
【０００３】
【発明が解決しようとする課題】質量分析を用いないイ
オン注入技術を用いて製造される自己整合的な薄膜トラ
ンジスタにおいて、十分に選択的な不純物注入ができる
イオンマスクならびにマスク除去方法を考案することに
ある。
オン注入技術を用いて製造される自己整合的な薄膜トラ
ンジスタにおいて、十分に選択的な不純物注入ができる
イオンマスクならびにマスク除去方法を考案することに
ある。
【０００４】
【課題を解決するための手段】本発明の薄膜トランジス
タの製造方法は、前記問題点を解決するためのものであ
り、絶縁基板ないしは絶縁膜上に形成される自己整合的
な薄膜トランジスタにおいて、チャネルとなる多結晶シ
リコン膜を形成する工程と、前記多結晶シリコン膜上に
ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に
ゲート電極となる第一の導電性の膜を堆積する工程と、
前記導電性膜上に前記導電性膜と選択的にエッチングさ
れる第二の無機膜を形成する工程と、レジストを塗布し
フォトエッチング法を用いてゲート電極をパターンニン
グする工程と、前記ゲート電極およびレジストをマスク
として、質量分析を用いないイオン注入装置を用いて不
純物イオンを打ち込むことによりソース・ドレイン領域
を形成する工程と、前記の第二の無機膜をエッチングす
ることによりレジストを剥離する工程を含むことを特徴
とする。
タの製造方法は、前記問題点を解決するためのものであ
り、絶縁基板ないしは絶縁膜上に形成される自己整合的
な薄膜トランジスタにおいて、チャネルとなる多結晶シ
リコン膜を形成する工程と、前記多結晶シリコン膜上に
ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に
ゲート電極となる第一の導電性の膜を堆積する工程と、
前記導電性膜上に前記導電性膜と選択的にエッチングさ
れる第二の無機膜を形成する工程と、レジストを塗布し
フォトエッチング法を用いてゲート電極をパターンニン
グする工程と、前記ゲート電極およびレジストをマスク
として、質量分析を用いないイオン注入装置を用いて不
純物イオンを打ち込むことによりソース・ドレイン領域
を形成する工程と、前記の第二の無機膜をエッチングす
ることによりレジストを剥離する工程を含むことを特徴
とする。
【０００５】
【実施例】（実施例１）図１は本発明による薄膜トラン
ジスタの製造方法を示す一実施例の工程図である。図１
（ａ）に示すように先ずガラス基板１０１上に絶縁膜と
してシリコン酸化膜１０２を２０００Åの厚さで堆積す
る。前記絶縁膜はガラス基板に含まれている重金属など
が、熱処理時に素子部に拡散するのを防ぐのが目的であ
り、ガラス基板の純度が十分高ければなくてもよい。次
にノンドープの多結晶シリコン１０３を２５０Åから５
００Åの間で任意の厚さで堆積し、パターンニングす
る。次にゲート絶縁膜として、シリコン酸化膜１０４を
１５００Åの厚さで堆積する。次に金属Ｃｒ１０５を１
５００Åの厚さで堆積する。次にＡｌ１０６を５０００
Åの厚さで堆積する。次に図１（ｂ）に示すようにレジ
スト１０７を１ないしは２μｍ程度の厚さで塗布しフォ
トリソグラフィー法によりレジストをパターンニングす
る。続いてＡｌ１０６をエッチングし、さらにＣｒ１０
５をエッチングしてゲート電極状にする。次に図１
（ｃ）に示すように、質量分析を用いないイオン注入装
置を用いてリンイオンを含むイオンビーム１０８を１１
０ｋｅＶのエネルギーで、リンが３×１０15／ｃｍ2以
上の量を打ち込み、ソース・ドレイン領域１０９を自己
整合的に形成する。次に３００℃で２時間かけて窒素ア
ニールして不純物を活性化させる。次に図１（ｄ）に示
すように、Ａｌ１０６をエッチングしてレジスト１０７
を除去する。次に図１（ｅ）に示すように、層間絶縁膜
としてシリコン酸化膜１１０を５０００Åの厚さで堆積
し、ソース・ドレイン領域にコンタクトホールを開口し
Ａｌ１１１にて電極配線を行なう。
ジスタの製造方法を示す一実施例の工程図である。図１
（ａ）に示すように先ずガラス基板１０１上に絶縁膜と
してシリコン酸化膜１０２を２０００Åの厚さで堆積す
る。前記絶縁膜はガラス基板に含まれている重金属など
が、熱処理時に素子部に拡散するのを防ぐのが目的であ
り、ガラス基板の純度が十分高ければなくてもよい。次
にノンドープの多結晶シリコン１０３を２５０Åから５
００Åの間で任意の厚さで堆積し、パターンニングす
る。次にゲート絶縁膜として、シリコン酸化膜１０４を
１５００Åの厚さで堆積する。次に金属Ｃｒ１０５を１
５００Åの厚さで堆積する。次にＡｌ１０６を５０００
Åの厚さで堆積する。次に図１（ｂ）に示すようにレジ
スト１０７を１ないしは２μｍ程度の厚さで塗布しフォ
トリソグラフィー法によりレジストをパターンニングす
る。続いてＡｌ１０６をエッチングし、さらにＣｒ１０
５をエッチングしてゲート電極状にする。次に図１
（ｃ）に示すように、質量分析を用いないイオン注入装
置を用いてリンイオンを含むイオンビーム１０８を１１
０ｋｅＶのエネルギーで、リンが３×１０15／ｃｍ2以
上の量を打ち込み、ソース・ドレイン領域１０９を自己
整合的に形成する。次に３００℃で２時間かけて窒素ア
ニールして不純物を活性化させる。次に図１（ｄ）に示
すように、Ａｌ１０６をエッチングしてレジスト１０７
を除去する。次に図１（ｅ）に示すように、層間絶縁膜
としてシリコン酸化膜１１０を５０００Åの厚さで堆積
し、ソース・ドレイン領域にコンタクトホールを開口し
Ａｌ１１１にて電極配線を行なう。
【０００６】（実施例２）図２は、本発明による薄膜ト
ランジスタの製造方法を示す別の実施例の工程図であ
る。先ず図２（ａ）に示すようにガラス基板や石英基板
などの基板２０１上に絶縁膜としてシリコン酸化膜２０
２を２０００Åの厚さで堆積する。前記絶縁膜は基板に
含まれている重金属などが、熱処理時に素子部に拡散す
るのを防ぐのが目的であり、基板の純度が十分高ければ
なくてもよい。次に不純物を含まない多結晶シリコン２
０３を２５０Åから５００Åの間で任意の厚さで堆積
し、パタンニングする。次にシリコン酸化膜を１５００
Åの厚さで堆積しゲート絶縁膜２０４を形成する。次に
Ｔａ２０５を３０００Åの厚さで堆積する。次にＣｒま
たはＡｌ２０６を１０００Åの厚さで堆積する。次に図
２（ｂ）に示すように、レジスト２０７を１ないしは２
μｍ程度の厚さで塗布しフォトリソグラフィー法により
レジストをパターンニングする。続いてＣｒないしはＡ
ｌ２０６をエッチングし、さらにＴａ２０５をエッチン
グしてゲート電極状にする。次に図２（ｃ）に示すよう
に質量分析を用いないイオン注入装置を用いて、リンイ
オンを含むイオンビーム２０８を１１０ｋｅＶで、リン
が３×１０15個／cm2以上の量となるように打ち込ん
で、ソース・ドレイン領域２０９を形成する。次に３０
０℃ないしは３５０℃で１時間の熱アニールにより不純
物を活性化させる。次に図２（ｄ）に示すように、Ｃｒ
２０６をエッチングしてレジスト２０７を除去する。次
に図２（ｅ）に示すように、層間絶縁膜としてシリコン
酸化膜２１０を５０００Åの厚さで堆積し、ソース・ド
レイン領域にコンタクトホールを開口しＡｌないしはＩ
ＴＯ２１１にて電極配線を行なう。
ランジスタの製造方法を示す別の実施例の工程図であ
る。先ず図２（ａ）に示すようにガラス基板や石英基板
などの基板２０１上に絶縁膜としてシリコン酸化膜２０
２を２０００Åの厚さで堆積する。前記絶縁膜は基板に
含まれている重金属などが、熱処理時に素子部に拡散す
るのを防ぐのが目的であり、基板の純度が十分高ければ
なくてもよい。次に不純物を含まない多結晶シリコン２
０３を２５０Åから５００Åの間で任意の厚さで堆積
し、パタンニングする。次にシリコン酸化膜を１５００
Åの厚さで堆積しゲート絶縁膜２０４を形成する。次に
Ｔａ２０５を３０００Åの厚さで堆積する。次にＣｒま
たはＡｌ２０６を１０００Åの厚さで堆積する。次に図
２（ｂ）に示すように、レジスト２０７を１ないしは２
μｍ程度の厚さで塗布しフォトリソグラフィー法により
レジストをパターンニングする。続いてＣｒないしはＡ
ｌ２０６をエッチングし、さらにＴａ２０５をエッチン
グしてゲート電極状にする。次に図２（ｃ）に示すよう
に質量分析を用いないイオン注入装置を用いて、リンイ
オンを含むイオンビーム２０８を１１０ｋｅＶで、リン
が３×１０15個／cm2以上の量となるように打ち込ん
で、ソース・ドレイン領域２０９を形成する。次に３０
０℃ないしは３５０℃で１時間の熱アニールにより不純
物を活性化させる。次に図２（ｄ）に示すように、Ｃｒ
２０６をエッチングしてレジスト２０７を除去する。次
に図２（ｅ）に示すように、層間絶縁膜としてシリコン
酸化膜２１０を５０００Åの厚さで堆積し、ソース・ド
レイン領域にコンタクトホールを開口しＡｌないしはＩ
ＴＯ２１１にて電極配線を行なう。
【０００７】
【発明の効果】本発明により、以下の効果がある。
【０００８】（１）．十分に厚いイオンマスクを用いる
ことにより、チャネル部への打ち込みが防止でき、薄膜
トランジスタの特性が安定する。
ことにより、チャネル部への打ち込みが防止でき、薄膜
トランジスタの特性が安定する。
【０００９】（２）．高エネルギー型の質量分析を用い
ないイオン注入装置が初めて使用可能となる。
ないイオン注入装置が初めて使用可能となる。
【００１０】（３）．ゲート電極の厚さを薄くすること
が可能であり、従ってゲート線と交差するソース線の断
線不良が防止できる。
が可能であり、従ってゲート線と交差するソース線の断
線不良が防止できる。
【図１】 本発明の薄膜トランジスタの製造方法の一実
施例を示す工程図である。
施例を示す工程図である。
【図２】 本発明の薄膜トランジスタの製造方法の一実
施例を示す工程図である。
施例を示す工程図である。
１０１ 基板 １０２ シリコン酸化膜 １０３ ノンドープの多結晶シリコン １０４ シリコン酸化膜 １０５ Ｃｒ １０６ Ａｌ １０７ レジスト １０８ イオンビーム １０９ ソース・ドレイン領域 １１０ シリコン酸化膜 １１１ Ａｌ ２０１ 基板 ２０２ シリコン酸化膜 ２０３ 多結晶シリコン ２０４ シリコン酸化膜 ２０５ Ｔａ ２０６ ＣｒまたはＡｌ ２０７ レジスト ２０８ イオンビーム ２０９ ソース・ドレイン領域 ２１０ シリコン酸化膜 ２１１ 電極配線
Claims (1)
- 【請求項１】 絶縁基板ないしは絶縁膜上に形成される
自己整合的な薄膜トランジスタにおいて、チャネルとな
る多結晶シリコン膜を形成する工程と、前記多結晶シリ
コン膜上にゲート絶縁膜を形成する工程と、前記ゲート
絶縁膜上にゲート電極となる第一の導電性の膜を堆積す
る工程と、前記導電性膜上に前記導電性膜と選択的にエ
ッチングされる第二の無機膜を形成する工程と、レジス
トを塗布しフォトエッチング法を用いてゲート電極をパ
ターンニングする工程と、前記ゲート電極およびレジス
トをマスクとして、質量分析を用いないイオン注入装置
を用いて不純物イオンを打ち込むことによりソース・ド
レイン領域を形成する工程と、前記の第二の無機膜をエ
ッチングすることによりレジストを剥離する工程を含む
ことを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3269676A JP3052489B2 (ja) | 1991-10-17 | 1991-10-17 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3269676A JP3052489B2 (ja) | 1991-10-17 | 1991-10-17 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05109768A JPH05109768A (ja) | 1993-04-30 |
| JP3052489B2 true JP3052489B2 (ja) | 2000-06-12 |
Family
ID=17475646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3269676A Expired - Lifetime JP3052489B2 (ja) | 1991-10-17 | 1991-10-17 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3052489B2 (ja) |
-
1991
- 1991-10-17 JP JP3269676A patent/JP3052489B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05109768A (ja) | 1993-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3713232B2 (ja) | 結晶質シリコン活性層を含む薄膜トランジスタの製造方法 | |
| US4149307A (en) | Process for fabricating insulated-gate field-effect transistors with self-aligned contacts | |
| JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0564456B2 (ja) | ||
| KR100712112B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP3052489B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100753635B1 (ko) | 금속유도측면결정화를 이용한 ｌｄｄ 구조를 갖는 박막트랜지스터의 제조방법 | |
| JP3305490B2 (ja) | 半導体装置の製造方法 | |
| JP3196241B2 (ja) | 半導体装置の製造方法 | |
| JP2647842B2 (ja) | 半導体装置の製造方法 | |
| JP3143967B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3131850B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3257042B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3173126B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100274893B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JPH06252402A (ja) | 薄膜トランジスタの製造方法 | |
| JP3055201B2 (ja) | 半導体装置の製造方法 | |
| JP3166263B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH11111634A (ja) | Ｎ型半導体膜の形成方法 | |
| JPH06260498A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR960011639B1 (ko) | 티타늄 실리사이드를 이용한 얇은 접합 형성 방법 | |
| JP2638285B2 (ja) | 半導体装置の製造方法 | |
| KR100239780B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP3221777B2 (ja) | 薄膜トランジスタの製法 | |
| JP2911255B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080407 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 12 |