JPH01185969A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01185969A JPH01185969A JP1125688A JP1125688A JPH01185969A JP H01185969 A JPH01185969 A JP H01185969A JP 1125688 A JP1125688 A JP 1125688A JP 1125688 A JP1125688 A JP 1125688A JP H01185969 A JPH01185969 A JP H01185969A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- oxide film
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000012535 impurity Substances 0.000 claims abstract description 51
- 238000002955 isolation Methods 0.000 claims description 21
- 150000004767 nitrides Chemical class 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 19
- 238000009792 diffusion process Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 2
- 241000293849 Cordylanthus Species 0.000 claims 1
- 210000003323 beak Anatomy 0.000 abstract description 4
- 238000000926 separation method Methods 0.000 abstract 2
- 238000010438 heat treatment Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造方法に関し、さらに詳し
くは、ウォールドエミッタ構造、いわゆるベース層およ
びエミッタ層の各端部を、素子間分離酸化膜に接して配
設したウォールドエミッタ構造を有するバイポーラトラ
ンジスタにおいて、エミッタ層とコレクタ層との間の短
絡、ないしはリークを防止し得るようにベース層を形成
させるための改良された半導体装置の製造方法に係るも
のである。
くは、ウォールドエミッタ構造、いわゆるベース層およ
びエミッタ層の各端部を、素子間分離酸化膜に接して配
設したウォールドエミッタ構造を有するバイポーラトラ
ンジスタにおいて、エミッタ層とコレクタ層との間の短
絡、ないしはリークを防止し得るようにベース層を形成
させるための改良された半導体装置の製造方法に係るも
のである。
従来例によるこの種のウォールドエミッタ構造を有する
バイポーラトランジスタの製造方法の主要工程を第２図
（ａ）ないしくｇ）に順次に示しである。
バイポーラトランジスタの製造方法の主要工程を第２図
（ａ）ないしくｇ）に順次に示しである。
すなわち、これらの第２図に示す従来例でのウォールド
エミッタ構造を有するパイボーラトランジスタは、次の
ようにして製造される。
エミッタ構造を有するパイボーラトランジスタは、次の
ようにして製造される。
まず、第１導電形の半導体基板ｌ上に酸化膜２を形成さ
せ、かつ写真製版技術を利用して、この酸化膜２をレジ
スト膜３で覆うと共に、埋め込みコレクタ層の形成のた
めに、同レジスト膜３をパターニングして開口させた後
、この開口を通して第２導電形の不純物４をイオン注入
させる（第２図（ａ））。
せ、かつ写真製版技術を利用して、この酸化膜２をレジ
スト膜３で覆うと共に、埋め込みコレクタ層の形成のた
めに、同レジスト膜３をパターニングして開口させた後
、この開口を通して第２導電形の不純物４をイオン注入
させる（第２図（ａ））。
その後、これらのレジスト膜３および酸化膜２を適宜に
除去してから熱処理することにより、前記イオン注入さ
れた不純物４を熱拡散して、埋め込みコレクタ層５を形
成させ、かつその上に第２導電形のエピタキシャル成長
層６を成長形成させる（同図（ｂ））。
除去してから熱処理することにより、前記イオン注入さ
れた不純物４を熱拡散して、埋め込みコレクタ層５を形
成させ、かつその上に第２導電形のエピタキシャル成長
層６を成長形成させる（同図（ｂ））。
ついで、前記エピタキシャル成長層６上の全面に、再度
、酸化膜？および窒化膜８を順次二層に形成させ、かつ
また、この窒化膜８上をレジスト膜１０で覆うと共に、
素子間分離酸化膜の形成のために、所期通りにパターニ
ングされたレジスト膜１０をマスクに用い、これらの窒
化！Ｉ８および酸化膜７を選択的にエツチング除去し、
これらの各層８．７をマスクにして、のちに形成される
素子間分離酸化膜下に対応する所定部分に、チャネル反
転防止のための第１導電形の不純物１１をイオン注入さ
せる（同図（Ｃ））。
、酸化膜？および窒化膜８を順次二層に形成させ、かつ
また、この窒化膜８上をレジスト膜１０で覆うと共に、
素子間分離酸化膜の形成のために、所期通りにパターニ
ングされたレジスト膜１０をマスクに用い、これらの窒
化！Ｉ８および酸化膜７を選択的にエツチング除去し、
これらの各層８．７をマスクにして、のちに形成される
素子間分離酸化膜下に対応する所定部分に、チャネル反
転防止のための第１導電形の不純物１１をイオン注入さ
せる（同図（Ｃ））。
また、前記レジスト膜ｌＯを除去後、フィールド酸化を
行ない、前記半導体基板１との間の下部にチャネル反転
防止層１３をもつ素子間分離酸化Ｉ！１１２を形成する
（同図（ｄ））。
行ない、前記半導体基板１との間の下部にチャネル反転
防止層１３をもつ素子間分離酸化Ｉ！１１２を形成する
（同図（ｄ））。
続いて、ベース層の形成のために、所期通りにパターニ
ングされたレジスト膜１６をマスクに用いて、前記残さ
れた窒化膜８および酸化膜７を全面的にエツチング除去
して開口させ、この開口を通して第１導電形の不純物１
７をイオン注入する（同図（ｅ））。
ングされたレジスト膜１６をマスクに用いて、前記残さ
れた窒化膜８および酸化膜７を全面的にエツチング除去
して開口させ、この開口を通して第１導電形の不純物１
７をイオン注入する（同図（ｅ））。
その後、全面に酸化ｌｌ１１１９を形成して、熱処理す
ることにより、前記イオン注入された不純物１７を熱拡
散して、ベース層としての第１導電形の不純物拡散層１
８を形成させ、エミッタコンタクト孔およびコレクタコ
ンタクト孔の形成のために、所期通りにパターニングさ
れたレジスト膜２ｏをマスクにして、第２導電形の不純
物２１をイオン注入する（同図Ｄ））。
ることにより、前記イオン注入された不純物１７を熱拡
散して、ベース層としての第１導電形の不純物拡散層１
８を形成させ、エミッタコンタクト孔およびコレクタコ
ンタクト孔の形成のために、所期通りにパターニングさ
れたレジスト膜２ｏをマスクにして、第２導電形の不純
物２１をイオン注入する（同図Ｄ））。
さらに、前記レジスト膜２０の除去後、熱処理すること
により、前記イオン注入された不純物２１を熱拡散して
、エミッタ層としての第２導電形の不純物拡散層２２を
形成させ（同図（ｇ））、そして、図示省略したが、適
宜、ベースコンタクト孔を開孔させ、かつそれぞれに配
線などを施して所期の工程を終了するのである。
により、前記イオン注入された不純物２１を熱拡散して
、エミッタ層としての第２導電形の不純物拡散層２２を
形成させ（同図（ｇ））、そして、図示省略したが、適
宜、ベースコンタクト孔を開孔させ、かつそれぞれに配
線などを施して所期の工程を終了するのである。
しかしながら、従来例でのウォールドエミッタ構造を有
するバイポーラトランジスタは、以上の各工程を経て構
成されるので、第２図（ｇ）に見られるように、素子間
分離酸化膜１２から延びるバーズ・ピークのために、同
バーズ・ピーク直下でのベース層となる第１導電形の不
純物拡散層１８の端部のみが、中間部に比較して部分的
に薄くなる傾向を有しており、同該当部分においてエミ
ッタ層とコレクタ層とが短絡、ないしはリークし易くな
ると云う不都合があった。
するバイポーラトランジスタは、以上の各工程を経て構
成されるので、第２図（ｇ）に見られるように、素子間
分離酸化膜１２から延びるバーズ・ピークのために、同
バーズ・ピーク直下でのベース層となる第１導電形の不
純物拡散層１８の端部のみが、中間部に比較して部分的
に薄くなる傾向を有しており、同該当部分においてエミ
ッタ層とコレクタ層とが短絡、ないしはリークし易くな
ると云う不都合があった。
この発明は、従来のこのような欠点を解消するためにな
されたものであって、その目的とするところは、ウォー
ルドエミッタ構造を有するバイポーラトランジスタにお
いて、素子間分離酸化膜から延びるバーズ・ピークの直
下でのベース層の端部の厚さを、中間部の厚さと同程度
以上にして、エミッタ層とコレクタ層との短絡、ないし
はリークを防止し得るようにした。この種の半導体装置
の製造方法を提供することである。
されたものであって、その目的とするところは、ウォー
ルドエミッタ構造を有するバイポーラトランジスタにお
いて、素子間分離酸化膜から延びるバーズ・ピークの直
下でのベース層の端部の厚さを、中間部の厚さと同程度
以上にして、エミッタ層とコレクタ層との短絡、ないし
はリークを防止し得るようにした。この種の半導体装置
の製造方法を提供することである。
前記目的を達成するために、この発明に係る半導体装置
の製造方法は、素子間分離酸化膜の形成のためのマスク
を、酸化膜、窒化膜および酸化膜の三層構造にすると共
に、素子間分離酸化膜を形成後、これらの三層構造の各
層のうち、窒化膜のみをサイドエツチングして、素子間
分離酸化膜から延びるバーズ争ビークの直下の部分に、
予めベース層と同じ不純物をイオン注入させた上で、こ
れらの三層構造の各層を除去し、あらためてべ−ス層部
分に不純物をイオン注入させ、このようにして所期通り
にベース層を形成させることで、同ベース層の端部の厚
さを大きくさせるようしたものである。
の製造方法は、素子間分離酸化膜の形成のためのマスク
を、酸化膜、窒化膜および酸化膜の三層構造にすると共
に、素子間分離酸化膜を形成後、これらの三層構造の各
層のうち、窒化膜のみをサイドエツチングして、素子間
分離酸化膜から延びるバーズ争ビークの直下の部分に、
予めベース層と同じ不純物をイオン注入させた上で、こ
れらの三層構造の各層を除去し、あらためてべ−ス層部
分に不純物をイオン注入させ、このようにして所期通り
にベース層を形成させることで、同ベース層の端部の厚
さを大きくさせるようしたものである。
すなわち、この発明は、第１導電形の半導体基板上にあ
って、第２導電形の埋め込みコレクタ層を形成させる工
程と、この埋め込みコレクタ層上に成長させた第２導電
形のエピタキシャル成長層の全面に、酸化膜、窒化膜、
酸化膜の三層を形成してパターニングさせる工程と、こ
れらの三層からなる各層のマスクで素子間分離酸化膜を
形成させる工程と、前記三・層構造の酸化膜、窒化膜、
酸化膜のうち、窒化膜をサイドエツチングして第１導電
形の不純物を注入させ、予め第１導電形の不純物注入層
Ｉを形成させる工程と、前記三層構造の各層を除去した
後、第１導電形の不純物を注入させ、これらの不純物を
熱拡散して、前記素子間分離酸化膜から延びるバーズ・
ピークの直下に該当する端部で十分な厚さをもつベース
層としての第１導電形の不純物拡散層を形成させる工程
と、エミッタ層としての第２導電形の不純物拡散層を形
成させる工程とを含むことを特徴とする半導体装置の製
造方法である。
って、第２導電形の埋め込みコレクタ層を形成させる工
程と、この埋め込みコレクタ層上に成長させた第２導電
形のエピタキシャル成長層の全面に、酸化膜、窒化膜、
酸化膜の三層を形成してパターニングさせる工程と、こ
れらの三層からなる各層のマスクで素子間分離酸化膜を
形成させる工程と、前記三・層構造の酸化膜、窒化膜、
酸化膜のうち、窒化膜をサイドエツチングして第１導電
形の不純物を注入させ、予め第１導電形の不純物注入層
Ｉを形成させる工程と、前記三層構造の各層を除去した
後、第１導電形の不純物を注入させ、これらの不純物を
熱拡散して、前記素子間分離酸化膜から延びるバーズ・
ピークの直下に該当する端部で十分な厚さをもつベース
層としての第１導電形の不純物拡散層を形成させる工程
と、エミッタ層としての第２導電形の不純物拡散層を形
成させる工程とを含むことを特徴とする半導体装置の製
造方法である。
従って、この発明方法においては、素子間分離酸化膜か
ら延びるバーズ・ピークの直下での部分に、予めベース
層と同じ不純物をイオン注入させておき、さらに、あら
ためてベース層部分に不純物をイオン注入させて、所期
通りにベース層を形成させるようにしているために、バ
ーズ・ピークの直下でのベース層の端部の厚さを、中間
部の厚さと同程度以上に形成できることになり、この結
果、エミッタ層とコレクタ層との短絡、ないしはリーク
を防止し得るのである。
ら延びるバーズ・ピークの直下での部分に、予めベース
層と同じ不純物をイオン注入させておき、さらに、あら
ためてベース層部分に不純物をイオン注入させて、所期
通りにベース層を形成させるようにしているために、バ
ーズ・ピークの直下でのベース層の端部の厚さを、中間
部の厚さと同程度以上に形成できることになり、この結
果、エミッタ層とコレクタ層との短絡、ないしはリーク
を防止し得るのである。
以下、この発明に係る半導体装置の製造方法の一実施例
につき、第１図（ａ）ないしくｇ）を参照して詳細に説
明する。
につき、第１図（ａ）ないしくｇ）を参照して詳細に説
明する。
第１図（ａ）ないしくｇ）はこの実施例を適用したウォ
ールドエミッタ構造を有するバイポーラトランジスタの
製造方法の主要工程を順次に示すそれぞれに概要断面図
であり、これらの第１図（ａ）ないしくｇ）実施例方法
において、前記第２１Ｎ（ａ）ないしくｇ）従来例方法
と同一符号は同一または相当部分を示している。
ールドエミッタ構造を有するバイポーラトランジスタの
製造方法の主要工程を順次に示すそれぞれに概要断面図
であり、これらの第１図（ａ）ないしくｇ）実施例方法
において、前記第２１Ｎ（ａ）ないしくｇ）従来例方法
と同一符号は同一または相当部分を示している。
これらの第１図に示したこの実施例方法でのウォールド
エミッタ構造を有するバイポーラトランジスタは、次の
ようにして製造される。
エミッタ構造を有するバイポーラトランジスタは、次の
ようにして製造される。
すなわち、この実施例方法においても、まず、第１導電
形の半導体基板１上に酸化膜２を形成させ、かつ写真製
版技術などを利用して、この酸化膜２をレジスト膜３で
覆うと共に、埋め込みコレクタ領域の形成のために、同
レジスト膜３をパターニングして開口させた上で、この
開口を通して第２導電形の不純物４をイオン注入させる
（第１図（ａ））。
形の半導体基板１上に酸化膜２を形成させ、かつ写真製
版技術などを利用して、この酸化膜２をレジスト膜３で
覆うと共に、埋め込みコレクタ領域の形成のために、同
レジスト膜３をパターニングして開口させた上で、この
開口を通して第２導電形の不純物４をイオン注入させる
（第１図（ａ））。
その後、これらのレジスト膜３および酸化膜２を適宜に
エツチング除去してから熱処理を行なうことにより、前
記イオン注入された不純物４を熱拡散して、埋め込みコ
レクタ層５を形成させ、かつその上に第２導電形のエピ
タキシャル成長層６を成長形成させる（同図（ｂ））。
エツチング除去してから熱処理を行なうことにより、前
記イオン注入された不純物４を熱拡散して、埋め込みコ
レクタ層５を形成させ、かつその上に第２導電形のエピ
タキシャル成長層６を成長形成させる（同図（ｂ））。
ついで、前記エピタキシャル成長層ｓ上の全面に、再度
、酸化膜７および窒化膜８とそれに酸化膜９とを順次三
層に形成させ、かつ酸化膜ｓ上をレジスト膜１０で覆う
と共に、素子間分離酸化膜の形成のために、所期通りに
パターニングされたレジスト膜１０をマスクに用いて、
これらの三層からなる酸化膜９．窒化膜８および酸化膜
７を選択的にエツチング除去し、これらの三層構造の各
層９，８゜７をマスクにして、のちに形成される素子間
分離酸化膜下に対応する所定部分に、チャネル反転防止
のための第１導電形の不純物１１をイオン注入させる（
同図（Ｃ））。
、酸化膜７および窒化膜８とそれに酸化膜９とを順次三
層に形成させ、かつ酸化膜ｓ上をレジスト膜１０で覆う
と共に、素子間分離酸化膜の形成のために、所期通りに
パターニングされたレジスト膜１０をマスクに用いて、
これらの三層からなる酸化膜９．窒化膜８および酸化膜
７を選択的にエツチング除去し、これらの三層構造の各
層９，８゜７をマスクにして、のちに形成される素子間
分離酸化膜下に対応する所定部分に、チャネル反転防止
のための第１導電形の不純物１１をイオン注入させる（
同図（Ｃ））。
また、前記レジスト膜１０を除去後、フィールド酸化を
行なうことによって、前記半導体基板１との間の下部に
チャネル反転防止層１．３をもつ素子間分離酸化膜１２
を形成するが、このとき、素子間分離酸化膜１２からは
バーズ・ピークが延びることになり、その後、前記三層
構造の酸化膜９．窒化膜８および酸化膜７のうちから、
窒化膜８のみをサイドエツチングさせた上で、そのエツ
チング除去部分から第１導電形の不純物１４をイオン注
入させる（同図（ｄ））。
行なうことによって、前記半導体基板１との間の下部に
チャネル反転防止層１．３をもつ素子間分離酸化膜１２
を形成するが、このとき、素子間分離酸化膜１２からは
バーズ・ピークが延びることになり、その後、前記三層
構造の酸化膜９．窒化膜８および酸化膜７のうちから、
窒化膜８のみをサイドエツチングさせた上で、そのエツ
チング除去部分から第１導電形の不純物１４をイオン注
入させる（同図（ｄ））。
続いて、このようにバーズ争ピークの直下の部分に第１
導電形の不純物注入層１５を形成させた上で、ベース層
の形成のために、所期通りにパターニングされたレジス
ト膜１６をマスクに用いて、前記残された三層構造の酸
化膜９．窒化膜８および酸化膜７を全面的にエツチング
除去して開口させ、かつこの開口を通して第１導電形の
不純物１７をイオン注入させる（同図（ｅ））。
導電形の不純物注入層１５を形成させた上で、ベース層
の形成のために、所期通りにパターニングされたレジス
ト膜１６をマスクに用いて、前記残された三層構造の酸
化膜９．窒化膜８および酸化膜７を全面的にエツチング
除去して開口させ、かつこの開口を通して第１導電形の
不純物１７をイオン注入させる（同図（ｅ））。
その後、全面に酸化膜１９を形成して、熱処理すること
により、前記イオン注入された不純物１４および１７を
熱拡散して、ベース層としての第１導電形の不純物拡散
層１８．つまりこ＼では、前記素子間分離酸化膜１２か
ら延びるバーズ・ピークの直下に該当する端部で十分な
厚さをもつベース層としての第１導電形の不純物拡散層
１８を形成させ、また、エミッタコンタクト孔およびコ
レクタコンタクト孔の形成のために、所期通りにパター
ニングされたレジスト膜２０をマスクにして、第２導電
形の不純物２１をイオン注入する（同図（ｆ））。
により、前記イオン注入された不純物１４および１７を
熱拡散して、ベース層としての第１導電形の不純物拡散
層１８．つまりこ＼では、前記素子間分離酸化膜１２か
ら延びるバーズ・ピークの直下に該当する端部で十分な
厚さをもつベース層としての第１導電形の不純物拡散層
１８を形成させ、また、エミッタコンタクト孔およびコ
レクタコンタクト孔の形成のために、所期通りにパター
ニングされたレジスト膜２０をマスクにして、第２導電
形の不純物２１をイオン注入する（同図（ｆ））。
さらに、前記レジスト膜２０の除去後、熱処理すること
により、前記イオン注入された不純物２１を熱拡散して
、エミッタ層としての第２導電形の不純物拡散層２２を
形成させ（同図（ｇ））、そして、こ〜では図示省略し
たが、適宜、ベースコンタクト孔を開孔させ、かつそれ
ぞれに配線などを施して所期の工程を終了するのである
。
により、前記イオン注入された不純物２１を熱拡散して
、エミッタ層としての第２導電形の不純物拡散層２２を
形成させ（同図（ｇ））、そして、こ〜では図示省略し
たが、適宜、ベースコンタクト孔を開孔させ、かつそれ
ぞれに配線などを施して所期の工程を終了するのである
。
従って、この実施例方法の場合には、素子間分離酸化膜
から延びるバーズ拳ビークの直下での部分に、予めベー
ス層と同じ不純物をイオン注入させておき、さらに、あ
らためてベース層部分に不純物をイオン注入させて、所
期通りにベース層を形成させるようにしているために、
バーズ・ピークの直下でのベース層の端部の厚さを、中
間部の厚さと同程度以上に形成できるのである。
から延びるバーズ拳ビークの直下での部分に、予めベー
ス層と同じ不純物をイオン注入させておき、さらに、あ
らためてベース層部分に不純物をイオン注入させて、所
期通りにベース層を形成させるようにしているために、
バーズ・ピークの直下でのベース層の端部の厚さを、中
間部の厚さと同程度以上に形成できるのである。
以上詳述したように、この発明方法によれば、ウォール
ドエミッタ構造を有する半導体装置の製造方法において
、第１導電形の半導体基板上に第２導電形の埋め込みコ
レクタ層を形成させ、かつこの埋め込みコレクタ層上に
成長させた第２導電形のエピタキシャル成長層の全面に
、酸化膜、窒化膜、酸化膜の三層を形成してパターニン
グさせると共に、これらの三層からなる各層のマスクで
素子間分離酸化膜を形成させ、また、この三層構造の酸
化膜、窒化膜、酸化膜のうち、窒化膜をサイドエツチン
グした上で、第１導電形の不純物を注入させて、予め第
１導電形の不純物注入層を形成させ、さらに、この三層
構造の各層を除去した後、第１導電形の不純物を注入さ
せて、ベース層としての第１導電形の不純物拡散層を形
成させるようにしたから、素子間分離酸化膜から延びる
バーズ・ピークの直下におけるベース層の端部の厚さを
、中間部の厚さと同程度以上に効果的に形成でき、この
結果として、エミー７タ層とコレクタ層との短絡、ない
しはリークを確実に防止し得るのであり、この種のウォ
ールドエミッタ構造を有する半導体装置の電気的特性お
よび信頼性を格段に向上でき、しかも、製造工程につい
ても比較的簡単で容易に実施できるなどの優れた特長を
有するものである。
ドエミッタ構造を有する半導体装置の製造方法において
、第１導電形の半導体基板上に第２導電形の埋め込みコ
レクタ層を形成させ、かつこの埋め込みコレクタ層上に
成長させた第２導電形のエピタキシャル成長層の全面に
、酸化膜、窒化膜、酸化膜の三層を形成してパターニン
グさせると共に、これらの三層からなる各層のマスクで
素子間分離酸化膜を形成させ、また、この三層構造の酸
化膜、窒化膜、酸化膜のうち、窒化膜をサイドエツチン
グした上で、第１導電形の不純物を注入させて、予め第
１導電形の不純物注入層を形成させ、さらに、この三層
構造の各層を除去した後、第１導電形の不純物を注入さ
せて、ベース層としての第１導電形の不純物拡散層を形
成させるようにしたから、素子間分離酸化膜から延びる
バーズ・ピークの直下におけるベース層の端部の厚さを
、中間部の厚さと同程度以上に効果的に形成でき、この
結果として、エミー７タ層とコレクタ層との短絡、ない
しはリークを確実に防止し得るのであり、この種のウォ
ールドエミッタ構造を有する半導体装置の電気的特性お
よび信頼性を格段に向上でき、しかも、製造工程につい
ても比較的簡単で容易に実施できるなどの優れた特長を
有するものである。
第１図（ａ）ないしくｇ）はこの発明に係る半導体装置
の製造方法の一実施例を適用したウォールドエミッタ構
造を有するバイポーラトランジスタの製造方法の主要工
程を順次に示すそれぞれに概要断面図であり、また、第
２図（ａ）ないしくｇ）は従来例による同上ウォールド
エミッタ構造を有するバイポーラトランジスタの製造方
法の主要工程を順次に示すそれぞれに概要断面図である
。 １・・・・第１導電形の半導体基板、２，７，９．１９
・・・・酸化膜、４，２１・・・・第２導電形の不純物
、５・・・・埋込みコレクタ層、６・・・・第２導電形
のエピタキシャル成長層、８・・・・窒化膜、１１，１
４．１７・・・・第１導電形の不純物、１２・・・・素
子間分離酸化膜、１３・・・・チャネル反転防止層、１
５・・・・第１導電形の不純物注入層、１８・・・・ベ
ース層としての第１導電形の不鈍物拡散層、２２・・・
・エミッタ層としての第２導電形の不純物拡散層。 代理人 大 岩 増 雄 第１図 。 、ブ１７ １５プ１１１ｖ釣りス托オ鼾乍」 １７：’２１′４”ｆａ’林−λ級物 ３７一 第２図 ◆ ↓ ↓ ４ 条〜４ 第２図
の製造方法の一実施例を適用したウォールドエミッタ構
造を有するバイポーラトランジスタの製造方法の主要工
程を順次に示すそれぞれに概要断面図であり、また、第
２図（ａ）ないしくｇ）は従来例による同上ウォールド
エミッタ構造を有するバイポーラトランジスタの製造方
法の主要工程を順次に示すそれぞれに概要断面図である
。 １・・・・第１導電形の半導体基板、２，７，９．１９
・・・・酸化膜、４，２１・・・・第２導電形の不純物
、５・・・・埋込みコレクタ層、６・・・・第２導電形
のエピタキシャル成長層、８・・・・窒化膜、１１，１
４．１７・・・・第１導電形の不純物、１２・・・・素
子間分離酸化膜、１３・・・・チャネル反転防止層、１
５・・・・第１導電形の不純物注入層、１８・・・・ベ
ース層としての第１導電形の不鈍物拡散層、２２・・・
・エミッタ層としての第２導電形の不純物拡散層。 代理人 大 岩 増 雄 第１図 。 、ブ１７ １５プ１１１ｖ釣りス托オ鼾乍」 １７：’２１′４”ｆａ’林−λ級物 ３７一 第２図 ◆ ↓ ↓ ４ 条〜４ 第２図
Claims (1)
- 第１導電形の半導体基板上にあって、第２導電形の埋
め込みコレクタ層を形成させる工程と、この埋め込みコ
レクタ層上に成長させた第２導電形のエピタキシャル成
長層の全面に、酸化膜、窒化膜、酸化膜の三層を形成し
てパターニングさせる工程と、これらの三層からなる各
膜のマスクで素子間分離酸化膜を形成させる工程と、前
記三層構造の酸化膜、窒化膜、酸化膜のうち、窒化膜を
サイドエッチングして第１導電形の不純物を注入させ、
予め第１導電形の不純物注入層を形成させる工程と、前
記三層構造の各膜を除去した後、第１導電形の不純物を
注入させ、これらの不純物を熱拡散して、前記素子間分
離酸化膜から延びるバーズ・ビークの直下に該当する端
部で十分な厚さをもつベース層としての第１導電形の不
純物拡散層を形成させる工程と、エミッタ層としての第
２導電形の不純物拡散層を形成させる工程とを含むこと
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1125688A JPH01185969A (ja) | 1988-01-20 | 1988-01-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1125688A JPH01185969A (ja) | 1988-01-20 | 1988-01-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01185969A true JPH01185969A (ja) | 1989-07-25 |
Family
ID=11772859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1125688A Pending JPH01185969A (ja) | 1988-01-20 | 1988-01-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01185969A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11687339B2 (en) | 2019-04-19 | 2023-06-27 | Cambricon Technologies Corporation Limited | Data processing method and apparatus, and related product |
| US11836491B2 (en) | 2019-04-04 | 2023-12-05 | Cambricon Technologies Corporation Limited | Data processing method and apparatus, and related product for increased efficiency of tensor processing |
-
1988
- 1988-01-20 JP JP1125688A patent/JPH01185969A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11836491B2 (en) | 2019-04-04 | 2023-12-05 | Cambricon Technologies Corporation Limited | Data processing method and apparatus, and related product for increased efficiency of tensor processing |
| US11687339B2 (en) | 2019-04-19 | 2023-06-27 | Cambricon Technologies Corporation Limited | Data processing method and apparatus, and related product |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0576190B2 (ja) | ||
| JPH08162630A (ja) | 半導体素子の高電圧トランジスタ構造及びその製造方法 | |
| JPH01185969A (ja) | 半導体装置の製造方法 | |
| JPH07120705B2 (ja) | 素子間分離領域を有する半導体装置の製造方法 | |
| KR930005508B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3061025B2 (ja) | 半導体装置の製造方法 | |
| JPH07307305A (ja) | 注入マスク上に低温酸化層を用いた、フィールド注入領域が下層をなすフィールド酸化層形成方法 | |
| US5970355A (en) | Method for fabricating semiconductor device | |
| KR930000295B1 (ko) | 횡방향 자기정합을 갖는 바이폴라 트랜지스터의 제조방법 | |
| JP2610906B2 (ja) | ＢｉＭＯＳ半導体回路装置の製造方法 | |
| JPS62293665A (ja) | 半導体集積回路装置の製造方法 | |
| KR100198673B1 (ko) | 반도체 소자의 격리막 형성방법 | |
| KR100382551B1 (ko) | 반도체 소자의 이중 딥 트렌치 형성 방법 | |
| JP3099333B2 (ja) | 半導体装置の製造方法 | |
| JPH04116933A (ja) | 半導体装置の製造方法 | |
| KR930008890B1 (ko) | 반도체소자 분리층 형성방법 | |
| JPH04242934A (ja) | 半導体装置の製造方法 | |
| JPS63253624A (ja) | 半導体装置の製造方法 | |
| JPS63122161A (ja) | 半導体集積回路装置の製造方法 | |
| JPS59181671A (ja) | 半導体装置の製造方法 | |
| JPH05145025A (ja) | 半導体装置の製造方法 | |
| JPH11204668A (ja) | 半導体装置の製造方法 | |
| JPH0414864A (ja) | 半導体装置の製造方法 | |
| JPH0497534A (ja) | 半導体装置の製造方法 | |
| JPS63111667A (ja) | 半導体装置の製造方法 |