JPS63253624A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63253624A
JPS63253624A JP8678287A JP8678287A JPS63253624A JP S63253624 A JPS63253624 A JP S63253624A JP 8678287 A JP8678287 A JP 8678287A JP 8678287 A JP8678287 A JP 8678287A JP S63253624 A JPS63253624 A JP S63253624A
Authority
JP
Japan
Prior art keywords
contact
film
contact hole
conducting
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8678287A
Other languages
English (en)
Inventor
Takatoshi Ushigoe
牛越 貴俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP8678287A priority Critical patent/JPS63253624A/ja
Publication of JPS63253624A publication Critical patent/JPS63253624A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体装置の製造方法に係り、特に、微細パ
ターンの浅い接合に必要なコンタクトイオン打ち込み時
に発生するチャージアップによるコンタクトホールの破
壊を防止するようにしたものである。
(従来の技術) 従来、このような分野の技術としては、例えば、以下に
示すようなものがあった。
第2図は従来の半導体装置の製造工程断面図である。
まず、第2図(a)に示すように、半導体基板1に拡散
N2を設けた後、その上に絶縁II*3を設け、拡散J
!J2上の位置の絶縁膜3にコンタクトホールを設ける
。なお、ここでは、半導体基板はP型、拡散層はN型の
場合について説明する。
次に、コンタクトイン打ち込みを行うために、第2図(
b)に示すように、公知のホトリソ技術でレジスト4を
用い必要部のみ開孔する。
次いで、第2図(c)に示すように、N型となるように
不純物5を高エネルギーでイオン打ち込み(ion i
mplantation)を行う。この場合はリンを打
ち込むが、この時、レジスト4と絶縁膜境界面に??t
r:I6が蓄積される。また、レジスト4の上部にも蓄
積する。高エネルギーで打ち込む程電荷が多くなる。そ
して、第2図(d)に示すように、この電荷がちょうど
落雷のように拡散層に落ち接合を破壊する。例えば、コ
ンタクトホールの径が、1.2μm/口になり、かつ、
イオン打ち込み電流が5mAの場合、あたかも被雷を受
けたように焦魚げになり、周辺のレジストや酸化膜及び
シリコンの結晶が飛び敗る。そして、浅い接合が要求さ
れている微細トランジスタを形成するには、その後の金
属配線工程で接合リークを起こさせないようコンタクト
特性だけ深く接合を作る必要があり、かつ、高濃度を達
成しないとコンタクト不良の原因となるため、コンタク
トイオン打ち込みは高エネルギー、高ドーズ量が要求さ
れている。また、Nチャンネルトランジスタのみだとレ
ジストマスクは必要ないが、現在はCMO5(N/Pチ
ャンネルトランジスタ)型のトランジスタが主流を占め
てきており、Nチャンネルトランジスタの時のPチャン
ネルトランジスタコンタクトのレジスト等でのマスクは
必要不可欠である。
(発明が解決しようとする問題点) 以上したように、従来技術では、高エネルギー、高ドー
ズ量でのコンタクトイオン打ち込みはチャージアップに
より接合破壊を招き、特に、半導体基板の中英部とコン
タクトホールが集中している所に特に多く発生する。第
3図はこの状態を説明するウェハ内チャージアップ発生
状況を示す図中あり、ここでは、リンイオン(P゛)を
7Q k eV KO印加電圧で、8X101Sイオン
/ cJ、イオンビーム電流1a −2,8m Aを条
件としている。従って、エネルギーを落として(例えば
、打ち込み電流を1mA)打ち込むことになるが、しか
し、そのようにすると、処理時間が非常に長くなり(5
m A。
では15秒、1mA2分)、また、所望の接合特性(オ
ーミック性)が得られなくなり、技術的に満足できるも
のではなかった。
本発明は、上記問題点を除去し、コンタクトイオン打ち
込みのチャージアップによる接合破壊を防止し、処理時
間が短く、しかも良好なコンタクトを形成できる半導体
装置の製造方法を提供することを目的とする。
(問題点を解決するための手段) 本発明は、上記問題点を解決するために、半導体基板に
拡散層を設け、その上に絶縁膜を設けた後、前記拡散層
上にコンタクトホールを形成し、コンタクトイオン打ち
込みを行う工程を有する半導体装置の製造方法において
、前記絶縁膜及びコンタクトホール上にコンタクトイオ
ン打ち込み用の導電性マスク膜を形成する工程と、その
導電性マスク膜及び前記絶縁膜を異方性ドライエツチン
グにより除去し、コンタクトホールを形成する工程とを
施すようにしたものである。
(作用) 本発明によれば、上記したように、コンタクトイオン打
ち込みが不必要な所のマスクを導電性を有する物質に変
えたので、ここからコンタクトイオン打ち込み時の電荷
を逃がし、実質的にチャージアップの発生を回避し、接
合破壊を防止することができる。また、この導電性のイ
オン打ち込みマスク形成のバクーユング時に導電性物質
をホ)・リソ技術で開孔する際、異方性ドライエツチン
グにより行うので、コンタクトホールにテーパがつき、
その後の金属配線のコンタクト特性を向上させることが
できる。
(実施例) 以下、本発明の実施例について図面を参照しながら詳細
に説明する。
第1図は本発明の実施例を示す半導体装置の製造工程断
面図である。
まず、第1図(a)に示すように、半導体基板11に拡
散層■2を形成し、その上に眉間(この上に導電性膜を
形成す゛る)絶縁膜13を形成し、この層間絶縁膜13
を公知のホトリソエツチング技術で拡散層12上にコン
タクトを形成する。この後、導電性膜14、例えばW−
5iを公知のCVD法又はスパック法で形成する。
次に、第1図(b)に示すように、公知のホトリソ技術
によりレジスト15を用いコンタクトイオン打ち込みの
必要な部分のみ開孔する。
その後、導電性膜14をエツチングするわけであるが、
この時、異方性ドライエツチング(RIB)を用いる。
すると、第1図(c)に示すように、同時にコンタクト
ホールは45″のテーパーエッチBが形成される。この
後、イオン打ち込み16を行う。
この場合、電荷は、第4図に示されるように、導電性膜
13を伝わりウェハ(半導体基板)17の外周からイオ
ン打ち込み用ウェハステージ18へ逃げる。
この後、コンタクトフローを行い、イオン打ち込みのア
ニールとによりコンタクトの穴にテーパーをつける。同
時にこの実施例の場合、導電性膜であるWSiは堆積時
には30Ω/口のシート抵抗であったものが3Ω/口と
なり、配線として使用するのに充分である。
この後、第1図(d)に示すように、配線用金属19を
蒸着法により堆積し、配線パターニングを公知のホトリ
ソエツチング技術で行う。
このようにして、良好なコンタクト特性を有する半導体
装置を得ることができる。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
(発明の効果) 以上、詳細に説明したように、本発明によれば、導電性
を有するイオン打ち込み用マスクを形成するようにした
ので、チャージアンプによる電荷の発生を防止すること
ができる。また、導電性のマスクのIB[を適当にコン
トロールすることで、高エネルギー、高ドーズ量のコン
タクトイオン打ち込みが可能となる。又、導電性物質の
開孔時に異方性ドライエツチングを用いた場合、コンタ
クトホールにはテーノで−が形成され、配線工程におけ
るコンタクト特性の向上を図ることができる。
【図面の簡単な説明】
第1図は本発明の実施例を示す半導体装置の製造工程断
面図、第2図は従来の半導体装置の製造工程断面図、第
3図はチャージアンプの発生状況の説明図、第4図は本
発明の電荷除電状態を示す概略断面図である。 11・・・半導体基板、12・・・拡散層、13・・・
絶縁膜、14・・・導電性膜、15・・・レジスト、1
9・・・配線用金属。

Claims (1)

  1. 【特許請求の範囲】 半導体基板に拡散層を設け、その上に絶縁膜を設けた後
    、前記拡散層上にコンタクトホールを形成し、コンタク
    トイオン打ち込みを行う工程を有する半導体装置の製造
    方法において、 (a)前記絶縁膜及びコンタクトホール上にコンタクト
    イオン打ち込み用導電性マスク膜を形成する工程と、 (b)該導電性マスク膜及び前記絶縁膜を異方性ドライ
    エッチングにより除去し、コンタクトホールを形成する
    工程とを含むことを特徴とする半導体装置の製造方法。
JP8678287A 1987-04-10 1987-04-10 半導体装置の製造方法 Pending JPS63253624A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8678287A JPS63253624A (ja) 1987-04-10 1987-04-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8678287A JPS63253624A (ja) 1987-04-10 1987-04-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63253624A true JPS63253624A (ja) 1988-10-20

Family

ID=13896324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8678287A Pending JPS63253624A (ja) 1987-04-10 1987-04-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63253624A (ja)

Similar Documents

Publication Publication Date Title
US4149307A (en) Process for fabricating insulated-gate field-effect transistors with self-aligned contacts
JPS6057952A (ja) 半導体装置の製造方法
JP3098848B2 (ja) 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス
JPH073813B2 (ja) 電界効果トランジスタ及びバイポーラトランジスタ構造の製造方法、集積回路製造方法、半導体デバイス製造方法、及び半導体構造の製造方法
JPS63253624A (ja) 半導体装置の製造方法
JP2000307060A (ja) 抵抗素子の製造方法
JP2817226B2 (ja) 半導体装置の製造方法
JPS6138858B2 (ja)
JPH02267943A (ja) Mis型半導体装置の製造方法
JPH01185969A (ja) 半導体装置の製造方法
JPH09213708A (ja) ラテラル・バイポーラトランジスタおよびその製造方法
JPH02220434A (ja) 半導体装置の製造方法
JPH045860A (ja) ショットキーダイオード
JPS59169172A (ja) 半導体記憶装置の製造方法
JPH0444250A (ja) 半導体装置の製造方法
JPH0685052A (ja) 半導体装置の製造方法
JPH02237146A (ja) 半導体装置の製造方法
JPS6386476A (ja) 半導体集積回路装置の製造方法
JPH0274042A (ja) Mis型トランジスタの製造方法
JPH0521369A (ja) 半導体装置の製造方法
JPS58110037A (ja) 半導体装置の製造方法
JPS58190054A (ja) 半導体装置及びその製造方法
JPS61185974A (ja) 半導体装置の製造方法
JPH06181220A (ja) 半導体装置および、その製造方法
JPH053165A (ja) 半導体装置とその製造方法