JPH04242934A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【発明の目的】

【０００２】

【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特にＭＯＳＦＥＴやＤＲＡＭ等の半導体集積回
路における素子分離に関する。

【０００３】

【従来の技術】近年、半導体技術の進歩、特に微細加工
技術の進歩により、いわゆるＭＯＳ型ＤＲＡＭの高集積
化、大容量化が急速に進められている。

【０００４】この高集積化に伴い、ＬＯＣＯＳの限界を
克服するため、フィールド酸化膜の形成後に高加速イオ
ン注入により、このフィールド酸化膜を貫通して反転防
止用不純物を注入する方法が提案されている。

【０００５】この方法によれば、フィールド酸化膜下の
不純物はフィールド酸化時の高温で長時間に及ぶ熱工程
を経験しないため、フィールド酸化膜中への不純物の吸
い出しによる濃度低下に伴う分離耐圧の低下を防ぐこと
ができる。また、基板内での不純物の拡散も小さくなる
ため、ナローチャンネルトランジスタの閾値の上昇（ナ
ローチャンネル効果）も大幅に低減することができる。

【０００６】しかしながら、このような方法を用いた場
合、前記反転防止用不純物は活性化領域下にも注入され
ることとなり、例えばその領域にＭＯＳＦＥＴを形成し
た場合、フィールドエッジではソース・ドレイン部の拡
散層と高濃度で接してしまうことになる。このためジャ
ンクション耐圧が低下し、またリーク電流が増大する上
、接合容量の増大をも引き起こすことになる。

【０００７】さらにまた、チャネル領域下部の不純物濃
度の増大により、基板バイアス効果による閾値の変化も
大きくなってしまうという問題があった。

【０００８】また、ＣＭＯＳ集積回路における素子分離
および反転防止不純物層の形成に際しては、依然として
イオン注入により反転防止層を形成したのち、選択酸化
を行う方法を採用している。

【０００９】この方法は、次のようにして行われている
。

【００１０】まず、図７（ａ）　に示すように、面方位
（１００）、比抵抗１〜５０Ωｃｍのｐ型またはｎ型シ
リコン基板１０１を用意し、ｐウェル１０２およびｎウ
ェル１０３を順次形成したのち、表面に膜厚５０ｎｍ程
度の熱酸化膜１０４を形成した後、膜厚２５０ｎｍ程度
の窒化シリコン膜１０５を順次形成する。

【００１１】この後、図７（ｂ）　に示すように、通常
のフォトレジスト工程により第１の領域（ここではｎチ
ャネルＭＯＳＦＥＴ形成領域）の素子領域上および第２
の領域（ここではｐチャネルＭＯＳＦＥＴ形成領域）の
素子領域上を第１のレジストパターン１０６で被覆し、
反応性イオンエッチングを用いて第１および第２の領域
のフィールド酸化膜形成領域の窒化シリコン膜１０５を
エッチングする。

【００１２】そしてこの第１のレジストパターン１０６
を除去し、図７（ｃ）に示すように、再びレジストを塗
布しリソグラフィを行い、第２の領域を第２のレジスト
パターン１１１で被覆し、第１の領域の素子領域を覆う
窒化シリコン膜１０５をマスクとして、フィールドイオ
ン注入を行い、ｐ型の反転防止不純物層１０７を形成す
る。ここでは、注入イオン種としてボロンを用い、加速
電圧６０ｋｅＶ，ドーズ量１×１０１３ｃｍ−２のイオ
ン注入条件で行う。

【００１３】さらに、図７（ｄ）　に示すように、第２
のレジストパターン１１１を剥離除去した後再び通常の
フォトレジスト工程により第１の領域（ここではｎチャ
ネルＭＯＳＦＥＴ形成領域）全体を第３のレジストパタ
ーン１１２で被覆し、第２の領域の素子領域を覆う窒化
シリコン膜１０５をマスクとして、フィールドイオン注
入を行い、ｎ型の反転防止不純物層１０９を形成する。 ここではイオン種としてリン（Ｐ）を用い、加速電圧１
００ｋｅＶ，ドーズ量１×１０１３ｃｍ−２のイオン注
入条件で行う。

【００１４】さらに、図７（ｅ）　に示すようにこの第
３のレジストパターン１１２を除去し、選択酸化法を用
いて酸化を行い、耐酸化性膜としての窒化シリコン膜１
０５から露呈する領域にフィールド酸化膜１１０を形成
する。

【００１５】そして最後に、図７（ｆ）　に示すように
素子形成領域を覆う窒化シリコン膜１０５および酸化シ
リコン膜１０４を除去し、通常の方法によりこの素子領
域内に順次素子を形成するこの方法では、図７（ｃ）　
および図７（ｄ）　の工程におけるイオン注入に際して
マスクとしての窒化シリコン膜が薄いと不純物が突き抜
けてしまい、マスクとしての効果を果たさなくなるため
、所定の膜厚は必要となる。しかしながら、フィールド
酸化時におけるストレス緩和のためにはこの膜厚はある
程度薄い方がよい。また薄いとバーズビークが大きくな
るため、素子分離に要する面積が大きくなるという問題
がある。このようにすべての要件を満たす窒化シリコン
膜の膜厚を選ぶのは困難である。

【００１６】このため、イオン注入時におけるマスクと
しての要件を満たすために窒化シリコン膜上に他の膜を
積層したりする方法も提案されている。

【００１７】また、上記方法ではこのような素子分離工
程のみに３回のリソグラフィ工程を必要とし作業性が悪
いという問題もあった。

【００１８】

【発明が解決しようとする課題】このようにフィールド
酸化後に反転防止用イオン注入を行う方法によれば、反
転防止用不純物は活性化領域下にも注入されることとな
り、その領域にＭＯＳＦＥＴを形成した場合、フィール
ドエッジではソース・ドレイン部の拡散層と高濃度で接
してしまうことになる。このためジャンクション耐圧が
低下し、またリーク電流が増大する上、接合容量の増大
をも引き起こすことになる。

【００１９】さらにまた、チャネル領域下部の不純物濃
度の増大により、基板バイアス効果による閾値の変化も
大きくなってしまうという問題があった。

【００２０】一方、イオン注入後にフィールド酸化を行
なう方法においても、耐酸化性膜の膜厚を最適値に選ぶ
のは困難でありまた、複数の条件で反転防止用の不純物
層形成のためのイオン注入を行う必要がある場合、耐酸
化性膜のパターン形成に加え、各イオン注入時における
他の領域の保護のためのレジストパターンを形成するリ
ソグラフィ工程が必要であり、反転防止用の不純物層の
種類の数に１を加えた回数のリソグラフィ工程を必要と
し作業性が悪いという問題もあった。

【００２１】本発明は前記実情に鑑みてなされたもので
、素子分離耐圧を向上させ、ナローチャンネル効果を抑
制しつつ、接合耐圧の低下、接合電流の増大および接合
容量の増大を防止し、ＭＯＳＦＥＴの基板バイアス効果
をも抑制することのできる素子分離方法を提供すること
を目的とする。

【００２２】また本発明の第２の目的は、作業性が良好
で微細化の可能な素子分離方法を提供することにある。

【００２３】

【発明の構成】

【００２４】

【課題を解決するための手段】そこで本発明の第１では
、フィールド酸化膜の形成後、あらかじめ、フィールド
酸化膜領域上部にのみ開口部を形成したマスクを介して
高加速イオン注入を行い、フィールド酸化膜領域下のみ
に反転防止用不純物層を形成するようにしている。

【００２５】また、本発明の第２では、素子分離および
反転防止不純物層の形成に際し、複数の条件で反転防止
用の不純物層形成のためのイオン注入を行う必要がある
場合、第１の領域の耐酸化性膜パターンをパターニング
する際に用いた第１のレジストパターンを残したままで
、反転防止不純物層形成のための不純物イオン注入を行
い、このレジストパターン除去後、再びレジストパター
ンを形成し、これをマスクとして第２の領域の耐酸化性
膜パターンを形成し、さらにこの第２のレジストパター
ンを残したままで、反転防止不純物層形成のための不純
物イオン注入を行い、この後選択酸化を行うようにして
いる。

【００２６】

【作用】上記第１の構成によれば、フィールド酸化膜の
形成後、フィールド酸化膜領域下のみに選択的に高加速
イオン注入を行い、反転防止用不純物層を形成するよう
にしているため、素子領域にＭＯＳＦＥＴを形成する場
合にも、反転防止用不純物層がソース・ドレイン拡散層
と接触することはなく、接合耐圧の低下、接合リーク電
流の増大および接合容量の増大を抑制することができる
。

【００２７】さらにＭＯＳＦＥＴのチャネル下にも不純
物は注入されないため、基板バイアス効果による閾値の
上昇も抑制することができる。

【００２８】上記第２の構成によれば、リソグラフィ工
程を低減することができ工程の簡略化が可能となる。

【００２９】また、イオン注入に際し、耐酸化性膜パタ
ーン上にレジストパターンを残したままイオン注入を行
うため、突き抜け防止の点から耐酸化性膜の膜厚を厚く
する必要がなくなり、バーズビークの入り方やストレス
緩和の目的のみから膜厚を選ぶことができ、高集積化が
可能で信頼性の高い半導体装置を得る事が可能となる。

【００３０】

【実施例】以下本発明の実施例について図面を参照しつ
つ詳細に説明する。

【００３１】実施例１ この半導体装置では、図１に示すように、ｐ型シリコン
基板１表面にＬＯＣＯＳ法によって形成したフィールド
酸化膜２の下に、このフィールド酸化膜２の外縁よりも
内側にのみ反転防止用のｐ型不純物層５を形成したこと
を特徴とするもので、このフィールド酸化膜２によって
素子分離のなされた素子領域内にはｎ＋　拡散層７が形
成されソースドレイン領域を構成している。ここで６は
多結晶シリコン層からなるゲート電極、８は酸化シリコ
ン膜からなる層間絶縁膜、９は層間絶縁膜８に形成され
たコンタクト孔ｈを介してソースドレイン層にコンタク
トする配線層である。

【００３２】次にこの半導体装置の製造工程について説
明する。

【００３３】まず、図２（ａ）　に示すようにｐ型シリ
コン基板１表面に、通常のＬＯＣＯＳ法により、選択的
にフィールド酸化膜２を形成し、素子分離を行う。

【００３４】次いで図２（ｂ）　に示すように、レジス
トを塗布し、リソグラフィ技術によりフィールド酸化膜
形成領域上に、フィールド酸化膜形成領域よりもやや小
さめの開口部を有するレジストパターン３を形成し、こ
れをマスクとしてＢ＋　（ボロン）イオンをイオン注入
し、フィールド酸化膜形成領域下にのみｐ型反転防止層
５を形成する。このときのイオン注入条件は１４０Ｋｅ
Ｖ，１×１０１３ｃｍ−２とする。そして図２（ｃ）　
に示すように、ゲート電極６を形成し、これをマスクと
してイオン注入を行い、ｎ＋　型不純物拡散層からなる
ソース・ドレイン領域７を形成し、ＣＶＤ法により酸化
シリコン膜からなる層間絶縁膜８を形成し、コンタクト
孔ｈを形成してさらにバリアメタル層（図示せず）およ
びアルミニウム配線層を形成し、図１に示したような半
導体装置が完成する。

【００３５】なお、前記実施例では素子領域内にＭＯＳ
ＦＥＴを形成したＭＯＳ型半導体装置について説明した
が、素子領域に形成される素子としてはＭＯＳＦＥＴに
限定されることなく他の素子にも適用可能であることは
いうまでもない。

【００３６】実施例２ 次に、本発明の第２の実施例について説明する。

【００３７】ＣＭＯＳ集積回路における素子分離および
反転防止不純物層の形成に際し、第１導電型領域の耐酸
化性膜パターンをパターニングする際に用いた第１のレ
ジストパターンを残したままで、反転防止不純物層形成
のための不純物イオン注入を行い、このレジストパター
ン除去後、再びレジストパターンを形成し、これをマス
クとして第２導電型領域の耐酸化性膜パターンを形成し
、さらにこの第２のレジストパターンを残したままで、
反転防止不純物層形成のための不純物イオン注入を行い
、この後選択酸化を行うものである。

【００３８】この方法を、図３（ａ）　乃至図３（ｅ）
　に示す。

【００３９】まず、面方位（１００）、比抵抗１〜５０
Ωｃｍのｐ型またはｎ型シリコン基板１１を用意し、通
常の方法でｐウェル１２およびｎウェル１３を順次形成
する。次に、図３（ａ）　に示すように、この表面に膜
厚３０ｎｍ程度の熱酸化膜１４を形成した後、膜厚１５
０ｎｍ程度の窒化シリコン膜１５を順次形成する。

【００４０】この後、図３（ｂ）　に示すように、通常
のフォトレジスト工程により第１の領域（ここではｎチ
ャネルＭＯＳＦＥＴ形成領域）の素子領域上および第２
の領域（ここではｐチャネルＭＯＳＦＥＴ形成領域）全
体を第１のレジストパターン１６で被覆し、反応性イオ
ンエッチングを用いて第１の領域のフィールド酸化膜形
成領域の窒化シリコン膜１５をエッチングする。そして
この第１のレジストパターン１６を残したまま、この第
１のレジストパターン１６をマスクとして、フィールド
イオン注入を行い、ｐ型の反転防止不純物層１７を形成
する。ここでは、注入イオン種としてボロンを用い、加
速電圧６０ｋｅＶ，ドーズ量１×１０１３ｃｍ−２のイ
オン注入条件で行う。

【００４１】さらに、図３（ｃ）　に示すように、第１
のレジストパターン１６を剥離除去した後再び通常のフ
ォトレジスト工程により第２の領域（ここではｎチャネ
ルＭＯＳＦＥＴ形成領域）全体および第２の領域（ここ
ではｐチャネルＭＯＳＦＥＴ形成領域）の素子領域を第
２のレジストパターン１８で被覆し、反応性イオンエッ
チングを用いて第２の領域のフィールド酸化膜形成領域
の窒化シリコン膜１５をエッチングする。このとき、シ
リコン基板がエッチングダメージを受けないように酸化
シリコン膜１４と窒化シリコン膜１５との間に十分なエ
ッチング選択比がとれるようなエッチング条件を選ぶよ
うにする。これは図３（ｂ）　におけるエッチングにお
いても同様である。そしてこの第２のレジストパターン
１８を残したまま、この第２のレジストパターン１８を
マスクとして、フィールドイオン注入を行う。ここでは
イオン種としてリン（Ｐ）を用い、加速電圧１００ｋｅ
Ｖ，ドーズ量１×１０１３ｃｍ−２のイオン注入条件で
行う。

【００４２】この後、図３（ｄ）　に示すようにレジス
トパターン１８を除去し、通常の選択酸化法を用いて酸
化を行い、耐酸化性膜としての窒化シリコン膜１５から
露呈する領域にフィールド酸化膜２０を形成する。

【００４３】そして最後に、図３（ｅ）　に示すように
素子形成領域を覆う窒化シリコン膜１５および酸化シリ
コン膜１４を除去し、通常の方法によりこの素子領域内
に順次素子を形成するこのようにして極めて容易に素子
分離を行うことができる。

【００４４】従来の方法では３回必要であったリソグラ
フィ工程がこの方法では２回で済み工程の簡略化をはか
ることができる。

【００４５】また、従来はフィールドイオン注入時に突
き抜け防止用に窒化シリコン膜上に他の膜を形成してい
たが、本発明の方法によればレジストパターンがあるた
め、このような工夫をする必要がなく、工程の簡略化を
はかることができる。

【００４６】さらに、この方法によれば窒化シリコン膜
上にレジストパターンがあるため、突き抜けの心配なく
窒化シリコン膜の膜厚を選択することができ、たとえば
バーズビークの入り方やストレス緩和を考慮した上での
望ましい膜厚を選ぶようにすれば良いため、素子分離の
微細化が可能となり、高集積化が可能となる。

【００４７】なお、前記実施例では第１の領域および第
２の領域をそれぞれをｎチャネルＭＯＳＦＥＴおよびｐ
チャネルＭＯＳＦＥＴの形成に用いるようにしたが、こ
のようなＣＭＯＳの場合に限定されることなく、フィー
ルドイオン注入の条件を変更したい領域を分割するよう
にすればよく、高電圧を印加する領域だけ分割するよう
な場合にも適用可能である。このような場合にも本発明
の方法を用いることによりリソグラフィ工程の回数を１
回少なくすることができる。

【００４８】実施例３ 次に、ウェル境界におけるパターン処理を変えた場合の
例について説明する。この方法を、図４（ａ）　乃至図
４（ｄ）　に示す。

【００４９】まず、実施例２と同様に面方位（１００）
、比抵抗１〜５０Ωｃｍのｐ型またはｎ型シリコン基板
１１にｐウェル１２およびｎウェル１３を順次形成し、
表面に熱酸化膜１４および窒化シリコン膜１５を順次形
成する。

【００５０】そして、図４（ａ）　に示すように、実施
例２と同様、通常のフォトレジスト工程により第１の領
域（ここではｎチャネルＭＯＳＦＥＴ形成領域）の素子
領域上および第２の領域（ここではｐチャネルＭＯＳＦ
ＥＴ形成領域）全体を第１のレジストパターン１６で被
覆し、反応性イオンエッチングを用いて第１の領域のフ
ィールド酸化膜形成領域の窒化シリコン膜１５をエッチ
ングし、さらにこの第１のレジストパターン１６を残し
たまま、この第１のレジストパターン１６をマスクとし
て、フィールドイオン注入を行い、ｐ型の反転防止不純
物層１７を形成する。このとき、第２の領域全体を覆う
レジストパターンを、幅ａ（０．５〜１．０μｍ　）だ
け第１の領域上に張り出させるようにする。

【００５１】さらに、図４（ｂ）　に示すように、第１
のレジストパターン１６を剥離除去した後再び通常のフ
ォトレジスト工程により第２の領域（ここではｎチャネ
ルＭＯＳＦＥＴ形成領域）全体および第２の領域（ここ
ではｐチャネルＭＯＳＦＥＴ形成領域）の素子領域を第
２のレジストパターン１８で被覆し、反応性イオンエッ
チングを用いて第２の領域のフィールド酸化膜形成領域
の窒化シリコン膜１５をエッチングし、さらにこの第２
のレジストパターン１８を残したまま、この第２のレジ
ストパターン１８をマスクとして、フィールドイオン注
入を行い、ｐ型の反転防止不純物層１９を形成する。こ
こでも第１の領域全体を覆うレジストパターンを幅ｂ（
０．５〜１．０μｍ　）だけ第２の領域上に張り出させ
るようにする。後は実施例２と同様に行う。すなわち、
図４（ｃ）に示すようにレジストパターン１８を除去し
、通常の選択酸化法を用いて酸化を行い、耐酸化性膜と
しての窒化シリコン膜１５から露呈する領域にフィール
ド酸化膜２０を形成する。

【００５２】そして最後に、図４（ｄ）　に示すように
素子形成領域を覆う窒化シリコン膜１５および酸化シリ
コン膜１４を除去し、通常の方法によりこの素子領域内
に順次素子を形成するこのようにして極めて容易に素子
分離を行うことができる。

【００５３】このようにすることにより合わせずれによ
るシリコン基板の誤エッチングを完全に防ぐことができ
る。また通常ウェル境界領域には素子形成を行わないた
め、素子の集積度にも影響を与えることはない。

【００５４】実施例４ 本発明の第４の実施例について説明する。

【００５５】この方法は実施例２における図３（ｂ）　
の工程であるイオン注入工程に先だち、図５に示すよう
に下地酸化膜である酸化シリコン膜１４を除去しておく
ようにしたものである。

【００５６】他の工程については実施例２と全く同様に
行う。

【００５７】この方法によれば、実施例２による効果に
加えて、窒化シリコン膜をエッチングした後の酸化シリ
コン膜１４のばらつきによるイオン注入層のばらつきに
起因する注入深さのばらつきを防止することができる。

【００５８】また酸化シリコン膜１４表面に残留するエ
ッチングの際の汚染物がイオン注入時に基板内部に注入
される（いわゆるノックオン現象）を防ぐことができる
。さらに、このノックオン現象の防止という目的のみを
達成するには酸化シリコン膜１４の表面のみを例えば希
弗酸液を用いて軽くエッチングだけでもよい。

【００５９】実施例５ 本発明の第５の実施例について説明する。

【００６０】この方法は実施例４の方法を実施する際に
、シリコン基板表面が露出し第２のレジストパターンを
形成する際に基板表面にレジストが直接付着し汚染され
るのを防止するために、第１の領域へのイオン注入後、
第２のレジストパターンの形成に先立ち図６に示すよう
に第１の領域に露呈する基板表面を２０ｎｍ程度酸化し
酸化シリコン膜２４を形成しておくようにしたものであ
る。

【００６１】他の工程については実施例２と全く同様に
行う。

【００６２】

【発明の効果】以上説明してきたように、本発明の第１
によれば、フィールド酸化膜の形成後、フィールド酸化
膜領域下のみに選択的に高加速イオン注入を行い、反転
防止用不純物層を形成するようにしているため、接合耐
圧の低下、接合リーク電流の増大および接合容量の増大
等を抑制し信頼性の高い半導体装置を得ることができる
。　　また本発明の第２の構成によれば、フィールド酸
化に先立ち、反転防止不純物層の形成のためのイオン注
入を行うに際し、耐酸化性膜パターン上にレジストパタ
ーンを残したままイオン注入を行うため、突き抜け防止
の点から耐酸化性膜の膜厚を厚くする必要がなくなり、
バーズビークの入り方やストレス緩和の目的のみから膜
厚を選ぶことができ、工程が簡略でかつ高集積化が可能
で信頼性の高い半導体装置を得る事が可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の半導体装置を示す説明
図。

【図２】本発明の第１の実施例の半導体装置の製造工程
図。

【図３】本発明の第２の実施例の半導体装置の製造工程
図。

【図４】本発明の第３の実施例の半導体装置の製造工程
図。

【図５】本発明の第４の実施例の半導体装置の製造工程
の一部を示す図。

【図６】本発明の第５の実施例の半導体装置の製造工程
の一部を示す図。

【図７】従来例の半導体装置の製造工程図。

【符号の説明】

１　　ｐ型シリコン基板 ２　　フィールド酸化膜 ３　　レジストパターン ５　　反転防止不純物層 ６　　ゲート電極 ７　　ｎ＋　拡散層 ８　　層間絶縁膜 ｈ　　コンタクト孔 ９…配線層 １１　　ｐ型シリコン基板 １２　　ｐウェル １３　　ｎウェル １４　　酸化シリコン膜 １５　　窒化シリコン膜 １６　　第１のレジストパターン １７　　反転防止不純物層 １８　　第２のレジストパターン １９　　反転防止不純物層 ２０　　フィールド酸化膜 ２４　　酸化シリコン膜 １０１　　ｐ型シリコン基板 １０２　　ｐウェル １０３　　ｎウェル １０４　　酸化シリコン膜 １０５　　窒化シリコン膜 １０６　　第１のレジストパターン １０７　　反転防止不純物層 １１１　　第２のレジストパターン １０９　　反転防止不純物層 １１２　　第３のレジストパターン １１０　　フィールド酸化膜

Claims (2)

【特許請求の範囲】
1. 【請求項１】基板表面の所定の領域にフィールド酸化膜
   を形成するフィールド酸化膜形成工程と、フィールド酸
   化膜領域上部にのみ開口部を形成したマスクパターンを
   形成するマスク形成工程と、前記マスクパターンを介し
   て高加速イオン注入を行い、フィールド酸化膜領域下の
   みに反転防止用不純物層を形成するイオン注入工程とを
   含むことを特徴とする半導体装置の製造方法。
2. 【請求項２】基板表面の所定の領域に、耐酸化性膜を形
   成する耐酸化性膜形成工程と、基板表面の第１の領域の
   素子分離領域にのみ開口を有する第１のレジストパター
   ンを形成する第１のレジストパターン形成工程と、前記
   第１のレジストパターンをマスクとして前記第１の領域
   の耐酸化性膜をパターニングする第１のパターニング工
   程と、前記第１のレジストパターンを残したままで、不
   純物イオン注入を行い第１の反転防止不純物層を形成す
   る第１の不純物イオン注入工程と、基板表面の第２の領
   域の素子分離領域にのみ開口を有する第２のレジストパ
   ターンを形成する第２のレジストパターン形成工程と、
   前記第２のレジストパターンをマスクとして前記第２の
   領域の耐酸化性膜をパターニングする第２のパターニン
   グ工程と、前記第２のレジストパターンを残したままで
   、不純物イオン注入を行い第２の反転防止不純物層を形
   成する第２の不純物イオン注入工程と、前記第１および
   第２の領域の耐酸化性膜パターンをマスクとして選択酸
   化を行いフィールド酸化膜を形成する選択酸化工程とを
   含むことを特徴とする半導体装置の製造方法。