JPS60161617A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60161617A JPS60161617A JP1854584A JP1854584A JPS60161617A JP S60161617 A JPS60161617 A JP S60161617A JP 1854584 A JP1854584 A JP 1854584A JP 1854584 A JP1854584 A JP 1854584A JP S60161617 A JPS60161617 A JP S60161617A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- ions
- mask
- implanting ions
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 150000002500 ions Chemical class 0.000 claims abstract description 15
- 239000004020 conductor Substances 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract description 11
- 238000010884 ion-beam technique Methods 0.000 abstract description 2
- 238000005468 ion implantation Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 3
- 230000005465 channeling Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、半導体装置の製造方法に関し、マスクレス
イオン注入を行う際、注入イオンの濃度プロファイルを
容易に制御することを目的とした半導体装置の製造方法
に関するものである。
イオン注入を行う際、注入イオンの濃度プロファイルを
容易に制御することを目的とした半導体装置の製造方法
に関するものである。
従来、半導体基板にイオン注入する方法としては、第１
図（ａ）に示すように半導体基板１にイオン注入する際
レジストマスク２を用い、イオン注入方向４を半導体基
板１の結晶軸方向３に対し角度θ傾げた方向からイオン
注入する方法と、第１図（ｂ）に示すように第１図（ａ
）で用いたレジストマスク２を用いずに結晶軸方向３と
同一方向にイオン注入する方法があった。
図（ａ）に示すように半導体基板１にイオン注入する際
レジストマスク２を用い、イオン注入方向４を半導体基
板１の結晶軸方向３に対し角度θ傾げた方向からイオン
注入する方法と、第１図（ｂ）に示すように第１図（ａ
）で用いたレジストマスク２を用いずに結晶軸方向３と
同一方向にイオン注入する方法があった。
第１図（ａ）の方法においては、半導体基板１は結晶軸
方向３に垂直な面を使用しており、レジストマスク２を
イオン注入マスクとしてイオン注入を行っている。この
場合、半導体基板１の結晶軸方向３に対し、角度θ（８
°程度）をもたせてイオン注入を行い、注入イオンのチ
ャネリング効果を防止している。
方向３に垂直な面を使用しており、レジストマスク２を
イオン注入マスクとしてイオン注入を行っている。この
場合、半導体基板１の結晶軸方向３に対し、角度θ（８
°程度）をもたせてイオン注入を行い、注入イオンのチ
ャネリング効果を防止している。
また、第１図（ｂ）の方法においては、半導体基板１は
結晶軸方向３に垂直な面を使用しており、レジストマス
ク２を用いないマスクレスイオン注入を行っている。
結晶軸方向３に垂直な面を使用しており、レジストマス
ク２を用いないマスクレスイオン注入を行っている。
第１図（ａ）のような方法では、ＬＳＩの微細化に際し
、イオン注入マスク形成のためのパターニング技術が困
難となる点、また、角度θを施したイオン注入方向４か
らイオン注入するためにイオン注入マスクのシャドウ部
分ができる点などが欠点であった。
、イオン注入マスク形成のためのパターニング技術が困
難となる点、また、角度θを施したイオン注入方向４か
らイオン注入するためにイオン注入マスクのシャドウ部
分ができる点などが欠点であった。
また、第１図（ｂ）のような方法では、結晶軸方向３と
イオン注入方向５とが同一であるため、注入イオンがチ
ャネリングを起こし、所望の深さ以上に屑を形成してし
まう欠点があった。
イオン注入方向５とが同一であるため、注入イオンがチ
ャネリングを起こし、所望の深さ以上に屑を形成してし
まう欠点があった。
この発明は、上記従来のものの欠点を除去するため罠な
されたもので、半導体基板の結晶軸方向を所定角度傾け
た結晶軸方向を有する半導体基板を用いることにより注
入イオンの深さ方向の制御を容易にしたものである。
されたもので、半導体基板の結晶軸方向を所定角度傾け
た結晶軸方向を有する半導体基板を用いることにより注
入イオンの深さ方向の制御を容易にしたものである。
以下、この発明について説明する。
第２図はこの発明の一実施例を説明するための図で、半
導体基板１とし【、微細化ＬＳＩｆｉ造のためにマスク
レスイオン注入を行う際、半導体基板１の結晶軸方向６
を垂直な面から所要角度θ（８°程度）を施したもの、
例えば（１，０，０）方向から＜１．１１２）方向へ８
°程度ずらした方向に垂直な面をもつ半導体基板を用い
ることにより、イオンビームの進行方向からみると半導
体基板１の結晶内の原子が面内忙多数不規則に存在する
こととなり、注入イオンの深さ方向の制御を容易に行え
るようにしたものである。
導体基板１とし【、微細化ＬＳＩｆｉ造のためにマスク
レスイオン注入を行う際、半導体基板１の結晶軸方向６
を垂直な面から所要角度θ（８°程度）を施したもの、
例えば（１，０，０）方向から＜１．１１２）方向へ８
°程度ずらした方向に垂直な面をもつ半導体基板を用い
ることにより、イオンビームの進行方向からみると半導
体基板１の結晶内の原子が面内忙多数不規則に存在する
こととなり、注入イオンの深さ方向の制御を容易に行え
るようにしたものである。
以上説明したようにこの発明は、半導体基板として、結
晶軸方向に垂直な面から所要角度傾けた結晶軸方向を有
する半導体基板を用い【マスクレスイオン注入を行うよ
うにしたので、注入イオンの層の深さを精度よく、かつ
容易に制御でき、微細化ＬＳＩ製造プロセスに寄与でき
る効果が得られるものである。
晶軸方向に垂直な面から所要角度傾けた結晶軸方向を有
する半導体基板を用い【マスクレスイオン注入を行うよ
うにしたので、注入イオンの層の深さを精度よく、かつ
容易に制御でき、微細化ＬＳＩ製造プロセスに寄与でき
る効果が得られるものである。
第１図（ａ） 、（ｂ）は従来の半導体基板を用いた場
合のイオン注入プロセスを説明するための図、第２図は
この発明の一実施例を説明するための図である。 図中、１は半導体基板、５はイオン注入方向、６は結晶
軸方向である。 なお、図中の同一符号は同一または相当部分を示す。 代理人 大岩増雄 （外２名） 第１図 第２図
合のイオン注入プロセスを説明するための図、第２図は
この発明の一実施例を説明するための図である。 図中、１は半導体基板、５はイオン注入方向、６は結晶
軸方向である。 なお、図中の同一符号は同一または相当部分を示す。 代理人 大岩増雄 （外２名） 第１図 第２図
Claims (1)
- 半導体基板にマスクを用いずにイオン注入する導体基板
を用い、前記半導体基板面に対し垂直方向からイオン注
入することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1854584A JPS60161617A (ja) | 1984-02-02 | 1984-02-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1854584A JPS60161617A (ja) | 1984-02-02 | 1984-02-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60161617A true JPS60161617A (ja) | 1985-08-23 |
Family
ID=11974603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1854584A Pending JPS60161617A (ja) | 1984-02-02 | 1984-02-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60161617A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6433924A (en) * | 1987-07-29 | 1989-02-03 | Sony Corp | Semiconductor wafer |
-
1984
- 1984-02-02 JP JP1854584A patent/JPS60161617A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6433924A (en) * | 1987-07-29 | 1989-02-03 | Sony Corp | Semiconductor wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62142318A (ja) | 半導体装置の製造方法 | |
| JPS61220424A (ja) | 半導体装置の製造方法 | |
| JPS60161617A (ja) | 半導体装置の製造方法 | |
| JPS629673B2 (ja) | ||
| US4479830A (en) | Method of manufacturing a semiconductor device using epitaxially regrown protrusion as an alignment marker | |
| JPS6341019A (ja) | イオン注入方法 | |
| JP2537180B2 (ja) | 半導体装置の製造方法 | |
| JPH02177426A (ja) | 半導体ウェハの製造方法 | |
| JPS62274621A (ja) | イオン注入方法 | |
| JPS61198730A (ja) | 半導体装置製造のエツチング方法 | |
| JPS6433924A (en) | Semiconductor wafer | |
| JPS59219932A (ja) | 半導体装置の製造方法 | |
| JPS59175722A (ja) | 半導体装置製造用ホトマスク | |
| JPH02201922A (ja) | 半導体装置の製造方法 | |
| JPS5923522A (ja) | ドライエツチング方法 | |
| JPS62159469A (ja) | 絶縁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS59201415A (ja) | 半導体装置の製造方法 | |
| JPH0254526A (ja) | 半導体装置の製造方法 | |
| JPS61161717A (ja) | ゲ−ト電極パタ−ンの形成方法 | |
| JPH05343344A (ja) | 半導体装置製造におけるイオン注入方法 | |
| JPH01115120A (ja) | 薄膜形成方法 | |
| JPS63237412A (ja) | 半導体装置の製造方法 | |
| JPS59213135A (ja) | 半導体の微細加工方法 | |
| JPS62114270A (ja) | 半導体装置の製造方法 | |
| JPS63181381A (ja) | ＧａＡｓＭＥＳＦＥＴの製造方法 |