JPS629673B2 - - Google Patents
Info
- Publication number
- JPS629673B2 JPS629673B2 JP56059852A JP5985281A JPS629673B2 JP S629673 B2 JPS629673 B2 JP S629673B2 JP 56059852 A JP56059852 A JP 56059852A JP 5985281 A JP5985281 A JP 5985281A JP S629673 B2 JPS629673 B2 JP S629673B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- plasma
- torr
- etched
- approximately
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
- H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
- H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
- H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
- H10P50/268—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
- H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
Landscapes
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明はドライエツチング方法に関し、詳しく
は、不純物濃度が部分的に異なるシリコンを、同
時にエツチすることのできるドライエツチング方
法に関する。
は、不純物濃度が部分的に異なるシリコンを、同
時にエツチすることのできるドライエツチング方
法に関する。
プラズマエツチングやイオンエツチングによつ
て、単結晶シリコンもしくは多結晶シリコンをエ
ツチする場合、従来のエツチング方法では、上記
シリコンのエツチングの速度や加工形状もしくは
寸法が、上記シリコンの特性によつて差異が生ず
るという問題があつた。
て、単結晶シリコンもしくは多結晶シリコンをエ
ツチする場合、従来のエツチング方法では、上記
シリコンのエツチングの速度や加工形状もしくは
寸法が、上記シリコンの特性によつて差異が生ず
るという問題があつた。
すなわち、半導体装置製造の過程において、単
結晶シリコン基板や多結晶シリコン膜の所望部分
に、リン、ボロンもしくはヒ素などの不純物を拡
散したり、イオン打込みによつて不純物を打込ん
だ後に、上記ドライエツチングを行なうと、不純
物濃度の差によつてエツチング速度が異なるた
め、同一のウエハーの不純物濃度が異なる複数の
領域間にエツチング速度の差が生ずる。
結晶シリコン基板や多結晶シリコン膜の所望部分
に、リン、ボロンもしくはヒ素などの不純物を拡
散したり、イオン打込みによつて不純物を打込ん
だ後に、上記ドライエツチングを行なうと、不純
物濃度の差によつてエツチング速度が異なるた
め、同一のウエハーの不純物濃度が異なる複数の
領域間にエツチング速度の差が生ずる。
したがつて、このようなウエハーを同時にエツ
チングしなければならない場合は、各部分を同一
時間内でエツチすることができず、エツチング深
さ（エツチング量）が異なつてしまう。
チングしなければならない場合は、各部分を同一
時間内でエツチすることができず、エツチング深
さ（エツチング量）が異なつてしまう。
また、通常のプラズマエツチングでは、深さ方
向のエツチングが終了した後に、サイドエツチが
進行し、パターン幅が狭くなるので、不純物濃度
が部分的に異なる場合は、得られるパターンの寸
法精度が、それぞれ部分的に異なつてしまう。
向のエツチングが終了した後に、サイドエツチが
進行し、パターン幅が狭くなるので、不純物濃度
が部分的に異なる場合は、得られるパターンの寸
法精度が、それぞれ部分的に異なつてしまう。
本発明の目的は、従来のドライエツチング方法
の有する上記問題を解決し、不純物濃度がそれぞ
れ異なる領域に対するエツチング速度の差をなく
し、同一の寸法精度で所望パターンを形成するこ
とのできるドライエツチング方法を提供すること
である。
の有する上記問題を解決し、不純物濃度がそれぞ
れ異なる領域に対するエツチング速度の差をなく
し、同一の寸法精度で所望パターンを形成するこ
とのできるドライエツチング方法を提供すること
である。
以下、本発明を詳細に説明する。
第１図は、半導体装置の製造などに用いられる
プラズマエツチング装置を示し、ガラス製反応容
器１内にエツチすべきシリコンウエハー２を置
き、ガス供給管３から反応ガスを供給しながら、
上記反応容器１の外側に置かれた電極４に高周波
電力を印加して、反応容器１内にプラズマを発生
させることにより、ウエハー２をエツチする。
プラズマエツチング装置を示し、ガラス製反応容
器１内にエツチすべきシリコンウエハー２を置
き、ガス供給管３から反応ガスを供給しながら、
上記反応容器１の外側に置かれた電極４に高周波
電力を印加して、反応容器１内にプラズマを発生
させることにより、ウエハー２をエツチする。
また、第２図は、平行平板形反応性スパツタエ
ツチング装置（反応性イオンエツチング装置とも
いう）を示し、反応容器５内に平行に対向して置
かれた平板電極６の一方に、エツチすべきウエハ
ー７を置き、上記平板電極６に高周波電力を印加
して、エツチングを行なう。
ツチング装置（反応性イオンエツチング装置とも
いう）を示し、反応容器５内に平行に対向して置
かれた平板電極６の一方に、エツチすべきウエハ
ー７を置き、上記平板電極６に高周波電力を印加
して、エツチングを行なう。
これらの装置を用いた従来のエツチング方法で
は、上記のように、不純物濃度によつてエツチン
グ速度が異なり、一般に不純物濃度が高いほど、
反応速度が大きい。
は、上記のように、不純物濃度によつてエツチン
グ速度が異なり、一般に不純物濃度が高いほど、
反応速度が大きい。
これは、ドライエツチングの場合も、化学反応
によつてエツチされる度合が大きく、化学反応速
度の差異によつてエツチング速度に差異が生じた
ためであるが、エツチ速度が部分的に異なると、
下記二つの問題が生ずる。
によつてエツチされる度合が大きく、化学反応速
度の差異によつてエツチング速度に差異が生じた
ためであるが、エツチ速度が部分的に異なると、
下記二つの問題が生ずる。
(1) 第３図に例示したように、低不純物濃度の多
結晶シリコン膜１１と高不純物濃度の多結晶シ
リコン膜１２が存在した場合、レジストマスク
１３の下に生ずる各サイドエツチ１４，１５の
エツチ幅は互いに異なる。これは、エツチング
の終了した後、オーバーエツチングが行なわれ
てマスク１３の下部が横方向にエツチされ、こ
の横方向のエツチング時間が、不純物濃度によ
つて異なるためである。
結晶シリコン膜１１と高不純物濃度の多結晶シ
リコン膜１２が存在した場合、レジストマスク
１３の下に生ずる各サイドエツチ１４，１５の
エツチ幅は互いに異なる。これは、エツチング
の終了した後、オーバーエツチングが行なわれ
てマスク１３の下部が横方向にエツチされ、こ
の横方向のエツチング時間が、不純物濃度によ
つて異なるためである。
すなわち、不純物濃度が高いと、上記のよう
にエツチング速度が大きいため、縦方向のエツ
チングが早く終了するから、横方向のエツチン
グの行なわれる時間がそれだけ長くなり、サイ
ドエツチの幅が大きくなつて、得られるパター
ンの寸法が小さくなつてしまう。
にエツチング速度が大きいため、縦方向のエツ
チングが早く終了するから、横方向のエツチン
グの行なわれる時間がそれだけ長くなり、サイ
ドエツチの幅が大きくなつて、得られるパター
ンの寸法が小さくなつてしまう。
(2) サイドエツチの生じないエツチング法を用い
た場合も、不純物濃度によつてエツチング速度
が異なるから、不純物濃度の高い露出部分は、
低濃度の露出部分より早く除去されてしまい、
その結果、第４図に示したように、それらの下
に存在する膜（SiO2、Si3N4など）１６の膜厚
が部分的に異なつてしまう。
た場合も、不純物濃度によつてエツチング速度
が異なるから、不純物濃度の高い露出部分は、
低濃度の露出部分より早く除去されてしまい、
その結果、第４図に示したように、それらの下
に存在する膜（SiO2、Si3N4など）１６の膜厚
が部分的に異なつてしまう。
第５図は、マイクロ波によつて発生したプラズ
マによつてエツチングする装置を模式的に示した
ものである。
マによつてエツチングする装置を模式的に示した
ものである。
第５図において、マグネトロン（図示せず）に
よつて発生されたプラズマを、導波管１７を経て
石英管１８内に導入し、ソレノイド１９と磁石２
０によつて形成されるミラー磁場を利用して、エ
ツチすべきシリコンウエハー２に照射するもので
ある。
よつて発生されたプラズマを、導波管１７を経て
石英管１８内に導入し、ソレノイド１９と磁石２
０によつて形成されるミラー磁場を利用して、エ
ツチすべきシリコンウエハー２に照射するもので
ある。
この装置の特徴は低いガス圧力の高密度のプラ
ズマが得られることであり、通常のドライエツチ
ングにくらべて、約２〜３桁低いガス圧力（ほぼ
10-4Torr）でのプラズマであるため、エツチン
グに寄与する中性粒子の数は非常に少ない。
ズマが得られることであり、通常のドライエツチ
ングにくらべて、約２〜３桁低いガス圧力（ほぼ
10-4Torr）でのプラズマであるため、エツチン
グに寄与する中性粒子の数は非常に少ない。
一方、プラズマ密度は高いので、イオンの量は
非常に多く、大部分のエツチングはイオンによつ
て行なわれる。スパツタエツチングはほとんど行
なわれず、イオンによる化学反応がエツチング反
応の大部分を占めている。
非常に多く、大部分のエツチングはイオンによつ
て行なわれる。スパツタエツチングはほとんど行
なわれず、イオンによる化学反応がエツチング反
応の大部分を占めている。
このような装置を用い、CF4ガスプラズマによ
つてシリコンをエツチした際のCF4ガス圧力とエ
ツチ速度の関連を第６図に示す。
つてシリコンをエツチした際のCF4ガス圧力とエ
ツチ速度の関連を第６図に示す。
第６図において、曲線Ａはシリコンに直接プラ
ズマを照射した場合、曲線Ｂはプラズマとシリコ
ンの間にイオンと電子を遮へいするスクリーング
リツドを設けた場合をそれぞれ示す。したがつて
曲線Ｂは、プラズマ中の中性粒子のみによつてシ
リコンをエツチしたときのエツチング特性を示し
ている。
ズマを照射した場合、曲線Ｂはプラズマとシリコ
ンの間にイオンと電子を遮へいするスクリーング
リツドを設けた場合をそれぞれ示す。したがつて
曲線Ｂは、プラズマ中の中性粒子のみによつてシ
リコンをエツチしたときのエツチング特性を示し
ている。
第６図から明らかなように、実用的なエツチ速
度を１mm／分とすれば、ガス圧力がほぼ２×
10-3Torr以下のときの中性粒子によるエツチン
グは、無視することができる。
度を１mm／分とすれば、ガス圧力がほぼ２×
10-3Torr以下のときの中性粒子によるエツチン
グは、無視することができる。
ガス圧力が非常に高い場合は、曲線Ａ，Ｂがほ
とんど一致し、中性粒子のみによつてエツチング
が行なわれていることを示しているが、反対に、
ガス圧力がほぼ２×10-3Torr以下では、エツチ
ングは、実質的にイオンのみによつて行なわれ
る。C2F6、C3F8、C4F10など、他のフレオンガス
を用いても、ほぼ同様の結果が得られた。
とんど一致し、中性粒子のみによつてエツチング
が行なわれていることを示しているが、反対に、
ガス圧力がほぼ２×10-3Torr以下では、エツチ
ングは、実質的にイオンのみによつて行なわれ
る。C2F6、C3F8、C4F10など、他のフレオンガス
を用いても、ほぼ同様の結果が得られた。
CF4のかわりにSF6を用いた場合は、ガス圧力
がほぼ８×10-4Torr以下のときに、同様の傾向
が認められた。
がほぼ８×10-4Torr以下のときに、同様の傾向
が認められた。
このような条件、すなわち、中性粒子による寄
与が実質的に無視できるような条件で不純物濃度
が互いに異なるシリコンのエツチングを行なえ
ば、不純物濃度の差異によるエツチング速度の差
はほとんどなくなり、均一なエツチングを行なう
ことが可能とすることができる。
与が実質的に無視できるような条件で不純物濃度
が互いに異なるシリコンのエツチングを行なえ
ば、不純物濃度の差異によるエツチング速度の差
はほとんどなくなり、均一なエツチングを行なう
ことが可能とすることができる。
第７図直線２１，２２，２３は、それぞれ単結
晶シリコンウエハー、多結晶シリコン（ノンドー
プ）およびリンを1020／cm3含む多結晶シリコン
を、第５図に用いた装置を用い、CF4の圧力１×
10-3Torrという条件でエツチした際の、エツチ
ング時間とエツチング深さの関係を示す。これら
の直線から明らかなように、中性粒子が実質的に
関与せず、イオンのみによつてエツチングが行な
われるような条件でエツチングを行なえば、不純
物濃度とは無関係に等しい速度でエツチングされ
ることがわかる。
晶シリコンウエハー、多結晶シリコン（ノンドー
プ）およびリンを1020／cm3含む多結晶シリコン
を、第５図に用いた装置を用い、CF4の圧力１×
10-3Torrという条件でエツチした際の、エツチ
ング時間とエツチング深さの関係を示す。これら
の直線から明らかなように、中性粒子が実質的に
関与せず、イオンのみによつてエツチングが行な
われるような条件でエツチングを行なえば、不純
物濃度とは無関係に等しい速度でエツチングされ
ることがわかる。
すなわち、第８図はLSIのメモリー部の一部分
を示したもので、第２層目の多結晶シリコン膜
が、不純物をドープされていない多結晶シリコン
膜２４とリンをドープされた多結晶シリコン膜２
５から形成されている。
を示したもので、第２層目の多結晶シリコン膜
が、不純物をドープされていない多結晶シリコン
膜２４とリンをドープされた多結晶シリコン膜２
５から形成されている。
このような構造の多結晶シリコン膜を従来のプ
ラズマエツチングによつて形成しようとすると、
第９図ａに示すように、不純物がドープされてい
ない多結晶シリコン膜２４の線幅よりも、リンを
ドープされた多結晶シリコン膜２５の線幅が、ほ
ぼ0.9〜1.1μｍ細くなつてしまい、同一の線幅を
持つた多結晶膜を形成することはできなかつた。
ラズマエツチングによつて形成しようとすると、
第９図ａに示すように、不純物がドープされてい
ない多結晶シリコン膜２４の線幅よりも、リンを
ドープされた多結晶シリコン膜２５の線幅が、ほ
ぼ0.9〜1.1μｍ細くなつてしまい、同一の線幅を
持つた多結晶膜を形成することはできなかつた。
しかし、本発明を用いれば、第９図ｂに示した
ように、リンをドープした場合の多結晶シリコン
膜２５の線幅の低下は、ほぼ0.1μｍ以下であつ
て、実用上無視することができる。
ように、リンをドープした場合の多結晶シリコン
膜２５の線幅の低下は、ほぼ0.1μｍ以下であつ
て、実用上無視することができる。
また、中性粒子が実質的に反応に関与せず、イ
オンのみによつてエツチングが行なわれると、た
とえば上記第２層目の多結晶シリコン膜などを形
成する場合、下地となるSiO2やSi3N4のエツチ速
度は、多結晶シリコンのエツチ速度のほぼ1/50以
下にすぎないので、上記多結晶シリコン膜をエツ
チする際に、下地がエツチされる恐れはほとんど
ない。
オンのみによつてエツチングが行なわれると、た
とえば上記第２層目の多結晶シリコン膜などを形
成する場合、下地となるSiO2やSi3N4のエツチ速
度は、多結晶シリコンのエツチ速度のほぼ1/50以
下にすぎないので、上記多結晶シリコン膜をエツ
チする際に、下地がエツチされる恐れはほとんど
ない。
一方、従来のプラズマエツチング法や反応性ス
パツタエツチング法においては、エツチングガス
の圧力は本発明より高く一般に10-2〜10-1Torr程
度であるため、第６図から明らかなように、エツ
チングに対する中性粒子の寄与が大きい。
パツタエツチング法においては、エツチングガス
の圧力は本発明より高く一般に10-2〜10-1Torr程
度であるため、第６図から明らかなように、エツ
チングに対する中性粒子の寄与が大きい。
また、反応性スパツタエツチング法では、イオ
ンのエネルギーが数100eVに達するため、スパツ
タエツチの効果が大きく、飛翔に方向性のない中
性粒子によつて、マスクの下部がエツチされ、サ
イドエツチが著しくなり、配線など各種パターン
の寸法を正確に制御することは困難である。
ンのエネルギーが数100eVに達するため、スパツ
タエツチの効果が大きく、飛翔に方向性のない中
性粒子によつて、マスクの下部がエツチされ、サ
イドエツチが著しくなり、配線など各種パターン
の寸法を正確に制御することは困難である。
しかも、イオンのエネルギーが高いと、エツチ
される材料が異なつても、スパツタリング量の差
が大きくないため、二種以上の膜などが共存する
場合、被エツチング物のみを高い選択比でエツチ
することはできなかつた。
される材料が異なつても、スパツタリング量の差
が大きくないため、二種以上の膜などが共存する
場合、被エツチング物のみを高い選択比でエツチ
することはできなかつた。
本発明は、低いガス圧力で高密度プラズマを発
生することができれば、不純物濃度が異なつて
も、エツチング速度や形成されたパターンの寸法
が実質的に変らないという、新らしい知見にもと
づいたものである。
生することができれば、不純物濃度が異なつて
も、エツチング速度や形成されたパターンの寸法
が実質的に変らないという、新らしい知見にもと
づいたものである。
このような、低いガス圧力で高密度プラズマを
発生させるためには、上記有磁場マイクロ波プラ
ズマエツチング装置が最も好適である。通常の円
筒形プラズマエツチング装置や反応性スパツタエ
ツチング装置では、ガス圧力が低くなるとプラズ
マ密度が低下して放電が困難になる。しかし、こ
れら通常のエツチング装置に、磁場発生器、放射
線発生器もしくはレーザ発生器を付加すれば、プ
ラズマ密度を１桁以上高くすることができるの
で、低ガス圧における高密度プラズマが実現さ
れ、中性粒子の関与が少ないエツチングを行なう
ことが可能である。第１０図はその構成を示す模
式図であり、第１０図ａは磁場発生器２６、ｂは
放射線発生器２７、ｃはレーザー発生器２８を、
それぞれ付加した例を示す。
発生させるためには、上記有磁場マイクロ波プラ
ズマエツチング装置が最も好適である。通常の円
筒形プラズマエツチング装置や反応性スパツタエ
ツチング装置では、ガス圧力が低くなるとプラズ
マ密度が低下して放電が困難になる。しかし、こ
れら通常のエツチング装置に、磁場発生器、放射
線発生器もしくはレーザ発生器を付加すれば、プ
ラズマ密度を１桁以上高くすることができるの
で、低ガス圧における高密度プラズマが実現さ
れ、中性粒子の関与が少ないエツチングを行なう
ことが可能である。第１０図はその構成を示す模
式図であり、第１０図ａは磁場発生器２６、ｂは
放射線発生器２７、ｃはレーザー発生器２８を、
それぞれ付加した例を示す。
プラズマ密度はイオンのみによる反応に直接関
係するので、プラズマ密度を高めることは反応速
度を大にするために有効であるが、ガスの種類や
ガス圧力によつてその度合は若干異なる。
係するので、プラズマ密度を高めることは反応速
度を大にするために有効であるが、ガスの種類や
ガス圧力によつてその度合は若干異なる。
また、プラズマ密度を増加させるとともに、活
性粒子を積極的に減少させる手段を付加すること
も有効である。第１０図ｄはその１例であり、反
応容器内に、中性粒子と選択的に反応する材料２
９を置き、中性粒子を減少させるものである。上
記材料としては、反応ガスがフツ素系ガスの場合
は、フツ素と反応して不揮発生化合物をつくるも
のであればよく、塩素系ガスプラズマの場合は、
不揮発生塩素化合物をつくるものであればよい。
性粒子を積極的に減少させる手段を付加すること
も有効である。第１０図ｄはその１例であり、反
応容器内に、中性粒子と選択的に反応する材料２
９を置き、中性粒子を減少させるものである。上
記材料としては、反応ガスがフツ素系ガスの場合
は、フツ素と反応して不揮発生化合物をつくるも
のであればよく、塩素系ガスプラズマの場合は、
不揮発生塩素化合物をつくるものであればよい。
上記のように、反応ガスとしてCF4などフレオ
ンガスを用いた場合はほぼ２×10-3Torr以下、
SF6を用いたときはほぼ８×10-4Torr以下の圧力
とすることによつて、中性粒子の関与を除き、実
質的にイオンのみによるエツチングを行なうこと
ができる。
ンガスを用いた場合はほぼ２×10-3Torr以下、
SF6を用いたときはほぼ８×10-4Torr以下の圧力
とすることによつて、中性粒子の関与を除き、実
質的にイオンのみによるエツチングを行なうこと
ができる。
しかし、CF4などフレオンガスの圧力が、ほぼ
５×10-5Torr以下になると、放電困難、反応速
度の減少あるいは温度上昇など、ドライエツチン
グに好ましくない現象が顕著になるので、５×
10-5Torr以下とすることは好ましくない。
５×10-5Torr以下になると、放電困難、反応速
度の減少あるいは温度上昇など、ドライエツチン
グに好ましくない現象が顕著になるので、５×
10-5Torr以下とすることは好ましくない。
同じ理由から、SF6を用いた場合は、ほぼ２×
10-5Torr以上の圧力でエツチングを行なうこと
が好ましい。
10-5Torr以上の圧力でエツチングを行なうこと
が好ましい。
したがつて、本発明における、反応容器内にお
ける好ましい反応ガス圧力は、CF4などフレオン
の場合はほぼ５×10-5〜２×10-3Torr、SF6を用
いた場合はほぼ２×10-5〜８×10-4Torrである。
ける好ましい反応ガス圧力は、CF4などフレオン
の場合はほぼ５×10-5〜２×10-3Torr、SF6を用
いた場合はほぼ２×10-5〜８×10-4Torrである。
上記説明から明らかなように、本発明によれば
不純物濃度が互いに異なる複数の領域を持つシリ
コンを、ほぼ等しい速度でエツチすることがで
き、サイドエツチなしにひとしい加工寸法を得る
ことができるので、各種半導体装置の製造に用い
て極て有用である。
不純物濃度が互いに異なる複数の領域を持つシリ
コンを、ほぼ等しい速度でエツチすることがで
き、サイドエツチなしにひとしい加工寸法を得る
ことができるので、各種半導体装置の製造に用い
て極て有用である。
第１図および第２図は、それぞれ従来の円筒型
プラズマエツチング装置および反応性スパツタエ
ツチング装置の構造を示す図、第３図および第４
図は上記従来のエツチング装置によつてエツチン
グした場合のエツチングの状態を説明するための
図、第５図は本発明において用い得る有磁場マイ
クロ波プラズマエツチング装置を説明するための
図、第６図は反応ガス圧力とエツチ速度の関係を
示す曲線図、第７図は本発明によつて不純物濃度
の異なるシリコンをエツチした場合のエツチング
時間とエツチング深さの関係を示す図、第８図は
LSIメモリーの一部を示した図、第９図は、従来
方法および本発明によつて不純物濃度の異なるシ
リコンをエツチした場合に得られたパターンの寸
法を比較した図、第１０図は本発明に用い得るエ
ツチング装置の構造を示す図である。 １，５……反応容器、２，７……シリコン、
４，６……電極、１１……低不純物濃度多結晶シ
リコン膜、１２……高不純物濃度多結晶シリコン
膜、１３……レジスト膜、１４，１５……サイド
エツチ、１６……下地膜、１７……導波管、１８
……石英管、１９……ソレノイド、２０……磁
石、２４……ノンドープ多結晶シリコン膜、２５
……リンをドープした多結晶シリコン膜、２６…
…磁場発生器、２７……放射線発生器、２８……
レーザー発生器、２９……中性粒子と反応する材
料。
プラズマエツチング装置および反応性スパツタエ
ツチング装置の構造を示す図、第３図および第４
図は上記従来のエツチング装置によつてエツチン
グした場合のエツチングの状態を説明するための
図、第５図は本発明において用い得る有磁場マイ
クロ波プラズマエツチング装置を説明するための
図、第６図は反応ガス圧力とエツチ速度の関係を
示す曲線図、第７図は本発明によつて不純物濃度
の異なるシリコンをエツチした場合のエツチング
時間とエツチング深さの関係を示す図、第８図は
LSIメモリーの一部を示した図、第９図は、従来
方法および本発明によつて不純物濃度の異なるシ
リコンをエツチした場合に得られたパターンの寸
法を比較した図、第１０図は本発明に用い得るエ
ツチング装置の構造を示す図である。 １，５……反応容器、２，７……シリコン、
４，６……電極、１１……低不純物濃度多結晶シ
リコン膜、１２……高不純物濃度多結晶シリコン
膜、１３……レジスト膜、１４，１５……サイド
エツチ、１６……下地膜、１７……導波管、１８
……石英管、１９……ソレノイド、２０……磁
石、２４……ノンドープ多結晶シリコン膜、２５
……リンをドープした多結晶シリコン膜、２６…
…磁場発生器、２７……放射線発生器、２８……
レーザー発生器、２９……中性粒子と反応する材
料。
Claims (1)
- 【特許請求の範囲】 １ 反応容器内におかれた互いに不純物濃度が異
なる複数の領域を有するシリコンをプラズマと接
触させてエツチングする方法において、上記エツ
チングは実質的にイオンのみによつて行なわれる
ことを特徴とするドライエツチング方法。 ２ 上記エツチングは有磁場マイクロ波プラズマ
エツチング装置によつて行なわれる特許請求の範
囲第１項記載のドライエツチング方法。 ３ 上記エツチングは、磁場発生器、放射線発生
器もしくはレーザー発生器をそなえたプラズマエ
ツチング装置もしくは反応性スパツタエツチング
装置によつて行なわれる特許請求の範囲第１項記
載のドライエツチング方法。 ４ 反応ガスはフレオンガスであり、該フレオン
ガスの圧力はほぼ５×10-5Torr以上２×
10-3Torr以下である特許請求の範囲第１項乃至
第３項記載のドライエツチング方法。 ５ 反応ガスはSF6であり、該SF6の圧力はほぼ
２×10-5Torr以上８×10-4Torr以下である特許
請求の範囲第１項乃至第３項記載のドライエツチ
ング方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56059852A JPS57174466A (en) | 1981-04-22 | 1981-04-22 | Dry etching method |
| US06/370,147 US4436581A (en) | 1981-04-22 | 1982-04-20 | Uniform etching of silicon (doped and undoped) utilizing ions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56059852A JPS57174466A (en) | 1981-04-22 | 1981-04-22 | Dry etching method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57174466A JPS57174466A (en) | 1982-10-27 |
| JPS629673B2 true JPS629673B2 (ja) | 1987-03-02 |
Family
ID=13125132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56059852A Granted JPS57174466A (en) | 1981-04-22 | 1981-04-22 | Dry etching method |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4436581A (ja) |
| JP (1) | JPS57174466A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6066823A (ja) * | 1983-09-22 | 1985-04-17 | Semiconductor Energy Lab Co Ltd | 半導体エッチング方法 |
| US4543171A (en) * | 1984-03-22 | 1985-09-24 | Rca Corporation | Method for eliminating defects in a photodetector |
| US4992134A (en) * | 1989-11-14 | 1991-02-12 | Advanced Micro Devices, Inc. | Dopant-independent polysilicon plasma etch |
| JP3009975B2 (ja) * | 1992-11-30 | 2000-02-14 | シャープ株式会社 | シリコン薄膜のドライエッチング方法 |
| US6322714B1 (en) | 1997-11-12 | 2001-11-27 | Applied Materials Inc. | Process for etching silicon-containing material on substrates |
| US6083803A (en) * | 1998-02-27 | 2000-07-04 | Micron Technology, Inc. | Semiconductor processing methods of forming a conductive projection and methods of increasing alignment tolerances |
| US6258727B1 (en) * | 1998-07-31 | 2001-07-10 | International Business Machines Corporation | Method of forming metal lands at the M0 level with a non selective chemistry |
| US8118946B2 (en) * | 2007-11-30 | 2012-02-21 | Wesley George Lau | Cleaning process residues from substrate processing chamber components |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1550853A (en) | 1975-10-06 | 1979-08-22 | Hitachi Ltd | Apparatus and process for plasma treatment |
| US4183780A (en) | 1978-08-21 | 1980-01-15 | International Business Machines Corporation | Photon enhanced reactive ion etching |
| JPS5562734A (en) | 1978-11-01 | 1980-05-12 | Toshiba Corp | Ion source and ion etching method |
| US4259145A (en) | 1979-06-29 | 1981-03-31 | International Business Machines Corporation | Ion source for reactive ion etching |
| JPS5613480A (en) | 1979-07-13 | 1981-02-09 | Hitachi Ltd | Dry etching apparatus |
-
1981
- 1981-04-22 JP JP56059852A patent/JPS57174466A/ja active Granted
-
1982
- 1982-04-20 US US06/370,147 patent/US4436581A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4436581A (en) | 1984-03-13 |
| JPS57174466A (en) | 1982-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970007109B1 (ko) | 경사진 콘택트 에칭 방법 | |
| US4208241A (en) | Device fabrication by plasma etching | |
| EP0047663B1 (en) | Microwave plasma etching | |
| EP0184220B1 (en) | Apparatus and method for carrying out dry etching | |
| EP0482519A1 (en) | Method of etching oxide materials | |
| EP0036144B1 (en) | Method for selective reactive ion etching of silicon | |
| JPH03114226A (ja) | 微細構造デバイスにおけるＳｉエッチング残留物除去方法 | |
| US5487811A (en) | Process for preparation of semiconductor device | |
| EP0126758B1 (en) | Anisotropic silicide etching process | |
| JPH0614518B2 (ja) | 表面反応の制御方法 | |
| JPS629673B2 (ja) | ||
| JPS5814507B2 (ja) | シリコンを選択的にイオン食刻する方法 | |
| JPS6227384B2 (ja) | ||
| US6107206A (en) | Method for etching shallow trenches in a semiconductor body | |
| JP2000216148A (ja) | ドライエッチングを含むデバイスの製作プロセス | |
| US4465553A (en) | Method for dry etching of a substrate surface | |
| JP2624181B2 (ja) | タングステンのパターン形成方法 | |
| US5658440A (en) | Surface image transfer etching | |
| JP2602285B2 (ja) | 半導体装置の製造方法 | |
| JPH06244142A (ja) | ウェハのエッチング方法 | |
| JP2899542B2 (ja) | 転写マスクの製造方法 | |
| JP3472397B2 (ja) | ドライエッチング方法 | |
| JPS58151027A (ja) | エツチング方法 | |
| JP3445886B2 (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| JPH0555168A (ja) | 半導体装置の製造方法 |