JP2000216148A - ドライエッチングを含むデバイスの製作プロセス - Google Patents

ドライエッチングを含むデバイスの製作プロセス

Info

Publication number
JP2000216148A
JP2000216148A JP2000018691A JP2000018691A JP2000216148A JP 2000216148 A JP2000216148 A JP 2000216148A JP 2000018691 A JP2000018691 A JP 2000018691A JP 2000018691 A JP2000018691 A JP 2000018691A JP 2000216148 A JP2000216148 A JP 2000216148A
Authority
JP
Japan
Prior art keywords
substrate
mask
redeposition
etch
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000018691A
Other languages
English (en)
Inventor
Ronald J Schutz
ジョセフ シュッツ，ロナルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JP2000216148A publication Critical patent/JP2000216148A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 半導体デバイスプロセシングにおいて、非等
方性エッチングを達成する。 【解決手段】 線幅制御が厳密さを必要とする状況にお
いて、エッチ側壁上への再堆積に対し、局部的な補償を
行う。レジストマスクを、過剰の再堆積に対し局部的な
領域で適当に調整するか、パターン形状をこれらの領域
中で調整する。線幅を保護し、許容エッチ速度を確実に
するため、マスク材料表面を調整する。エッチパターン
を規定しているレジストの一部が、反応性物質の運動量
方向と過剰の角度をなす表面を作らないようにし線幅制
御性を確保する。

Description

【発明の詳細な説明】
【０００１】
【発明の背景】
【発明の分野】本発明はドライエッチングを含む半導体
デバイスプロセシングに係る。
【０００２】
【技術背景】半導体デバイスは半導体材料、金属、絶縁
体の堆積と、選択されたパターンにこれらの材料をエッ
チングすることを含む一連のプロセス工程を通して、一
般に基板上に製作される。共通的なエッチング法の一つ
において、反応性エッチャント物質がプラズマ中に生成
され、電界によりエッチすべき材料の方へ高速で向けら
れる。一般にエッチング中、エッチされている材料は所
望のパターンに描画されたポリマ（典型的な場合レジス
トとよばれる）のような組成により、この反応性物質か
ら選択された領域からマスクされる。従って、レジスト
のパターンは、エッチングプロセス下のエッチされる材
料に転写される。その結果、半導体、絶縁体または金属
領域中に所望のデバイス形態が生じる。
【０００３】加速された反応性物質をエッチングに用い
ると有利である。なぜならば、それらは典型的な場合非
等方性エッチング、すなわちエッチピット壁に沿った任
意の点におけるエッチャント物質の運動量の方向のエッ
チ速度が、この速度ベクトルに垂直な方向のエッチ速度
より、少なくとも１０倍大きいエッチングを生ずるから
である。２つの効果は一般に非等方性エッチングを実現
するのに寄与する。一状況下で、シリコンのようなエッ
チすべき材料は、たとえばＣｌ+のようなある種の物質
と、物質が室温での運動量より著しく高い運動量をもつ
ときのみ反応する。従って、そのような物質が基板表面
に本質的に垂直に加速されるとき、選択的にこの方向に
起こり、熱的にのみ活性化されたエッチャント物質に付
随したその他の無秩序な方向には向かない。たとえばＣ
ｌ2／Ｃ2Ｆ6プラズマ中に生じた物質によりアルミニウ
ムをエッチングするような第２の状況において、等方性
エッチングに対し抵抗をもつ材料がエッチングプロセス
中発生し、エッチ空孔の側壁上に再堆積し、非等方性エ
ッチングを促進する。（１９８０年６月１７日承認され
た米国特許第４，２０８，２４１号を参照のこと、ここ
では再結合した物質がそのような抵抗物質を形成する）
すなわち、再堆積した材料はエッチマスクとして働く。
【０００４】これらの機構の１つまたは両方を通して非
等方性エッチングを達成することは重要である。なぜな
らば、それはエッチされない領域の寸法の保持（しばし
ば線幅制御性とよばれる）を促進し、その後のプロセス
を容易にし、線を近接させることができるようにする。
たとえば、等方性エッチングすなわち横方向のエッチ速
度が、エッチャントの運動量方向のエッチ速度の少なく
とも１０分の１であるエッチングが、非等方性エッチン
グではなく実現されたとき、図１に示されるようなエッ
チプロフィル（１４）がレジスト（１５）を用いて生成
される。明らかに、非等方性エッチングではなく、等方
性エッチングが実現されると、線幅制御性すなわち
１）基板表面でマスクにより規定された対応する所望の
形状（１２）からの任意の形状のずれおよび ２）マス
クにより規定される線幅（１２）の２分の１間の割合は
減少する。（形状のずれは従って各側壁上の任意の点か
ら、この形状を規定するマスク領域の最もはずれた所か
ら延びる表面に垂直に、マスクの最もはずれた点におけ
る表面に垂直な方向に測定した距離である。）同様に、
もし側壁の傾斜が相対する方向ならば、（１５）がレジ
ストを示す図２に示されるように、線幅制御性も危うく
なる。図１および図２に示されているような形態も好ま
しくない。なぜならば、線幅制御性を失わせるととも
に、その後のプロセスも妨げる。たとえば、もしエッチ
された線それ自身が、たとえばイオン注入マスクのよう
なマスクとして用いられるならば、線幅利得または損失
はその後マスクを使用する際の不確定性を増加させる。
あるいは、もし絶縁層をすべての表面上に堆積させ、そ
れに続いて横方向表面から材料を除くため、非等方性エ
ッチをすることにより形成するならば、図１および図２
中の勾配のあるプロフィルは、非等方性エッチ中側壁上
の絶縁層を危うくする。
【０００５】エッチング中の側壁の再堆積は、多くの状
況下で非等方性エッチングを維持する場合に付随する
が、それはいくつかの難点をもたらす。Ｋｉｎｓｂｒｏ
ｎ（キンスブロン）、Ｌｅｖｉｎｓｔｅｉｎ（ルビンシ
ュタイン）およびＷｉｌｌｅｎｂｒｏｃｋ（ウィレンブ
ロック）により１９８２年８月１０日承認された米国特
許第４，３４３，６７７号中で議論されているように、
これらの側壁再堆積を除くのが望ましい。その理由は
１）それらはその後のプロセス中移動させられる傾向に
ある、 ２）それらはしばしば好ましくない形状を仮定
する、 ３）それらはしばしば好ましくない電気的また
は機械的特性をもつということである。側壁の再堆積に
より、非等方性は常に保障される訳ではない。側壁の再
堆積が発生し、高エネルギーの反応性物質を用いるにも
かかわらず、図３中の（１６）に示されるような異常な
エッチングパターン（（１５）はレジストである）が観
察されてきた。これらの異常さは一般にそれらが形状の
機械的な安定性と導電性を劣化させるため、好ましくな
い。
【０００６】
【発明の概略】側壁の再堆積が存在することは、エッチ
ャント物質に対する抵抗を越える重大な従来認識されて
いない効果をもつ。特に、側壁の再堆積の量が大きけれ
ば大きいほど、マスク材料を再堆積させた後の側壁の傾
斜は大きくなる。本発明者らは、この再堆積の量は側壁
を囲む局部的な形状に、きわどく依存することを見出し
た。従って、たとえばエッチ形状がデバイスのパラメー
タ、たとえば電界効果トランジスタの中のゲート長をき
わどく制御するような線幅制御が厳密さを必要とするよ
うな状況において、エッチ側壁上への再堆積に対し、局
部的な補償が必要である。たとえば、レジストマスクは
過剰の再堆積に対し、局部的な領域で適当に調整する
か、パターン形状をこれらの領域中で調整する必要があ
る。
【０００７】線幅制御性はまた、他の先に認識されてい
ない効果によっても影響を受ける。線幅を保護し、許容
エッチ速度を確実にするため、（非等方性を達成するの
に役立つ再堆積材料の表面を含む）マスク材料表面は、
注意深く調整する必要がある。再堆積材料の形状がもし
制御されるなら、図３に示されるような異常なエッチン
グ効果および異常に低いエッチ速度は避けられる。レジ
ストマクスのプロフィルも側壁の形状に影響を与える。
すなわち、再堆積後のエッチピット境界が除去される。
もし、エッチパターンを規定しているレジストの一部
が、反応性物質の運動量方向と過剰の角度をなす表面を
作るなら、線幅制御性は許容できないほど劣化する。
０．１μまたはそれよりよい線幅制御性が望ましいと
き、これらすべての効果は特に重要となる。
【０００８】
【詳細な記述】本発明者はエッチング速度および線幅の
ような重要なエッチング特性は、再堆積プロセスに強く
依存することを見出した。第１の基本的な考えは、再堆
積の量である。側壁上への再堆積の速度が大きければ大
きいほど、この側壁の傾斜は大きくなる。（この用語に
ついて、エッチピット側壁は再堆積した材料すなわちエ
ッチング中側壁に加わった材料が除去されたとき、エッ
チピットの表面の形態という意味である。もし再堆積が
起こるなら、側壁傾斜（エッチャント物質運動量方向か
らのずれ）が発生し、この傾斜の大きさはエッチピット
の底におけるエッチ側壁上への再堆積の大きさに直接依
存する。エッチング効率に対する再堆積の効果は、図４
および図５に描かれている。もし少量の再堆積（２３）
が起こるなら、図４中（２０）で示されるような側壁角
が得られる。それに対し、もし比較的多量の再堆積が起
こるなら、図５に示されるような形態が得られる。この
場合、点刻した領域（２３）は再堆積した材料を示し、
（２０）は側壁の表面をさし、（４１）はレジストであ
る。図４および図５に示されるように、側壁の角が増す
につれ線幅制御性は失われる。従って、この線幅に対す
る補償をする必要がある。一般に、この補償は次のよう
にして行なうことができる。１）リソグラフィプロセス
を調整する。たとえば、適当に狭い線を用い、線幅の広
がりを補償し、所望の線幅を作る。２）再堆積の量を制
限する。第２の方式において、再堆積はエッチング後の
側壁に対する直線最小２乗近似と ２）最小２乗近似と
の交差部におけるエッチャント物質運動量ベルクトル表
面の方向との角が十分小さく、所望の線幅制御、たとえ
ば０．５μｍのエッチピット深さに対し０．１μｍの形
状のずれの場合、１２度より小さい角が生じるように制
限すべきである。
【０００９】しかし、再堆積の量は基板全体で一様では
ない。再堆積の主な源は、エッチされた材料からの副産
物である。側壁の角は以下で述べる異常な場合を除い
て、優れた近似で次の２つの間の比に依存する。１）エ
ッチピット底部と再堆積材料間の界面における再堆積流
および ２）物質の方向におけるエッチされている材料
のエッチ速度。エッチピットの底における再堆積流は、
エッチピット底部における面積に直線依存する。相対的
な形状およびパターンの形状がこの面積を規定し、従っ
て側壁角に強い影響を与える。その結果、再堆積は局部
的な形状に強く依存し、従って補償はこの局部的な変化
にあわせるべきである。 ３つの型の形状が共通してデ
バイスの形成に含まれる。最初の場合は近似的な側壁を
有する形状を含む。すなわち、特徴的な距離をもち、深
さはその特徴的な距離の少なくとも半分以上大きいエッ
チピットが含まれる。もし、エッチされた空孔はマスク
と基板表面との交差により形成される図形の最大および
最小の寸法が、５０パーセント以下しか異ならないなら
ば、特徴的な距離をもつ。（図の寸法は図形上の１点か
ら、図形の全体の中心を通り、図形を横切る線上に刻ま
れた距離である。）第２の状況は溝の形態を含む。すな
わち、マスクにより規定されたエッチされた領域は
１）エッチピット深さの７倍より大きくない長さだけ分
離された２本の本質的に平行な線により区切られ、２）
これらの線はこの間隔の１．５倍以上である。第３の場
合は開いた形状を含む。すなわち、最も接近したエッチ
側壁は、エッチピットを形成する他の側壁の各々からエ
ッチピットの深さの少なくとも７倍以上ある。（１つの
エッチピットにおいて、一部分が１つの場合たとえば２
の場合に入り、第２の部分が第２の場合たとえば３の場
合に入ることもありうる。たとえば、あ鈴形を有するエ
ッチピットは２つの場合１の領域と１つの場合２の領域
をもつ。）
【００１０】第１および第２の場合において、側壁の再
堆積は再堆積流の源がより小さいため、第３の場合より
著しく少ない。第３の場合において、エッチピット底部
の面積は最大で、再堆積の量はそれに対応して大きい。
従って、典型的な場合、図６の平面図中に示された（６
２）のような開いた形状は、避けるのが好ましい。（図
６および図７において、（６１）はゲートを規定し、厚
い電界用酸化物（８０）上をトランジスタ領域（８４）
中まで延びるゲート導電体を規定するレジストである。
加えて、領域（８４）の形状をくり返すトランジスタ領
域は、明瞭にするため省かれている。）たとえば、一実
施例において、基板上の場合（３）を場合（２）の形態
に変換するため、非能動形状が形成される。第２の実施
例において、この変換は１ないし複数の能動形状を変え
ることにより達成される。たとえば、導電体は開いた側
壁（図７中の（７２）および（７３））の比較的短い距
離内を通過するよう経路を変えられる。従って、形状は
曲がりが最も小さい通路から再配置される。すなわち、
最短の距離は電気的に接続すべき点間のデバイス設計と
一致し、それによりエッチピット底部の面積が制限され
る。このようにして、対象とする局部的な形状は、１つ
の開いた形状から場合（２）に入る形状へ変換される。
従って、デバイス特性を保つため、線幅制御性を必要と
する領域中で、局部的に補償が実現される。（この状況
では、局部的に少なくとも１領域が補償されるが、同じ
線幅をもつよう設計される多数の領域のすべての領域は
補償されない。第３の実施例はレジストマスクの局部的
な補償を含む。この実施例において、１つの場合から別
の場合に変換する代りに、局部的な領域中でのレジスト
マスクは異なる形状の場合に起こる側壁の変化を補償す
るよう修正される。たとえば図６において、領域（６
２）上のゲート（６１）を規定するレジスト形状は、こ
の場合（３）の領域中で起こる局部的な線幅の広がりを
補償するため、その領域（８４）の形状から十分減少さ
せる。この実施例は一般にあまり望ましくない。なぜな
ら、先に述べたように、側壁が傾くからである。
【００１１】先に注意したように、側壁の角も基板エッ
チ速度に依存する。従って、側壁角に対する局部的な補
償の補助的な方式は、源にかかわらず、プラズマ中の反
応物質組成の制御である。たとえば、シリコンの溝は典
型的な場合、有機ポリマ／ＳｉＯ2マスクとともにＣｌ2
を基礎としたエッチャントガスを用いてエッチされる。
ポリママスク層を除去することにより、再堆積の量が減
少し、従って側壁角の量もそれに伴って減少する。この
ように、先に述べたように、再堆積の量を更に減らすた
めに、エッチャントガスの化学を適当に修正するととも
に、形状の変化を用いることができる。
【００１２】異常な状況、たとえば破滅的に等方的なエ
ッチング、線幅損失または許容しえないほど遅いエッチ
速度も起こる。これらの状況はエッチング中マスクとし
て機能する材料（すなわち、１）横方向エッチングに対
する障壁として働く再堆積材料または ２）レジスト材
料の形状規定端部）が本質的にエッチャント物質によ
り、かすめる程度ではない衝撃を受けたとき生じる。
（再堆積した材料はそれが等方的にエッチしないとき、
エッチングに対する障壁になると考えられる。）そのよ
うな好ましくない接触は、マスク表面の形態に依存す
る。エッチングの始めにおいて、レジストマスクに対す
る角度の条件を破ることにより線幅の不利な損失を避け
るため、マスクが基板と交差する点におけるマスクに対
する接線と、この点における基板への垂線の角は、ａｒ
ｃｔａｎ（ｘ／ｙ）より小さくすべきである。ここで、
ｘはこの点での水平再堆積速度、ｙは基板のエッチ速度
である。再堆積したマスク材料が過度にエッチングされ
ないように、側壁をマスクする働きをする再堆積材料上
の任意の点において、ａｒｃｔａｎ（ｘ／ｚ）より大き
な角は避けるべきである。ここで、ｚはエッチャント物
質の運動量方向に平行な方向の再堆積材料のエッチ速度
である。（ある点における再堆積マスクの角は、物質の
運動量の方向とこの点でのマスクへの接線との間に形成
される角である。）
【００１３】レジストマスクに対する角度条件を破る結
果は、線幅制御性を失うことになる。驚いたことに、こ
の損失はレジストマスクのパターン規定端部の下にある
障壁再堆積材料の形成にかかわらず起こる。従って、障
壁再堆積を誘導するエッチャントシステム中でさえ、レ
ジスト角の条件は満たすべきである。再堆積材料に対す
る角度の条件を破る多くの状況において、結果はしばし
ばもっと重大である。たとえば、角度の条件が再堆積表
面上の点で破れたとき、下の側壁の一部が露出する。も
しエッチャント物質がこの露出した材料に対し、著しい
横方向エッチ速度をもつとすると、そのような横方向エ
ッチングが急速に伝搬し、図３に示されるような形状が
得られる。もし著しい横方向エッチ速度が無くても、重
大な結果はなお可能である。たとえば、再堆積に含まれ
る動的なプロセスは、更にエッチングしたとき、図８に
示されるような露出された側壁の曲率を発生させる。こ
の図で、（８１）はエッチされている材料、（８０）は
レジスト、（８２）は再堆積した材料である。この曲が
った面上に再堆積が続くと、エッチピット底部での材料
のエッチングが遅くなり、それに伴ってエッチピット深
さの伝搬の速度も減少する。このようにエッチ速度が減
少すると、それに対応して価格が上がり、形状全体が描
画される前に、許容されないほどレジストマスクが浸食
される可能性がある。あるいは、エッチピットが下の材
料（８５）と交差したとき、この下の材料の好ましくな
いエッチングが、しばしば許容できないほどの時間続
き、一方保護されたエッチピットの底のゆっくりエッチ
された末端は除かれる。
【００１４】これらの状況を避けるため、再堆積された
材料の角度は最上部に比べエッチピットの底部に形成さ
れた再堆積材料の量を比較することにより制御される。
一般に、再堆積マスク角の条件を破るのを避けるため、
エッチピットの底部における再堆積の速度は、エッチピ
ットの最上部における再堆積の１０倍を越えないように
すべきである。均一性は典型的な場合、形状を変え、従
って最上部に対するエッチピットの底部における再堆積
速度を変えるといった手段により得られる。
【００１５】レジストマスク角の条件を破ると、線幅制
御性の損失といった許容できない結果も生じる。レジス
トマスク角の条件が破られたとき、図９−図１１に示さ
れた一連の工程で浸食が起こる。図からわかるように、
材料はマスク下から浸食され、形状の寸法は所望のもの
より著しく小さくなる結果となる。本質的に垂直なレジ
スト壁と所望のレジストマスク角制御を得るための手段
の例は、１９８１年１月１３日に承認された米国特許第
４，２４４，７９９号に述べられているように、三層マ
スクを用いることである。この特許はここで参考文献と
して引用されている。
【００１６】以下の例は本発明の説明のための例であ
る。 第１例 主表面が（１００）面である直径７．６ｃｍ（３イン
チ）のシリコン基板を通常の方法で浄化した。基板は管
炉の試料ホルダー上に置かれた。炉は７００℃の温度に
加熱された。テトラエチルオルトシリケートが２０ｓｃ
ｃｍの流速で炉中に導入され、約３３．３４Ｐａ（０．
２５Ｔｏｒｒ）の圧力を発生させた。テトラエチルオル
トシリケートの流れは３μｍの層厚を生成するのに十分
な時間続けられた。基板は炉からとり出され、ＨＰＲ２
０６レジスト（キノンジアジン増感剤とともに基本的に
ノボラクレジンである フント ケミカル社の専売品）
の１．８μｍの層を、４０００ｒｐｍでスピンコートし
て形成した。基板は２００℃で１時間ベークし、次にＨ
ＰＲ層を露出するとともに、半径方向に流れる平行平板
プラズマ装置の接地された電極上に置いた。装置は排気
され、アルゴン中の５パーセントシランおよび窒素酸化
物を、それぞれ１．４４ｌ／ｍｉｎおよび１．５６ｌ／
ｍｉｎの流速で導入した。ポンピング速度は、１３３．
３Ｐａ（１．０Ｔｏｒｒ）の全圧力を与えるよう調整さ
れた。約０．０１０Ｗ／cm2のパワー密度で１３．５６
ＭＨｚの周波数を用いて、ｒｆ放電を起こさせた。プラ
ズマは約１２０ｎｍのシリコン酸化物層が堆積した後消
された。残った気体は容器から排気され、基板は除かれ
た。共重合体と混合したジクロロプロピルアクリレート
の７００ｎｍの厚さの層を、２２０ｒｐｍの速度でスピ
ン形成した。基板はパラジウムＬα源でｘ線露出する装
置の試料ホルダー上に置かれた。露出マスクは上の金パ
ターンを伴った窒化ホウ素部分を有した。この金パター
ンは直径が０．３μｍないし２．０μｍと変わる均一の
間隔の孔を有した。ｘ線露出は１５m joules／cm2の全
ドーズが得られるまで続いた。次に露出されたレジスト
は所望のパターンの下のシリコン酸化物の部分の被覆を
除くため、イソプロピルアルコールとメチルエチルケト
ンの混合液中に浸すことにより現像した。基板は六角形
エッチング装置のパワーを加えた陰極に移された。容器
は排気され、６０ｓｃｃｍの流速でＣＨＦ3を導入し、
１．３３Ｐａ（１０ｍ Ｔｏｒｒ）の圧力を発生させ
た。１３．５６ＭＨｚのｒｆ周波数と約０．０３Ｗ／cm
2のパワー密度を用いて、プラズマを発生させた。エッ
チングは被覆されないシリコン酸化物材料が除かれ、下
のＨＰＲの対応する部分を露出するまで続けた。ＣＨＦ
3が排気され、７０ｓｃｃｍの流速で酸素が導入され、
０．４Ｐａ（３ｍ Ｔｏｒｒ）の圧力が生じた。やはり
０．０８Ｗ／cm2のパワー密度を発生させた。このエッ
チングは被覆されないＨＰＲ２０６レジストが除かれる
まで続けた。容器は排気され、窒素で満たし基板を除い
た。
【００１７】基板は第２の六角形容器のパワーを加えた
陰極上に置かれた。この容器はシリコンで被覆したトレ
イを含み、それは基板が占めていない六角形陰極小面の
領域を占める基板を囲んだ。容器は排気され、ＣＨＦ3
が３０ｓｃｃｍの流速で導入され、９．３３Ｐａ（７０
ｍ Ｔｏｒｒ）の圧力が生じた。１３．５６ＭＨｚのｒ
ｆ周波数と０．１６Ｗ／cm2のパワー密度を用いてプラ
ズマを発生させた。所定の時間が経過した後、プラズマ
を消した。再び容器を排気し、窒素で満たし、基板を除
去した。用いた時間は十分短かったので、エッチングは
ＨＰＲ下のシリコン酸化物層の厚さ全体を貫くまでは進
まなかった。走査電子顕微鏡を用いて基板を観察した。
この観察は基板をへき開および研磨し、異なる直径のマ
スク孔に付随したエッチ深さを測定することにより行な
った。マスクの開孔に依存して、エッチ速度に大きな変
化があることがわかった。たとえば、０．３μｍの開孔
の場合７．５ｎｍ／ｍｉｎｕｔｅのエッチ速度、０．６
μｍの開孔の場合２０ｎｍ／ｍｉｎｕｔｅのエッチ速
度、１μｍおよびそれ以上の開孔の場合２５ｎｍ／ｍｉ
ｎｕｔｅのエッチ速度が得られた。それに加えて、各エ
ッチピットは図８に示されるような丸い底を示した。こ
の底の曲率はマスク開孔の大きさが小さい場合著しく大
きかった。
【００１８】第２例 主表面が（１００）面の直径１０．２cm（４インチ）の
シリコン基板を、通常の技術により浄化した。基板は乾
燥酸素プラス２パーセントＨＣｌの雰囲気中の９５０℃
における炉中に置いた。基板はこれらの条件下に２２分
間保ち、２５ｎｍの厚さの熱酸化層が生じた。４００ｎ
ｍの厚さのシリコンの領域を、熱酸化物上に堆積させ
た。この堆積は、シリコン酸化物の堆積について第１例
で述べた低圧化学気相堆積により行なったが、３３．３
４Ｐａ（０．２５Ｔｏｒｒ）の圧力で希釈シランを用い
たことが異なる。基板は１００：１ Ｈ2Ｏ／ＨＦ中に
浸し、脱イオン水中で洗浄し、乾燥させた。１×１０15
ヒ素／cm2の全ドーズを生じるのに十分な時間、６０ke
Ｖの電位を通して加速されたヒ素イオンに露出すること
により、基板中にヒ素イオンを注入した。基板は露出し
たシリコン層とともに同時スパッタ堆積装置の試料上に
置いた。シリコンおよびタンタルのマグネトロン源を用
いた。これらの源は組成が約２：１のシリコン対タンタ
ルの比をもつ薄膜を生じるよう制御された。同時堆積は
約２５０ｎｍの層厚が得られるまで続けられた。基板は
同時堆積装置から除かれ、６５０℃で３０分間アルゴン
雰囲気中に置いた。
【００１９】第１例において述べたように、三層レジス
トを形成した。すなわち、ＨＰＲの底部層、シリコン酸
化物の中間層を用いたが、スピン堆積により堆積させた
ニュートン、マサチュセッツのシプレー社によって製造
されたマイクロポジット１４００の７００ｎｍ厚のフォ
トレジスト層を用いた。上部フォトレジストはＮＭＯＳ
集積回路のゲートレベルに対応するパターンをもつレチ
クルを用いて、投影プリンティング（投影比は約５：
１）により露出した。このパターンはいくつかの領域
で、近接した一連の線を含んだ。露出源は４０５ｎｍ線
を用いた水銀アーク球であった。露出させた感光層は
（シプレー社により製造された）マイクロポジット４５
３現像剤中に０．５分間浸すことにより現像した。下の
被覆されないシリコン酸化物層およびＨＰＲ層は、第１
例で述べたように現像した。
【００２０】描画されたパターンを有する基板は、ポリ
アリレートトレイを有する六角形反応容器上に置いた。
容器は排気され、３０ｓｃｃｍの流速でＣＣｌ3 Ｆが導
入され、０．９３Ｐａ（７ｍ Ｔｏｒｒ）の分圧が生じ
た。１３．５６ＭＨｚのｒｆ周波数および０．０３Ｗ／
cm2のパワー密度を用いて、プラズマを発生させた。プ
ラズマはタンタル／シリコン領域を貫き、部分的には下
のシリコン領域中にエッチングが進んだ後、消された。
容器は再び排気され、６０ｓｃｃｍの流速で分子塩素ガ
スが導入され、５．３３Ｐａ（４０ｍ Ｔｏｒｒ）の分
圧が生じた。再びプラズマを発生させ、残ったシリコン
層全体を除去するのに十分な時間の１．５倍以上の時間
経過後、消した。
【００２１】へき開後、基板は走査電子顕微鏡中で観察
した。側壁が近接している部分で（場合２）、図３に示
されるように、断面写真が得られた。パターンが近接し
ていない部分では、図５に示されるプロフィルが得られ
た。
【図面の簡単な説明】
【図１】エッチング後しばしば得られる側壁の形態を示
す図である。
【図２】エッチング後しばしば得られる側壁の形態を示
す図である。
【図３】エッチング後しばしば得られる側壁の形態を示
す図である。
【図４】再堆積の可能な形態を示す図である。
【図５】再堆積の可能な形態を示す図である。
【図６】再堆積に対する形状の効果を示す図である。
【図７】再堆積に対する形状の効果を示す図である。
【図８】マスク角の効果を示す図である。
【図９】マスク角の効果を示す図である。
【図１０】マスク角の効果を示す図である。
【図１１】マスク角の効果を示す図である。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 基板上にレジストマスクを形成する工
    程、エネルギーの高い物質と前記基板の反応を含むこと
    により、多数の形状を規定する多数のエッチピットを形
    成するため、前記基板をエッチングする工程およびデバ
    イスを完成させる工程を含み、 前記エッチング中、前記エッチピットの側壁上に、材料
    の再堆積が起こるデバイスの製作プロセスにおいて、 前記プロセスは １）前記側壁の構造上への前記再堆積の効果を局部的に
    補償する工程、 ２）前記再堆積材料が前記基板中への等方的エッチング
    に対する障壁を作るとき、前記エッチャント物質を前記
    レジストマスクに接触させ、ａ）前記レジストマスクが
    基板と交差する点での前記レジストマスクへの接線と、
    前記点における前記基板への垂線とで形成される角が、
    ｘを前記点における前記再堆積の水平速度、ｙが前記基
    板のエッチ速度であるとき、ａｒｃｔａｎ（ｘ／ｙ）よ
    り小さい工程、 ３）前記再堆積した材料が、前記基板中の等方的エッチ
    ングに対する障壁を形成するとき、前記エッチャント物
    質の運動量方向と前記側壁をマスクする働きをする前記
    抵抗性再堆積材料上のすべての点における前記堆積材料
    への接線との接触角を制限し、ｚを前記エッチャント物
    質運動量方向に平行な方向の前記抵抗性再堆積材料のエ
    ッチング速度とするとき、ａｒｃｔａｎ（ｘ／ｚ）より
    小さくする工程から選択された少なくとも１つの工程を
    含むことを特徴とするプロセス。
  2. 【請求項２】 請求項１記載のプロセスにおいて、 前記形状の１つは、トランジスタのゲートを含むことを
    特徴とするプロセス。
  3. 【請求項３】 請求項１記載のプロセスにおいて、 前記補償は１）前記レジストマスクの局部的な寸法を調
    節することを含むことを特徴とするプロセス。
  4. 【請求項４】 請求項１記載のプロセスにおいて、 前記補償は１）前記形状の少なくとも１つに近接して、
    非能動形状を含むことを特徴とするプロセス。
  5. 【請求項５】 請求項１記載のプロセスにおいて、 前記補償は１）第２の前記形状に最も近接した道すじか
    ら前記形状の１つを転換することを含むことを特徴とす
    るプロセス。
  6. 【請求項６】 請求項１記載のプロセスにおいて、 前記基板はシリコンを含むことを特徴とするプロセス。
JP2000018691A 1985-06-28 2000-01-27 ドライエッチングを含むデバイスの製作プロセス Pending JP2000216148A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US75008485A 1985-06-28 1985-06-28
US750084 1985-06-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP61503237A Division JPS62503204A (ja) 1985-06-28 1986-05-27 ドライエッチングを含むデバイスの製作プロセス

Publications (1)

Publication Number Publication Date
JP2000216148A true JP2000216148A (ja) 2000-08-04

Family

ID=25016427

Family Applications (2)

Application Number Title Priority Date Filing Date
JP61503237A Pending JPS62503204A (ja) 1985-06-28 1986-05-27 ドライエッチングを含むデバイスの製作プロセス
JP2000018691A Pending JP2000216148A (ja) 1985-06-28 2000-01-27 ドライエッチングを含むデバイスの製作プロセス

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP61503237A Pending JPS62503204A (ja) 1985-06-28 1986-05-27 ドライエッチングを含むデバイスの製作プロセス

Country Status (6)

Country Link
EP (1) EP0229104A1 (ja)
JP (2) JPS62503204A (ja)
KR (1) KR930006526B1 (ja)
CA (1) CA1287556C (ja)
ES (1) ES8800511A1 (ja)
WO (1) WO1987000345A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6289331A (ja) * 1985-10-16 1987-04-23 Toshiba Corp 微細パタ−ンの加工方法
EP0416809A3 (en) * 1989-09-08 1991-08-07 American Telephone And Telegraph Company Reduced size etching method for integrated circuits
US5463312A (en) * 1994-03-03 1995-10-31 Minnesota Mining And Manufacturing Company Faraday-effect sensing coil with stable birefringence
US5492552A (en) * 1994-03-03 1996-02-20 Minnesota Mining And Manufacturing Company Holder for annealing fiber optic coils
JP2924723B2 (ja) * 1995-08-16 1999-07-26 日本電気株式会社 ドライエッチング方法
US8383436B2 (en) * 2005-01-24 2013-02-26 Panasonic Corporation Manufacturing method for semiconductor chips, and semiconductor chip
KR102164381B1 (ko) * 2018-12-10 2020-10-12 연세대학교 산학협력단 나노 구조체 제조 방법 및 이를 이용하여 제조한 나노 구조체

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4208241A (en) * 1978-07-31 1980-06-17 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
JPS5713180A (en) * 1980-06-25 1982-01-23 Fujitsu Ltd Etching method
CA1202597A (en) * 1981-05-22 1986-04-01 Jean S. Deslauriers Reactive ion layers containing tantalum and silicon
US4436584A (en) * 1983-03-21 1984-03-13 Sperry Corporation Anisotropic plasma etching of semiconductors

Also Published As

Publication number Publication date
ES556460A0 (es) 1987-11-16
WO1987000345A1 (en) 1987-01-15
CA1287556C (en) 1991-08-13
KR880700459A (ko) 1988-03-15
ES8800511A1 (es) 1987-11-16
EP0229104A1 (en) 1987-07-22
JPS62503204A (ja) 1987-12-17
KR930006526B1 (ko) 1993-07-16

Similar Documents

Publication Publication Date Title
US5866483A (en) Method for anisotropically etching tungsten using SF6, CHF3, and N2
US5302240A (en) Method of manufacturing semiconductor device
KR101029947B1 (ko) 플라즈마 에칭 성능 강화를 위한 방법
US6583065B1 (en) Sidewall polymer forming gas additives for etching processes
US6143649A (en) Method for making semiconductor devices having gradual slope contacts
US4472237A (en) Reactive ion etching of tantalum and silicon
JPH05308062A (ja) ドライエッチング方法
JPS5941841A (ja) デバイスの製造方法
JP3213803B2 (ja) 高密度プラズマエッチング装置を用いた半導体のスロープコンタクトホール形成方法
EP0126758B1 (en) Anisotropic silicide etching process
KR101075045B1 (ko) 플라즈마 에칭 성능 강화를 위한 방법
KR100743873B1 (ko) 플라즈마 처리 챔버 내에서의 에칭을 개선하기 위한 기술
JP3331979B2 (ja) 半導体のエッチング方法
US4784719A (en) Dry etching procedure
JP2000216148A (ja) ドライエッチングを含むデバイスの製作プロセス
US4937643A (en) Devices having tantalum silicide structures
JPH10144633A (ja) 半導体装置の製造方法
JPH0637058A (ja) ドライエッチング方法
JP2602285B2 (ja) 半導体装置の製造方法
JP2003163205A (ja) 酸化膜エッチング方法
JP2639402B2 (ja) 酸化物層のテーパーエッチング方法
JP3445886B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
JPS63124420A (ja) ドライエツチング方法
TW202420402A (zh) 利用含金屬或類金屬之遮罩的高深寬比蝕刻
JPH05267245A (ja) 半導体装置の製造方法