JPS5941841A - デバイスの製造方法 - Google Patents

デバイスの製造方法

Info

Publication number
JPS5941841A
JPS5941841A JP58135289A JP13528983A JPS5941841A JP S5941841 A JPS5941841 A JP S5941841A JP 58135289 A JP58135289 A JP 58135289A JP 13528983 A JP13528983 A JP 13528983A JP S5941841 A JPS5941841 A JP S5941841A
Authority
JP
Japan
Prior art keywords
etched
etching
plasma
manufacturing
chlorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58135289A
Other languages
English (en)
Other versions
JPH0831436B2 (ja
Inventor
スタンレイ・エツチ・クラヴイツ
アジツト・スイング・マノチヤ
ウイリアム・ア−ネスト・ウイレンブロツク・ジユニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of JPS5941841A publication Critical patent/JPS5941841A/ja
Publication of JPH0831436B2 publication Critical patent/JPH0831436B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は製作中のデバイスの表面がエッチされる少くと
も一工程が含まれ、デバイスは装置内に含まれるプラズ
マの存在下でエッチ  ゛され、プラズマは2個の電極
間のガス雰囲気の一部分間に電界を印加することにより
発生し、電極の一方はエッチされるデバイスを支持し、
エッチされる表面はシリコン材料で、表面のエツチング
は塩素から成るガス雰囲気中で行われ、装置はそれより
先にガス雰囲気がフッ素を含む化4合物から成るエツチ
ング操作に用いられたものであるデバイス製作法に係る
集積回路及び他の非常に微小寸法デバイスの製作におい
て、適当な基板の表面上に、設計者による配置に対応す
る高分解能パターンを転写するために、リソグラフィプ
ロセスが用いられる。そのようなプロセスは、通常パタ
ーンを形成すべき表面上のマスク層中に、最初にパター
ンが規定されるマスク操作及びマスク層中のパターンが
下の表面に転写される転写操作から成る。以前はパター
ン転写プロセスは湿式化学エツチングを含み、それは表
面の等方性エツチングを生じる。すなわち、エツチング
速度がすべての方向に、本質的に同じである。現在いわ
ゆる2μmより小さなデバイス寸法を有する64キロビ
ツトダイナミツクeアクセスメモリ(RAM)のような
いわゆる超大規模集積(VLSI)デバイスが開発され
ている。そのようなデバイスの製作には、非常に微細な
寸法の形状を描くことのできるパターン転写技術の使用
が必要である。
そのような微細形状の描画の場合、湿式エツチング技術
は、そのようなエツチングの等方性により、マスク層下
にアンダーカットが生じ、従って形状寸法の制御性が悪
くなるという欠点を有する。
最近、各種のプラズマ補助エツチング技術が開発され、
それらは適当な条件下で表面の非等方性エツチングを生
じさせることができる。すなわち、エッチ速度は一方向
(通常はエッチされる表面に対し垂直)において、他の
方向より高くなる。非等方性エッチでは、アンダーカッ
トは小さいから、等方性エッチより高分解能パターン転
写には、より適している。一般に、プラズマ補助エツチ
ング技術は、エッチされる表面を装置内に含まれるプラ
ズマに露出することを含む。プラズマは通常装置内の一
対の電極間の適当なガス雰囲気間にRF電界を印加する
ことにより発生する。
反応性スパッタエツチングとよばれるプラズマ補助エツ
チングの一つは、特に高度の非等方性を生じることが知
られている。すなわち、エツチングは1本質的にエッチ
される表面に垂直に起る。反応性スパッタエツチングは
典型的な場合、比較的低圧(たとえば1×10 ないし
0. I Torr )における気体において行われ、
エッチすべき、デバイスは電極により支持され、電極は
RF電源で駆動される。
エツチングは化学的に反応性のイオン種で、エッチされ
る表面をスパッタすることにより行われる。プラズマ中
の低条件下で、イオンはエッチされている表面に、主と
して垂直に入射し、化学反応は入射イオンと表面物質材
別間で起り、エツチングは非等方的に急速に起る。
非等方性に加えて、多くの用途において、エツチングプ
ロセスは高い選択性を有することも重要である。すなわ
ち、エッチされる材料のエッチ速度は、マスク層及び次
の下の1曽よりはるかに高くなければならない。
シリコン材料の表面に高分解能パターン転写するエツチ
ングプロセス、特に多結晶シリコン(ポリシリコン)層
のパターン形成の場合に、最近かなりの努力が向けられ
てきた。
1シリコン材利“という用語は、主として元素シリコン
組成の材料をさす。そのような材料は、単結晶、多結晶
又はアモルファスであってもよく、ドープしたものでも
、してないものでもよい。64キロビットダイナミック
RAMのようなVLSIシリコン−ゲート金属−酸化物
一半導体(MOS)デバイスの製作において、ポリシリ
コン層はメモリセルの容量電極、トランジスタのゲート
電極及び回路の相互接続を形成するために、パターン形
成される。そのようなデバイスにおいて、ポリシリコン
層のパターン形成のためのエツチングプロセスは、精密
に寸法制御をするために。
高度に非等方性であり、かつデバイスのある領域中のポ
リシリコン層下にある二酸化シリコンの(500オング
ストロームもの)非常に薄い層の除去を避けるために、
二酸化シリコンに対して高い選択性をもたなければなら
ない。
ドープされたシリコン月利又はドープされないシリコン
材料の、純粋な塩素(CZ2)プラズマ中の反応性スパ
ッタエツチングは、高度の非等方性、二酸化シリコンに
対する高いエッチ選択性、及び急速なエッチ速度を生じ
ることが知られている。そのようなエッチングの特性に
ついては、たとえばシー・シー・シュワルツ(G−C−
Schwartz )及びピー0エム1シヤイブル(P
、 M、 5chaible )による1シリコンの反
応性イオンエツチング“ジャーナ410頁及びダヴリュ
・ダヴリュ・ヤオ(W・W、Yao )及びアール・エ
イチ・ブルース(R−H−Bruce )による( c
4プラズマを用いた非等方性ポリシリコンエツチング“
、1981年10月、652頁に述べられている。
塩素プラズマ中でのシリコン材料の反応性スパッタエツ
チングの、二酸化シリコンに対するシリコンのエッチ選
択性は、エツチング装置の駆動電極をアルミナ(A40
s )の層で被覆すると、(25:1まで)増す。
しかし、塩素プラズマ中のシリコン材料の反応性スパッ
タエツチングを用いることには、次のような問題がある
。すなわち、そのようなエツチングプロセスは、三フフ
化窒素又は三フッ化メタンのようなフッ素化合物中で発
生するプラズマを含む別のエツチングで用いられる装置
中では、容易に行うことができない。たとえば、先に述
べた64キロビツト・ダイナミックRAMの製造におい
て、このデバイス中で用いられるポリシリコン層の一つ
のエツチングは、二工程で行われる。層中に高分解能パ
ターンを規定するために、最初に非等方性エツチング工
程が用いられ、続いて非等方性エッチにより残った不要
のポリシリコンフィラメントを除去するために、等方性
エツチング工程が行われる。上に述べた利点により、非
等方性エツチング工程のために、塩素プラスマ反応性ス
パッタエツチングを用いるのが望ましい。等方性エツチ
ング工程のためには、三フッ化窒素中の反応性スパッタ
エツチングを用いるのが有利である。このエツチングは
、非常に急速なエッチ速度及び二酸化シリコンに対する
(40:1に達する)非常に高い選択性をもたらす。三
フッ化窒素プラズマ中でのシリコン材料のプラズマ補助
エツチングは、本件と共に譲渡された米国特許第4,3
10,380号中で述べられている。装置での高い歩留
りを達成するために、同じエツチング装置中でポリシリ
コン、エツチングの両工程を行うのが、製造中望ましい
。しかし、等方性エッチング工程中三フッ化窒素プラズ
マに装置を露出することは、シリコン材料の塩素反応性
スパッタエツチングに対し、不活性化させる。そのよう
な不活性化に工り。
シリコン材料の塩素反応性スパッタエツチングは、起っ
たとしてもその装置内で非常に遅く起る。この不活性化
の問題は、シ一番シー會シュワルツらによる上で引用し
た文献中で報告された”黒シリコン“問題に関連し、装
置の駆動電極上の無機酸化物質(たとえば、5jO2又
はhixos)が存在し、そのような物質をフッ素含准
化合物(たとえばNF3. CHF3又はC2F6 )
中で生じるプラズマに露出することに依存することが見
出されている。不活性化は駆動電極をアルミナで被覆す
ると、一層悪くなる。
先に、不活性化した装置は高RFパワーにおいて長時間
(典型的な場合、30分)塩素プラズマを発生させるが
、塩化水素酸の1M溶液中で装置を洗うことにより、活
性化される。しかし、いずれの活性化プロセスも、長時
間かかるため、製造用のエツチングでは実用的でない。
従って、フッ素を含む化合物中で生じるプラズマに露出
されたエツチング装置を用いて、塩素プラズマ中でシリ
コン材料の反応性スパッタエツチングを行うための製造
プロセスを可能にする方法が必要である0そのような方
法によれば、シリコン材料の表面に高分解能のパターン
転写を必要とするVLSIシリコンゲートMOSデバイ
ス及び他のデバイスの製造が著しく改善されるであろう
VLS Iシリコンゲート開O8集積回路及び上で議論
した他のデバイスの製造において、シリコン材料のプラ
ズマ補助エツチングの問題は、以下のような方法により
解決される。
すなわち、フッ素含有化合物中で発生したプラズマに先
に露出されたエツチング装置が、その装置内に三塩化ホ
ウ素(BCls )プラズマを発生させることにより、
塩素プラズマ中でのシリコン月利の反応性スパッタエツ
チングを行うために、活性化される。三塩化ホウ素プラ
ズマは、フッ素含有化合物を用いた後、塩素を用いる前
に、別の前処理工程で装置内に発生させてもよい。ある
いは、三塩化ホウ素はシリコン材料のエツチングを開始
するために用いてもよい。本発明の好ましい実施例にお
いて、不活性化した装置内でのシリコン行別の反応性ス
パッタエツチングは、三塩化ホウ素及び塩素の混合物中
で生じるプラズマ中で開始される。エツチングが始った
後、三塩化ホウ素は遮断され、シリコン行別の非等られ
る。必要ならば、三塩化ホ素プラズマ中でのシリコン材
料の等方性反応性スパッタエツチングを続けて行う。
第1ないし4図を参照すると、製造工程中のエツチング
操作の各種工程を示す部分的に完成したVLSIシリコ
ンゲートMOSデバイス1.0の一部分の断面図が示さ
れている。
デバイスの同様の領域を示すために、第1ないし4図で
は同じ参照数字が用いられている。
デバイスは64キロビットダイナミックRAMで、それ
は一般にポリI及びポリ■として知られる二層のポリシ
リコンを用いている。示されているエツチング操作は、
ポリHレベルのパターン形成についてである。第1図に
示されるように、高濃度ドープで4000オングストロ
ームの厚さのポリルベル11は。
ダイナミックメモリ・セルの蓄積容量の一方の電極を形
成するために、先にパターン形成されている。容量の他
方の電極は、300オングストロームの厚さの二酸化シ
リコン層12により層1】から分離された単結晶シリコ
ン基体のp影領域13で形成される。ポリニレベルのエ
ツチングは、2700オングストロームの厚さの中間二
酸化シリコン層14により、マスクされた。二酸化シリ
コン層15はエツチングの後、ポリ1層の側壁上に熱的
に成長させた。エツチング中ポリIレベルのアンダーカ
ットのため、ポリ1層の側壁に隣接した酸化物段差16
が、凹角状に形成された。
パターン形成前、アンドープで5000オングストロー
ムの厚さのポリ[417が、中間酸化物層14及び50
0オングストロームの厚さの二酸化シリコン層18を被
覆している。デバイスの別の部分では、ポリ■層は酸化
物層18中の窓20を通して、シリコン基体の高濃度ド
ープn影領域19と接触している。2500オングスト
ロームの厚さで2μmの幅のストライプ状二酸化シリコ
ン層21が。
メモリセル・アレイのビットラインを形成するだめに、
ポリ■層のエツチング用のマスクとして役立つよう形成
される。図示されていないデバイスの別の部分において
、ポリ■層はトランジスタのゲート電極及び回路の相互
接続を形成するのと同じエツチング操作で。
パターン形成される。ビットライン及びゲート電極の寸
法は、デバイスの動作に対して重要であるから、精密な
寸法制御をするために、高度の非等方性を生じるエツチ
ングを用いて、ポリ■層をパターン形成すると有利であ
る。
次に、第2図を参照すると、段差16に隣接したポリH
層の領域22は、非等方性エツチングプロセスで除去す
るのは困難である。
そのような領域を確実に除去するために、ポリH層のエ
ツチングは、二酸化シリコン層I4及び18の表面がプ
ラズマエッチャントに露出された後、長く続けなければ
ならない。酸化物層18はわずか500オングストロー
ムの厚さであるから、ポリ■層に用いられるエツチング
プロセスは、層18のエツチングを最小にするために、
二酸化シリコンに対し高い選択性を持たなければならな
い。これらの理由により、ポリ■層の非等方性エツチン
グ工程のために、アルミナで被覆された駆動電極を有す
る装置内で、塩素反応性スパッタエツチングを用いるの
が望ましい。
非等方性エツチング工程後のデバイスの構造が、第3図
に示されている。ポリ■層による凹角段差16がほぼ完
全に被覆されていることにより、非等方性エツチングに
よりポリシリコンフィラメント23が残り、それはメモ
リセスの電気的短絡を起す可能性をもつ。
従って、このフィラメントは等方性エツチングにより、
除去されなければならない。更に、等方性エツチングは
酸化物層18のエツチングを最小にするために、二酸化
シリコンに対して高い選択性をもたなければならない。
これらの理由により、ポリ■層の等方性エツチングの場
合、三塩化ホ素プラズマ中での反応性スパッタエツチン
グを用いるのが望ましい。
等方性エツチング工程後のデバイスの構造が、第4図に
示されている。等方性エッチにより、ビットライン導電
体24の全幅は、その名目上の幅2μmから、約0.5
μmだけ減少する。層18の最終的な厚さは、約300
オングストロームである。
製造工程中、同じエツチング装置中でポリ■層の等方性
及び非等方性エツチングの両方を行うのが望ましく、そ
れによりデバイスウェハな別の装置に移す遅れが除かれ
る。しか腰上で述べたように、エツチング装置を三フッ
化窒素プラズマに露出することによって。
不活性化の問題が生じ、それはその後に続く同じ装置中
の塩素プラズマ中でのシリコンの反応性スパッタエツチ
ングを妨げ、不活性化の問題はアルミナ被覆駆動電極の
存在により一層悪くなる。
本発明の一実施例に従うと、不活性化の問題はフッ素含
有化合物によるエツチングの後、塩素プラズマ中でのシ
リコン材料の反応性スパッタエツチングを行うため、デ
バイスウェハを設定する前に、装置を前処理するため。
三塩化ホウ素内で発生するプラズマを用いることにより
、解決される。前処理は、5×1O−3Torrの三塩
化ホウ素及び0.3ワツト/dのパワー密度(駆動電極
の単位面積当りのRFパワー)で、約3分間行うと有利
である。
しかし、本発明に従うと、前処理は一般にそれぞれ5×
10−3ないし0. I Torrの範囲の圧力及び0
.1ないし0.5ワツト/dのパワー密度で行うことが
できる。前処理の持続時間は、一般に2分と短い。
本発明の別の実施例に従うと、不活性化した装置中での
シリコン材料の反応性スパッタエツチングは、少くとも
最初は三塩化ホウ素プラズマ内で行われる。三塩化ホウ
素プラズマはシリコン材料を、比較的低速度と二酸化シ
リコンに対する比較的低い選択性でエッチするから、エ
ツチング開始後純粋な塩素プラズマに切り換えると有利
である。三塩化ホウ素プラズマ中でのシリコン材料の反
応性スパッタエツチングは、I X 10−2Torr
の圧力及び0.3ワツト/dのパワー密度で行うと有利
である。しかし、本発明に従うと、そのようなエツチン
グは、一般にそれぞれ5×10−3ないし0. I T
orrの圧力及び0.1ないし0.5ワツト/Cnlの
パワー密度で行うことができる。
本発明の更に別の好ましい実施例に従うと不活性化した
装置内でのシリコン材料の反応性スパッタエツチングは
、少く七も最初は三塩化ホウ素と塩素の混合物中で行わ
れる。そのような混合気体を用いると、純粋な三塩化ホ
ウ素より、エツチングの開始が早くなる。
混合物により得られるエッチ速度及び選択性は、ともに
純粋な塩素で得られるものより低いから、シリコン材料
のエツチングが開始されたら、純粋な塩素プラズマに変
えるのが有利である。エツチングの開始は、装置内での
シリコン材料のエッチ速度を直接モニターすることによ
り決ると有利である。しかし、プラズマにより放出され
る光の色の変化を観察したり、デバイスウェハが三塩化
ホウ素プラズマに露出された後、あらかじめ決められた
時間待つことなど、エツチングの開始を決める他の方法
を用いてもよい。
三塩化ホウ素及び塩素混合物中でのシリコン材料の反応
性スパッタエツチングは、75体積パーセントの塩素を
含む混合物を用い、圧力及びパワー密度をそれぞれ1.
4XIF2Torr及び0.3ワツト/dにして行うと
有利である。しかし、本発明に従うと、一般にそのよう
なエツチングは98体積パーセントの塩素を含む混合物
を用い、圧力5XIO−3ないし0. I Torrの
範囲、パワー密度0.1ないし0.5ワツト/crlで
行うことができる。
上で述べた各実施例において、エツチング装置の電極間
にがかるdc電圧は、一般に不活性化した装置を活性化
する三塩化ホウ素プラズマの効果に対し、一般にあまり
重要でない。RF電界の周波数もまた、それが装置内の
イオンプラズマ共振周波数以上で、電子プラズマ共振周
波数より低い限り、活性化プロセスに対し一般的に厳密
でなくてよい。上で述べた実施例で用いられるガス流速
は、用いられる具体的なエツチング装置の容量と、その
ような装置を排気するために用いられる真空ポンプ系の
排気能力に依存する。与えられた装置に対する好ましい
流速は、プラズマ補助エツチングを通常行っている者に
は、容易に決ることができよう。
次に、第5図を参照すると、本発明の方法を実施するた
めのプラズマ補助エツチング装置50の一部が、概略的
に示されている。装置は平行平板反応容器として知られ
、約24インチの内径と約7インチの内高を有する円筒
状金属壁真空容器51を含む。容器内に容器壁からは電
気的に絶縁され、直径約22インチの環状水冷アルミナ
電極52がある。電極52はインピーダンス整合回路網
55を通して駆動電極に容量的に結合された13.6M
Hzfm号源54からのRFパワーで駆動される。真空
容器の金属壁は接地され、容器中のエッチガスにRF電
界を印加するための、もう一方の電極として働く。
RF源から得られるパワーは、50ないし2000ワツ
トの範囲である。反応性スパッタエツチングに用いられ
る低ガス圧においては、数百ボルトに達するdc、電圧
が、容器壁と駆動電極間のプラズマ放電中に生じる。こ
の電圧の極性は、駆動電極が容器壁に対し負にバイアス
されるようなものである。通常の反応性スパッタエツチ
ング操作においては、所望のdcバイアス電圧を維持す
るために、RF信号源54によりRFパワーは自動的に
制御される。
駆動電極は同心状の円筒金属暗部遮蔽78により囲まれ
、これは容器中に発生する放電のクルックス暗部中に置
かれる。円筒状の埋め込み金属スクリーン56が、暗部
遮蔽から容器の底まで延びている。暗部遮蔽及び埋め込
みスクリーンは、ともに接地され、駆動電極52の側面
及び底面から放電が起るのを防止する働きをする。
エッチすべきデバイスウェハ53は、円筒状アルミナペ
デスタル57上の駆動電極の最上表面上に支持される。
ペデスタル57を囲む駆動電極の最上表面部分は、アル
ミナで被覆したステンレススチールで作られたカバーに
より、保護されている。上で述べたように、駆動電極上
のアルミナカバーを用いることにより、塩素プラズマ中
での反応性ス・バッタエツチングの、二酸化シリコンに
対するシリコンのエッチ選択性が増す。
真空容器は1分当り30立方フイートの能力をもつ機械
的ポンプで引かれた直径6インチの油拡散ポンプから成
る排気系につながっている。容量はエッチガスが容器最
上部から入れられる前に、約5 X I 0−5Tor
r圧力に排気される。容量内の圧力はバラトロン真空計
61を通して容量圧を計測するスロットルバルブ制御ユ
ニット60により、電気的に動作するベネチアン−ブラ
インドスロットルバルブ59によって、自動的に調整さ
れる。エッチ用ガスはガスボンベ66ないし68にそれ
ぞれ接続された分枝63ないし65を有する多岐管62
から成るガス制御系を通して、容器内に供給される。ガ
スポンベ66ないし68はそれぞれ塩素、窒素、フッ素
化合物及び三塩化ホウ素を含む。各多岐管分岐は各エッ
チガスの流速を自動的に制御するために流量計69、電
子的流量制御弁70を含む。
容器内でのエッチ速度はヘリウム−ネオンレーザ−71
,ビーム・スプリッタ72、光検出器74、増幅器75
及びプロッタ76カ)ら成るレーザー干渉システムによ
り、直接モニターされる。レーザーは6328オングス
トロームの可干渉光の焦点のあったビームを作る。ビー
ムスプリッタは光ビームの一部を材料層を有するモニタ
ー用ウェハ77の表面上に向ける。モニター用ウェハか
ら反射された光は、光検出器で受け、その出力は増幅さ
れ、プロッタに供給される。プロッタは時間に対する反
射光強度をプロットする。モニター用ウェハ上の層の上
面及び下面から反射された光の干渉により、時間に対す
る反射光強度のプロットは、干渉フリンジを示し、それ
から層のエッチ速度が正確に決められる。本発明に従う
と、レーザー干渉システムは不活性化装置内のプラズマ
を含む三塩化ホウ素中で、シリコン材料のエツチングが
始るのをモニターするのに用いると有利である。
以下は平行電極反応装置の例と、本発明の好ましい実施
例を用い、上で述べたデバイスの例におけるポリ■層の
反応性スパッタエツチングを行うのに好ましい条件であ
る。非等方性エツチング工程の場合、反応容器内のエッ
チガスは最初1.4 X 10−” Torrの三塩化
ホウ素と塩素の混合物である。三塩化ホウ素。
及び塩素の流速は、それぞれ12及び48SCCMであ
る。RFパワーは電極間に275Vのdcバイアスを維
持するように、制御される。エッチ速度は約4分で起る
エツチングの開始を決るため、レーザー干渉システムで
モニターされる。エツチングが始ると、エッチ速度は1
分当り約500オングストロームで、二酸化シリコンに
対するポリシリコンのエッチ選択性は、約10:1であ
る。エツチングが始った後、三塩化ホウ素は切断され。
エツチングは純粋な塩素中で続ける。圧力、流速及びd
cバ・rアスはそれぞれ1.4X10−2Torr、4
8 SCCM及び275Vに維持される。塩素プラズマ
中でのエツチングは、ポリシリコンの10,000オン
グストロームカ除去されるまで行われ、同一のポリシリ
コン材料の一様な12,000オングストロ一ム層で被
覆サレタ、モニター用ウェハ上のレーザー干渉システム
で測定される。塩素プラズマ中でのポリシリコンエッチ
速度及び二酸化シリコンに対するポリシリコンのエッチ
選択性は、それぞれ1分当り約750オングストローム
及び25:1である。
等方性エツチング工程の場合、反応容器中のエッチガス
は、本質的に純粋な三フッ化窒素である。圧力、流速及
びdCバイアスは、それぞれ2.8 X 10−2To
rr、55 SCCM及びIOVに保たれる。三フッ化
窒素中でのエツチングは、モニターウェハに対してレー
サー干渉システムで測定し、2000オングストローム
のポリシリコンが除去されるまで行う。ポリシリコンエ
ッチ速度及び二、酸化シリコンに対するポリシリコンの
選択性は、それぞれ1分当り約2000オングストロー
ム及び40:1である。
本発明について、具体的な型のデバイスの製造における
具体的なエツチング装置中で行う特定の二段階プラズマ
補助エツチングを例に述べたが、当業者には本発明の精
神及び視点を離れることなく、操作装置及びデバイスの
詳細の各種変化が可能なことが理解されるであろう。た
とえば、操作には非シリコン材料のエツチングで、フッ
素化合物中で発生したプラズマに露出されたことにより
不活性化された装置でのシリコン材料のエツチングを、
含んでもよい。本件と共に譲渡された米国特許第4,2
98,443号に述べられているような多面体プラズマ
反応容器のような他の型のエツチング装置を1本発明を
実施するために用いてもよい。
〔主要部分の符号の説明〕
デバイス    ・・・ 53 装置      ・・・ 51 電極      ・・・ 52 出願人: ウェスターン エレクト+J7クカムバニー
、インコーポレーテッド 第1頁の続き 0発 明 者 ウィリアム・アーネスト・ウィレンブロ
ック・ジュニア アメリカ合衆国08733ニユージ ヤーシイ・レイクバースト・ア ールデー1 192−

Claims (1)

  1. 【特許請求の範囲】 1、製作中のデバイスの表面がエッチされる少くとも一
    工程を含み、デバイスは装置内に含まれるプラズマの存
    在下でエッチされ、プラズマは2個の電極間の気体雰囲
    気の一部に電界を印加することにより、気体雰囲気中に
    発生し、電極の一方はエッチすべきデバイスを支持し、
    エッチすべき表面はシリコン月利で、表面のエツチング
    は塩素から成る気体雰囲気中で行われ、装置は気体雰囲
    気がフッ素化合物を含む先のエツチング操作で用いられ
    たものであるデバイスの製造方法において、 先のエツチング操作に続き、プラズマは五塩化ホウ素か
    ら成る気体雰囲気中の装置内で発生させることを特徴と
    するデバイスの製造方法。 2、特許請求の範囲第1項に記載された方法において。 先のエツチング操作後、エッチすべきデバイスを装置内
    に設定する前に、プラズマは5X10  Torrない
    し0.ITorrの範囲の圧力で、本質的に純粋な三塩
    化ホウ素から成る気体雰囲気の装置内で発生させ、プラ
    ズマは0.1ワツト/dないし0.5ワツト/dの範囲
    のパワー密度を有し、少くとも2分間維持されることを
    更に特徴とするデバイスの製造方法。 6、 特許請求の範囲第1項に記載された方法において
    、 デバイスは少くとも最初は、三塩化ホウ素から成る気体
    雰囲気中で生じたプラズマの存在下でエッチされること
    を更に特徴とするデバイスの製造方法。 4、特許請求の範囲第3項に記載された方法において、 デバイスは少くとも最初は、三塩化ホウ素及び塩素から
    成る気体雰囲気中で発生したプラズマの存在下でエッチ
    され、塩素の含有量は0ないし98体積パーセントの範
    囲で、混合物は5 X 10−3ないしQ、1Torr
    の範囲の圧力にあり、プラズマは01ワツト/cntな
    いし0.5ワツト/C!!の範囲のパワー密度を有する
    混合物中で発生させることを更に特徴とするデバイスの
    製造方法。 5、特許請求の範囲第4項に記載された方法において、 エッチすべきデバイスを支持する電極は、少くとも部分
    的にアルミナの層で被覆され、デバイスの最初のエツチ
    ングに続いて。 5 X 10−3Torrないし5 X 10−2To
    rrの範囲の圧力で、本質的に純粋な塩素から成る気体
    雰囲気中に発生したプラズマの存在下で、デバイスが更
    にエツチングされ、本質的に純粋な塩素中で発生したプ
    ラズマは、0.1ワツト/dないし0.5ワツト/dの
    範囲のパワー密度を有することを更に特徴とするデバイ
    スの製造方法。 6、特許請求の範囲第4項に記載された方法において、
    エッチすべき表面は−ないし複数の凹角状の段差を有す
    る二酸化シリコン層の表面を、それに従って被覆する多
    結晶シリコン層の表面であり、 三塩化ホウ素及び塩素の混合物中で発生したプラズマの
    存在下におけるデバイスのエツチングに続き、フッ素化
    合物から成る気体雰囲気中で発生したプラズマの存在下
    におけるデバイスのエツチングを更に行うことを更に特
    徴とするデバイスの製造方法。 乙 特許請求の範囲第5項に記載された方法において、
    エッチすべき表面は−ないし複数の凹角状段差を有する
    二酸化シリコン層の表面を、それに従って被覆する多結
    晶シリコン層の表面で、 本質的に純粋な塩素中に発生したプラズマの存在下にお
    けるデバイスのエツチングに続き、なおフッ素化合物か
    ら成る気体雰囲気中で発生するプラズマの存在下におけ
    るデバイスのエツチングを行うことを更に特徴とするデ
    バイスの製造方法。 8、特許請求の範囲第6又は7項に記載された方法にお
    いて。 フッ素を含む化合物は1.5 X 10−2Torrな
    いし0. I Torrの範囲の圧力における三フフ化
    窒素で、その中に発生したプラズマは0.04ワツト/
    cI7Lないし0.2ワツ、ト/ffl’の範囲のパワ
    ー密度を有することを更に特徴とするデバイスの製造方
    法。 9、%許請求の範囲第1項に記載された方法において、 エッチずべきデバイスを設定した後、シリコン材料はフ
    ッ素を含む雰囲気中でエッチされ、次にデバイスの他の
    シリコン材料が、最初デバイスを設定することなく三塩
    化ホウ素中でエッチされることを更に特徴とするデバイ
    スの製造方法。
JP58135289A 1982-07-26 1983-07-26 デバイスの製造方法 Expired - Lifetime JPH0831436B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/401,830 US4426246A (en) 1982-07-26 1982-07-26 Plasma pretreatment with BCl3 to remove passivation formed by fluorine-etch
US401830 1995-03-10

Publications (2)

Publication Number Publication Date
JPS5941841A true JPS5941841A (ja) 1984-03-08
JPH0831436B2 JPH0831436B2 (ja) 1996-03-27

Family

ID=23589393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58135289A Expired - Lifetime JPH0831436B2 (ja) 1982-07-26 1983-07-26 デバイスの製造方法

Country Status (6)

Country Link
US (1) US4426246A (ja)
JP (1) JPH0831436B2 (ja)
DE (1) DE3326929A1 (ja)
FR (1) FR2530865B1 (ja)
GB (1) GB2124958B (ja)
NL (1) NL8302640A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61187335A (ja) * 1985-02-15 1986-08-21 Matsushita Electronics Corp プラズマ処理装置
JPS63174322A (ja) * 1987-01-14 1988-07-18 Hitachi Ltd ドライエツチング方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5945946A (ja) * 1982-09-06 1984-03-15 Toyota Central Res & Dev Lab Inc 中空糸状多孔質ガラスの製造法
JPS6050923A (ja) * 1983-08-31 1985-03-22 Hitachi Ltd プラズマ表面処理方法
JPS60117631A (ja) * 1983-11-30 1985-06-25 Toshiba Corp 化合物半導体のドライエッチング方法
US4512841A (en) * 1984-04-02 1985-04-23 International Business Machines Corporation RF Coupling techniques
US4778532A (en) * 1985-06-24 1988-10-18 Cfm Technologies Limited Partnership Process and apparatus for treating wafers with process fluids
US4984597B1 (en) * 1984-05-21 1999-10-26 Cfmt Inc Apparatus for rinsing and drying surfaces
US4911761A (en) * 1984-05-21 1990-03-27 Cfm Technologies Research Associates Process and apparatus for drying surfaces
JPS617639A (ja) * 1984-06-22 1986-01-14 Toshiba Corp 半導体薄膜の分解装置
US4662059A (en) * 1985-09-19 1987-05-05 Rca Corporation Method of making stabilized silicon-on-insulator field-effect transistors having 100 oriented side and top surfaces
US6087267A (en) * 1986-03-04 2000-07-11 Motorola, Inc. Process for forming an integrated circuit
US4717448A (en) * 1986-10-09 1988-01-05 International Business Machines Corporation Reactive ion etch chemistry for providing deep vertical trenches in semiconductor substrates
US4799991A (en) * 1987-11-02 1989-01-24 Motorola, Inc. Process for preferentially etching polycrystalline silicon
US4859304A (en) * 1988-07-18 1989-08-22 Micron Technology, Inc. Temperature controlled anode for plasma dry etchers for etching semiconductor
IT1232850B (it) * 1989-04-26 1992-03-05 Saint Peter Srl Acceleranti per l'indurimento di resine poliesteri insature, maleiche, alliliche ed epossidiche e procedimenti di indurimento che li utlizzano
US5090432A (en) * 1990-10-16 1992-02-25 Verteq, Inc. Single wafer megasonic semiconductor wafer processing system
JP3185150B2 (ja) * 1991-03-15 2001-07-09 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
WO1993006949A1 (en) 1991-10-04 1993-04-15 Cfm Technologies, Inc. Ultracleaning of involuted microparts
US6199874B1 (en) * 1993-05-26 2001-03-13 Cornell Research Foundation Inc. Microelectromechanical accelerometer for automotive applications
US5449433A (en) * 1994-02-14 1995-09-12 Micron Semiconductor, Inc. Use of a high density plasma source having an electrostatic shield for anisotropic polysilicon etching over topography
US5453156A (en) * 1994-11-01 1995-09-26 Taiwan Semiconductor Manufactoring Company Ltd. Anisotropic polysilicon plasma etch using fluorine gases
US5753567A (en) * 1995-08-28 1998-05-19 Memc Electronic Materials, Inc. Cleaning of metallic contaminants from the surface of polycrystalline silicon with a halogen gas or plasma
US5960306A (en) * 1995-12-15 1999-09-28 Motorola, Inc. Process for forming a semiconductor device
US6039059A (en) 1996-09-30 2000-03-21 Verteq, Inc. Wafer cleaning system
US6136724A (en) * 1997-02-18 2000-10-24 Scp Global Technologies Multiple stage wet processing chamber
US6328809B1 (en) 1998-10-09 2001-12-11 Scp Global Technologies, Inc. Vapor drying system and method
DE102004002243A1 (de) * 2003-02-07 2004-09-16 Trikon Technologies Limited, Newport Elektrostatische Klemmhalterung für dünne Wafer in einer Vakuumkammer zur Plasmabearbeitung
US7192875B1 (en) 2004-10-29 2007-03-20 Lam Research Corporation Processes for treating morphologically-modified silicon electrode surfaces using gas-phase interhalogens
US7226869B2 (en) * 2004-10-29 2007-06-05 Lam Research Corporation Methods for protecting silicon or silicon carbide electrode surfaces from morphological modification during plasma etch processing
US7291286B2 (en) * 2004-12-23 2007-11-06 Lam Research Corporation Methods for removing black silicon and black silicon carbide from surfaces of silicon and silicon carbide electrodes for plasma processing apparatuses
JP4671729B2 (ja) * 2005-03-28 2011-04-20 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5322836A (en) * 1976-08-16 1978-03-02 Northern Telecom Ltd Method of etching aluminum and aluminum oxide with gas
JPS5521595A (en) * 1978-07-31 1980-02-15 Western Electric Co Article production by plasma etching

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4256534A (en) * 1978-07-31 1981-03-17 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
US4208241A (en) * 1978-07-31 1980-06-17 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
JPS56103424A (en) * 1980-01-22 1981-08-18 Toshiba Corp Plasma etching method
US4310380A (en) * 1980-04-07 1982-01-12 Bell Telephone Laboratories, Incorporated Plasma etching of silicon

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5322836A (en) * 1976-08-16 1978-03-02 Northern Telecom Ltd Method of etching aluminum and aluminum oxide with gas
JPS5521595A (en) * 1978-07-31 1980-02-15 Western Electric Co Article production by plasma etching

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61187335A (ja) * 1985-02-15 1986-08-21 Matsushita Electronics Corp プラズマ処理装置
JPS63174322A (ja) * 1987-01-14 1988-07-18 Hitachi Ltd ドライエツチング方法

Also Published As

Publication number Publication date
JPH0831436B2 (ja) 1996-03-27
NL8302640A (nl) 1984-02-16
FR2530865A1 (fr) 1984-01-27
GB2124958B (en) 1986-01-29
DE3326929C2 (ja) 1992-11-12
GB2124958A (en) 1984-02-29
US4426246A (en) 1984-01-17
FR2530865B1 (fr) 1988-04-08
GB8319568D0 (en) 1983-08-24
DE3326929A1 (de) 1984-02-02

Similar Documents

Publication Publication Date Title
JPS5941841A (ja) デバイスの製造方法
US4786359A (en) Xenon enhanced plasma etch
US4310380A (en) Plasma etching of silicon
US6518192B2 (en) Two etchant etch method
US6235643B1 (en) Method for etching a trench having rounded top and bottom corners in a silicon substrate
US5256245A (en) Use of a clean up step to form more vertical profiles of polycrystalline silicon sidewalls during the manufacture of a semiconductor device
JP4907827B2 (ja) ポリシリコンのエッチングの均一性を向上し、エッチング速度の変動を低減するための方法
US4472237A (en) Reactive ion etching of tantalum and silicon
US5180464A (en) Dry etching method
JPS6252455B2 (ja)
KR100702723B1 (ko) 드라이 에칭 방법
US5837615A (en) Integrated circuit device fabrication by plasma etching
JP2628554B2 (ja) 反応性イオン・エッチング装置
US4937643A (en) Devices having tantalum silicide structures
US5950092A (en) Use of a plasma source to form a layer during the formation of a semiconductor device
US7709343B2 (en) Use of a plasma source to form a layer during the formation of a semiconductor device
Khare et al. CH4/H2/Ar/Cl2 electron cyclotron resonance plasma etching of via holes for InP‐based microwave devices
JP2000216148A (ja) ドライエッチングを含むデバイスの製作プロセス
US6482744B1 (en) Two step plasma etch using variable electrode spacing
CA1148895A (en) Reactive sputter etching of silicon
JPH07130712A (ja) Ptを主成分とする合金のエッチング方法
JP2602285B2 (ja) 半導体装置の製造方法
JP2003068709A (ja) ドライエッチング方法
JP2639402B2 (ja) 酸化物層のテーパーエッチング方法
KR100232158B1 (ko) 비에스티 식각방법