JP3185150B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3185150B2 JP3185150B2 JP07569491A JP7569491A JP3185150B2 JP 3185150 B2 JP3185150 B2 JP 3185150B2 JP 07569491 A JP07569491 A JP 07569491A JP 7569491 A JP7569491 A JP 7569491A JP 3185150 B2 JP3185150 B2 JP 3185150B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- nitrogen
- contact hole
- plasma
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000000034 method Methods 0.000 title description 16
- 238000004519 manufacturing process Methods 0.000 title description 9
- 239000007789 gas Substances 0.000 claims description 35
- 238000009832 plasma treatment Methods 0.000 claims description 27
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 22
- 229910052731 fluorine Inorganic materials 0.000 claims description 22
- 239000011737 fluorine Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 13
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 84
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 52
- 229910052757 nitrogen Inorganic materials 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 16
- 238000001020 plasma etching Methods 0.000 description 15
- 235000012431 wafers Nutrition 0.000 description 13
- 229910001873 dinitrogen Inorganic materials 0.000 description 11
- 239000011241 protective layer Substances 0.000 description 9
- 239000002245 particle Substances 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 229910000881 Cu alloy Inorganic materials 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 5
- 239000007795 chemical reaction product Substances 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000013074 reference sample Substances 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 239000013067 intermediate product Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 238000012369 In process control Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000010965 in-process control Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 229910017464 nitrogen compound Inorganic materials 0.000 description 2
- 150000002830 nitrogen compounds Chemical class 0.000 description 2
- -1 nitrogen ions Chemical class 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000002512 chemotherapy Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001941 electron spectroscopy Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/963—Removing process residues from vertical substrate surfaces
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関する。
関する。
【０００２】
【従来技術】半導体装置は、例えば図20に示す積層構造
を有する。即ち、単結晶の珪素からなる半導体ウエハ
（以下、単にウエハと呼ぶ。）上に、ＳｉＯ2 の第一の
絶縁層２、アルミニウム−銅合金の導電層３及びＳｉＯ
2 の第二の絶縁層４がこの順に被着してなる積層構造に
よって半導体装置が構成される。導電層３は、第一の絶
縁層２に形成されたスルーホール２ａによってウエハ１
のＮ+ 領域１ａに接続する。第二の絶縁層４にはスルー
ホール４ａが設けられ、スルーホール４ａによって導電
層３に接続するボンディングパッド用導電層５が第二の
絶縁層４上に被着している。ボンディングパッド用導電
層５上には窒化珪素又は窒化珪素／二酸化珪素の保護層
37が被着し、通例のフォトリソグラフィによって設けら
れた開口37ａに臨む箇所にボンディングパッド５ａが形
成される。かくして、ボンディングパッド５ａは、導電
層３を介してウエハ１のＮ+ 部分１ａに電気的に接続す
る。ボンディングパッドにはボンディングワイヤによっ
て他の素子が接続されるのであるが、これらは図示省略
してある。
を有する。即ち、単結晶の珪素からなる半導体ウエハ
（以下、単にウエハと呼ぶ。）上に、ＳｉＯ2 の第一の
絶縁層２、アルミニウム−銅合金の導電層３及びＳｉＯ
2 の第二の絶縁層４がこの順に被着してなる積層構造に
よって半導体装置が構成される。導電層３は、第一の絶
縁層２に形成されたスルーホール２ａによってウエハ１
のＮ+ 領域１ａに接続する。第二の絶縁層４にはスルー
ホール４ａが設けられ、スルーホール４ａによって導電
層３に接続するボンディングパッド用導電層５が第二の
絶縁層４上に被着している。ボンディングパッド用導電
層５上には窒化珪素又は窒化珪素／二酸化珪素の保護層
37が被着し、通例のフォトリソグラフィによって設けら
れた開口37ａに臨む箇所にボンディングパッド５ａが形
成される。かくして、ボンディングパッド５ａは、導電
層３を介してウエハ１のＮ+ 部分１ａに電気的に接続す
る。ボンディングパッドにはボンディングワイヤによっ
て他の素子が接続されるのであるが、これらは図示省略
してある。
【０００３】第二の絶縁層４のスルーホール４ａは、Ｃ
2 Ｆ6 ／ＣＨＦ3 又はＣＦ4 等の弗素系ガスでのプラズ
マエッチングによるドライエッチによって形成するのが
好適である。ところが、弗素系ガスによるプラズマエッ
チングでは、エッチング後に空気に接触すると数分間で
導電層３表面のスルーホール４ａに臨む箇所にＡｌＦm
（ＯＨ）3-m 56が生成すると推定される。このため、導
電層３と、その後に形成されるボンディングパッド用導
電層５との間のコンタクト抵抗が増大する。従って、コ
ンタクトホール４ａの形成後に引き続いて直ちにボンデ
ィングパッド用導電層５を形成させねばならず、工程管
理上甚だ厄介である。上記ＡｌＦm （ＯＨ）3-m は、ア
ルミニウムに残留弗素分と大気中の水分とが反応して生
成するものと考えられる。この反応生成物は、塩素系ガ
スによる他のドライエッチング工程で生成する反応生成
物と識別し難いという問題が在る。これ以降、弗素系ガ
スプラズマ処理後、大気中でアルミニウム合金表面に生
成する物質（ＡｌＦm （ＯＨ）3-m と推定される）を単
に「生成物」と称する。
2 Ｆ6 ／ＣＨＦ3 又はＣＦ4 等の弗素系ガスでのプラズ
マエッチングによるドライエッチによって形成するのが
好適である。ところが、弗素系ガスによるプラズマエッ
チングでは、エッチング後に空気に接触すると数分間で
導電層３表面のスルーホール４ａに臨む箇所にＡｌＦm
（ＯＨ）3-m 56が生成すると推定される。このため、導
電層３と、その後に形成されるボンディングパッド用導
電層５との間のコンタクト抵抗が増大する。従って、コ
ンタクトホール４ａの形成後に引き続いて直ちにボンデ
ィングパッド用導電層５を形成させねばならず、工程管
理上甚だ厄介である。上記ＡｌＦm （ＯＨ）3-m は、ア
ルミニウムに残留弗素分と大気中の水分とが反応して生
成するものと考えられる。この反応生成物は、塩素系ガ
スによる他のドライエッチング工程で生成する反応生成
物と識別し難いという問題が在る。これ以降、弗素系ガ
スプラズマ処理後、大気中でアルミニウム合金表面に生
成する物質（ＡｌＦm （ＯＨ）3-m と推定される）を単
に「生成物」と称する。
【０００４】
【発明の目的】本発明は、コンタクトホール形成直後に
発生し、かつ、このコンタクトホールにおけるコンタク
ト抵抗増大の要因となる物質の大気中での発生を抑制
し、コンタクトホール形成後に充分な時間的余裕を以て
このコンタクトホールで接続する導電性部分を形成で
き、かつ、電気抵抗の増大を抑制できる、半導体装置の
製造方法を提供することを目的としている。
発生し、かつ、このコンタクトホールにおけるコンタク
ト抵抗増大の要因となる物質の大気中での発生を抑制
し、コンタクトホール形成後に充分な時間的余裕を以て
このコンタクトホールで接続する導電性部分を形成で
き、かつ、電気抵抗の増大を抑制できる、半導体装置の
製造方法を提供することを目的としている。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置の製造方法は、半導体基板上に
銅を含むアルミニウムで構成される導電層を形成する工
程と、前記導電層上に絶縁層を形成する工程と、前記絶
縁層を弗素系ガスでエッチングすることにより前記絶縁
層に前記導電層に達するコンタクトホールを形成する工
程と、前記コンタクトホールが形成された半導体基板に
対して窒素含有ガスによるプラズマ処理を施して前記コ
ンタクトホール内の前記導電層上に窒化アルミニウムを
形成する工程と、前記絶縁層上に前記コンタクトホール
を介して前記導電層に接続される配線層を形成する工程
とを有する。
め、本発明の半導体装置の製造方法は、半導体基板上に
銅を含むアルミニウムで構成される導電層を形成する工
程と、前記導電層上に絶縁層を形成する工程と、前記絶
縁層を弗素系ガスでエッチングすることにより前記絶縁
層に前記導電層に達するコンタクトホールを形成する工
程と、前記コンタクトホールが形成された半導体基板に
対して窒素含有ガスによるプラズマ処理を施して前記コ
ンタクトホール内の前記導電層上に窒化アルミニウムを
形成する工程と、前記絶縁層上に前記コンタクトホール
を介して前記導電層に接続される配線層を形成する工程
とを有する。
【０００６】
【実施例】以下、本発明の実施例を説明する。図１〜図
６は、半導体装置（この例ではＣＭＯＳロジック及びＭ
ＯＳメモリー（ＤＲＡＭ））の製造手順を示す拡大部分
断面図である。なお、図20と共通する部分には同じ符号
を付して表してある。
６は、半導体装置（この例ではＣＭＯＳロジック及びＭ
ＯＳメモリー（ＤＲＡＭ））の製造手順を示す拡大部分
断面図である。なお、図20と共通する部分には同じ符号
を付して表してある。
【０００７】図１は、珪素のウエハ１上にＳｉＯ2 の第
一の絶縁層２を形成してからこれにコンタクトホール２
ａを形成し、その上にバリヤメタルとしてのＴｉＷ層を
含むアルミニウム−銅合金（２重量％Ｃｕ）の導電層３
を被着させてコンタクトホール２ａにて導電層３とウエ
ハ１のＮ+ 部分１ａとを接続した状態を示している。合
金元素の銅は、導電層内のストレス及び導電層のエレク
トロマイグレーションを小さくする作用を有する。第一
の絶縁層２の形成は化学的気相成長（ＣＶＤ）法によ
り、導電層３の形成は通例のフォトリソグラフィによ
り、コンタクトホール２ａの形成は弗素系ガスを使用し
てのプラズマエッチングによって行った。
一の絶縁層２を形成してからこれにコンタクトホール２
ａを形成し、その上にバリヤメタルとしてのＴｉＷ層を
含むアルミニウム−銅合金（２重量％Ｃｕ）の導電層３
を被着させてコンタクトホール２ａにて導電層３とウエ
ハ１のＮ+ 部分１ａとを接続した状態を示している。合
金元素の銅は、導電層内のストレス及び導電層のエレク
トロマイグレーションを小さくする作用を有する。第一
の絶縁層２の形成は化学的気相成長（ＣＶＤ）法によ
り、導電層３の形成は通例のフォトリソグラフィによ
り、コンタクトホール２ａの形成は弗素系ガスを使用し
てのプラズマエッチングによって行った。
【０００８】次に、図２に示すように、導電層３上にＳ
ｉＯ2 の第二の絶縁層４をＣＶＤ法によって形成した。
ｉＯ2 の第二の絶縁層４をＣＶＤ法によって形成した。
【０００９】次に、図３に示すように、フォトレジスト
８を使用し、弗素系ガスによるプラズマエッチングを行
って第二の絶縁層４にスルーホール４ａを形成した。そ
して引き続き同じプラズマエッチング装置内で、図４に
示すように窒素ガスによるプラズマ処理を施した。する
と、図５に示すように、導電層３のスルーホール４ａに
臨む箇所にＡｌＮ６が生成する。このＡｌＮは塩素系ガ
スによるエッチング時の反応生成物と識別可能である。
図４の工程でのプラズマ処理の詳細については後に説明
する。
８を使用し、弗素系ガスによるプラズマエッチングを行
って第二の絶縁層４にスルーホール４ａを形成した。そ
して引き続き同じプラズマエッチング装置内で、図４に
示すように窒素ガスによるプラズマ処理を施した。する
と、図５に示すように、導電層３のスルーホール４ａに
臨む箇所にＡｌＮ６が生成する。このＡｌＮは塩素系ガ
スによるエッチング時の反応生成物と識別可能である。
図４の工程でのプラズマ処理の詳細については後に説明
する。
【００１０】次に、通例の方法によって、図６に示すよ
うにボンディングパッド用導電層５を第二の絶縁層４上
に被着させる。ボンディングパッド用導電層５の形成は
通例のフォトリソグラフィにより行う。かくして、ボン
ディングパッド用導電層５は、導電層３を介してウエハ
１のＮ+ 領域１ａに電気的に接続する。次に、酸化タン
タル（Ｔａ2 Ｏ5 ）の絶縁保護層７を被着させ、通例の
フォトリソグラフィとエッチングとによって開口７ａを
形成し、ボンディングパッド用導電層５の開口７ａに臨
む箇所にボンディングパッド５ａを形成する。
うにボンディングパッド用導電層５を第二の絶縁層４上
に被着させる。ボンディングパッド用導電層５の形成は
通例のフォトリソグラフィにより行う。かくして、ボン
ディングパッド用導電層５は、導電層３を介してウエハ
１のＮ+ 領域１ａに電気的に接続する。次に、酸化タン
タル（Ｔａ2 Ｏ5 ）の絶縁保護層７を被着させ、通例の
フォトリソグラフィとエッチングとによって開口７ａを
形成し、ボンディングパッド用導電層５の開口７ａに臨
む箇所にボンディングパッド５ａを形成する。
【００１１】図４の工程における処理条件は、下記表１
に示す通りである。
に示す通りである。
【００１２】
【００１３】図７は前記装置Ｄrytek 384 Ｔの概略断面
図、図８は同電気回路図である。
図、図８は同電気回路図である。
【００１４】側壁11の上下には絶縁壁12，13が夫々接続
し、上側の絶縁壁12にはガス供給部15と、これに接続し
て複数の貫通孔14ａを設けた上側電極14とが固定されて
いる。下側の絶縁壁13には下側電極16が固定され、下側
電極16上にウエハＷが載置される。上下電極14，16間に
はグリッド17が配設されていて、上側電極14とグリッド
17との間に上側チャンバ18が、グリッド17と下側電極16
との間に下側チャンバ19が夫々形成される。
し、上側の絶縁壁12にはガス供給部15と、これに接続し
て複数の貫通孔14ａを設けた上側電極14とが固定されて
いる。下側の絶縁壁13には下側電極16が固定され、下側
電極16上にウエハＷが載置される。上下電極14，16間に
はグリッド17が配設されていて、上側電極14とグリッド
17との間に上側チャンバ18が、グリッド17と下側電極16
との間に下側チャンバ19が夫々形成される。
【００１５】上下電極14，16にはマッチングネットワー
クを収容するマッチングボックス24を介して高周波発振
器25が接続し、グリッド17の一方の端部は接地回路30
に、他方の端部は光ファイバケーブル28を介して終点検
出器29に夫々接続している。
クを収容するマッチングボックス24を介して高周波発振
器25が接続し、グリッド17の一方の端部は接地回路30
に、他方の端部は光ファイバケーブル28を介して終点検
出器29に夫々接続している。
【００１６】ガス供給部15にはガス供給管20が接続し、
ガス供給管20には切替えバルブ21を介して分岐管22，23
が接続する。プラズマエッチング時（図３の工程）に
は、弗素系ガスが分岐管22，ガス供給管20，ガス供給部
15，上側電極14の貫通孔14ａを経由して上側チャンバ18
に入り、グリッド17を通って下側チャンバ19に入ってか
ら側壁11に設けられたガス排出口11ａを通って装置外に
排出される。窒素ガスによる処理時（図４の工程）に
は、窒素ガスは分岐管23から装置内に供給され、弗素ガ
スと同様に排出口11ａから装置外に排出される。
ガス供給管20には切替えバルブ21を介して分岐管22，23
が接続する。プラズマエッチング時（図３の工程）に
は、弗素系ガスが分岐管22，ガス供給管20，ガス供給部
15，上側電極14の貫通孔14ａを経由して上側チャンバ18
に入り、グリッド17を通って下側チャンバ19に入ってか
ら側壁11に設けられたガス排出口11ａを通って装置外に
排出される。窒素ガスによる処理時（図４の工程）に
は、窒素ガスは分岐管23から装置内に供給され、弗素ガ
スと同様に排出口11ａから装置外に排出される。
【００１７】図８に示すように、高周波発振器25に接続
する可変コンデンサ26ｃ及びコイル26ｄから夫々可変コ
ンデンサ26ａ，26ｂを介して上下電極14，16に接続し、
マッチングボックス24が構成される。
する可変コンデンサ26ｃ及びコイル26ｄから夫々可変コ
ンデンサ26ａ，26ｂを介して上下電極14，16に接続し、
マッチングボックス24が構成される。
【００１８】上側チャンバ18内では弗素と炭素とを含む
ポリマーが生成し、これがコンタクトホールの側面に堆
積してコンタクトホールに下方に向けて若干縮径するテ
ーパ面が形成され、その後のボンディングパッド用導電
層５の被着に際してボンディングパッド材のコンタクト
ホールへの充填が確実になり、ボンディングパッドと導
電層との接続強度を強くする。
ポリマーが生成し、これがコンタクトホールの側面に堆
積してコンタクトホールに下方に向けて若干縮径するテ
ーパ面が形成され、その後のボンディングパッド用導電
層５の被着に際してボンディングパッド材のコンタクト
ホールへの充填が確実になり、ボンディングパッドと導
電層との接続強度を強くする。
【００１９】主プラズマは下側チャンバ19内に発生し、
下側チャンバ上端のグリッド17が接地されていることに
より、装置はＲＩＥモードで動作する。この装置は、上
側チャンバ18では電極14に高周波が印加され（ＰＬＡＳ
ＭＡ）、下側チャンバ19では下側電極16に高周波が印加
され（ＲＩＥ）て、両者が複合したＴＲＩＯＤＥタイプ
となっている。上記「ＲＩＥ」は、例えばＣ2 Ｆ6 →Ｃ
Ｆx + イオンのエネルギーによる物理的エッチング、上
記「ＰＬＡＳＭＡ」は発生するＣＦx ，Ｆラジカルによ
るエッチングである。
下側チャンバ上端のグリッド17が接地されていることに
より、装置はＲＩＥモードで動作する。この装置は、上
側チャンバ18では電極14に高周波が印加され（ＰＬＡＳ
ＭＡ）、下側チャンバ19では下側電極16に高周波が印加
され（ＲＩＥ）て、両者が複合したＴＲＩＯＤＥタイプ
となっている。上記「ＲＩＥ」は、例えばＣ2 Ｆ6 →Ｃ
Ｆx + イオンのエネルギーによる物理的エッチング、上
記「ＰＬＡＳＭＡ」は発生するＣＦx ，Ｆラジカルによ
るエッチングである。
【００２０】ＲＦ電力は、マッチングボックス24を経て
下側電極16に印加される。これにより発生した窒素プラ
ズマでアルミニウム表面に窒化アルミニウムＡｌＮが生
成する。終点検出器29は、コンタクトホールのエッチン
グ時にエッチングの終点を検出し、安定したプロセスを
保証するものである。
下側電極16に印加される。これにより発生した窒素プラ
ズマでアルミニウム表面に窒化アルミニウムＡｌＮが生
成する。終点検出器29は、コンタクトホールのエッチン
グ時にエッチングの終点を検出し、安定したプロセスを
保証するものである。
【００２１】図４の窒素によるプラズマ処理の工程を設
けることにより、コンタクトホール形成（図３の工程）
後に大気中でのＡｌＦm （ＯＨ）3-m の生成が抑制さ
れ、その結果、次のボンディングパッド用導電層５の形
成（図６の工程）との間で長時間大気中に放置しても、
ボンディングパッド用電極５と導電層３との間でコンタ
クト抵抗が増大することがなく、工程管理上頗る有利に
なる。
けることにより、コンタクトホール形成（図３の工程）
後に大気中でのＡｌＦm （ＯＨ）3-m の生成が抑制さ
れ、その結果、次のボンディングパッド用導電層５の形
成（図６の工程）との間で長時間大気中に放置しても、
ボンディングパッド用電極５と導電層３との間でコンタ
クト抵抗が増大することがなく、工程管理上頗る有利に
なる。
【００２２】次に、実験に基づいて上記の作用効果を説
明する。下記表２に示す条件でコンタクトホール形成
（図３の工程）に引続き、窒素ガスによるプラズマ処理
（図４の工程）を施し、大気中に放置して導電層３のコ
ンタクトホール４ａに臨む箇所での（128 μｍ）2 当り
のＡｌＦm （ＯＨ）3-m 粒子の数の放置時間による経緯
を顕微鏡によって調べた。なお、装置はＧＣＡ ＷＥ−
616 ＴＲＩＯＤＥ ＥＴＣＨ ＳＹＳＴＥＭで、上側
電極にはアルミナ（Ａｌ2 Ｏ3 ）を被覆してあり、中間
電極（グリッド）はアルミニウム製である。
明する。下記表２に示す条件でコンタクトホール形成
（図３の工程）に引続き、窒素ガスによるプラズマ処理
（図４の工程）を施し、大気中に放置して導電層３のコ
ンタクトホール４ａに臨む箇所での（128 μｍ）2 当り
のＡｌＦm （ＯＨ）3-m 粒子の数の放置時間による経緯
を顕微鏡によって調べた。なお、装置はＧＣＡ ＷＥ−
616 ＴＲＩＯＤＥ ＥＴＣＨ ＳＹＳＴＥＭで、上側
電極にはアルミナ（Ａｌ2 Ｏ3 ）を被覆してあり、中間
電極（グリッド）はアルミニウム製である。
【００２３】
【００２４】結果は下記表３及び図９に示す通りであ
る。同表及び同図には、比較のため窒素ガスによるプラ
ズマ処理を施さなかった場合及び窒素ガスによるプラズ
マ処理に替えて酸素ガスによるプラズマ処理を施した場
合について、同様の実験を行った結果が併記してある。
る。同表及び同図には、比較のため窒素ガスによるプラ
ズマ処理を施さなかった場合及び窒素ガスによるプラズ
マ処理に替えて酸素ガスによるプラズマ処理を施した場
合について、同様の実験を行った結果が併記してある。
【００２５】
【００２６】窒素ガスによるプラズマ処理を施さなかっ
た場合は、大気に接触して数分間でＡｌＦm （ＯＨ）
3-m 粒子の発生が観察された。図21はこの例における電
子顕微鏡組織のスケッチ、図22は同高倍率組織のスケッ
チである。アルミニウムの結晶粒54の粒界55が観察さ
れ、アルミニウム結晶粒界の三重点に特に大きなＡｌＦ
m （ＯＨ）3-m の粒子56が発生しているので見られる。
窒素ガスによるプラズマ処理に替えて酸素ガスによるプ
ラズマ処理を施した場合は、処理無しの場合よりも粒子
発生が遅れるが、60分経過で処理無しの場合よりも粒子
数が多くなっている。窒素ガスによるプラズマ処理を施
した場合は、300 分経過で粒子を認めず、29時間経過迄
この状態が保たれていることが確認されている。
た場合は、大気に接触して数分間でＡｌＦm （ＯＨ）
3-m 粒子の発生が観察された。図21はこの例における電
子顕微鏡組織のスケッチ、図22は同高倍率組織のスケッ
チである。アルミニウムの結晶粒54の粒界55が観察さ
れ、アルミニウム結晶粒界の三重点に特に大きなＡｌＦ
m （ＯＨ）3-m の粒子56が発生しているので見られる。
窒素ガスによるプラズマ処理に替えて酸素ガスによるプ
ラズマ処理を施した場合は、処理無しの場合よりも粒子
発生が遅れるが、60分経過で処理無しの場合よりも粒子
数が多くなっている。窒素ガスによるプラズマ処理を施
した場合は、300 分経過で粒子を認めず、29時間経過迄
この状態が保たれていることが確認されている。
【００２７】窒素プラズマ処理による上記の結果は、導
電層のアルミニウム−銅合金表面でのプラズマ内窒素イ
オンによる窒化アルミニウム（ＡｌＮ）形成に起因する
ものと考えられる。此処での反応としては、次のような
系が推測される。 Ａｌ＋Ｎ→ＡｌＮ Ａｌ2 Ｏ3 ＋３Ｃ＋２Ｎ→２ＡｌＮ＋３ＣＯ 上式はアルミニウム合金表面での反応として、各物質内
の結合エネルギーを考慮すると、最も自然な反応系と考
えられる（参考データとして、Ｃ−Ｏの結合エネルギー
は256.7 kcal／mol である。）。
電層のアルミニウム−銅合金表面でのプラズマ内窒素イ
オンによる窒化アルミニウム（ＡｌＮ）形成に起因する
ものと考えられる。此処での反応としては、次のような
系が推測される。 Ａｌ＋Ｎ→ＡｌＮ Ａｌ2 Ｏ3 ＋３Ｃ＋２Ｎ→２ＡｌＮ＋３ＣＯ 上式はアルミニウム合金表面での反応として、各物質内
の結合エネルギーを考慮すると、最も自然な反応系と考
えられる（参考データとして、Ｃ−Ｏの結合エネルギー
は256.7 kcal／mol である。）。
【００２８】次に、窒素プラズマ処理後の導電層表面改
質状態をＥＳＣＡ（electron spectroscopy for che
micalanalysis ）によって分析した結果について説明す
る。分析試料は弗素系ガスプラズマエッチングによるコ
ンタクトホール形成後の導電層表面を基準試料とし、窒
素プラズマ処理の時間を15秒及び200 秒としたものを用
いた。結果は下記表４並びに図10、図11及び図12に示す
通りである。
質状態をＥＳＣＡ（electron spectroscopy for che
micalanalysis ）によって分析した結果について説明す
る。分析試料は弗素系ガスプラズマエッチングによるコ
ンタクトホール形成後の導電層表面を基準試料とし、窒
素プラズマ処理の時間を15秒及び200 秒としたものを用
いた。結果は下記表４並びに図10、図11及び図12に示す
通りである。
【００２９】
【００３０】各数値はＡｌ２p を基準として各元素の変
化量を表している。ここでＮ１s 、Ｆ２s 及びＣ１s に
着目すると、基準試料でのＮ１s からは極く表面にのみ
窒素化合物の存在が確認でき、その電子数は626 cps と
低い。これはＮＯx と想像される。これに対し窒素プラ
ズマ処理を施すと、処理時間に応じて窒素の深さ方向へ
の変化が見られる（図10）。また、Ｆ１s 及びＣ１s に
あっても窒素ガスプラズマ処理時間に応じて表面での減
少が見られる（図11、図12）。
化量を表している。ここでＮ１s 、Ｆ２s 及びＣ１s に
着目すると、基準試料でのＮ１s からは極く表面にのみ
窒素化合物の存在が確認でき、その電子数は626 cps と
低い。これはＮＯx と想像される。これに対し窒素プラ
ズマ処理を施すと、処理時間に応じて窒素の深さ方向へ
の変化が見られる（図10）。また、Ｆ１s 及びＣ１s に
あっても窒素ガスプラズマ処理時間に応じて表面での減
少が見られる（図11、図12）。
【００３１】次に、Ａｌ２p における化学シフトにより
生成化合物の特定を行った。その結果は下記表５に示す
通りである。
生成化合物の特定を行った。その結果は下記表５に示す
通りである。
【００３２】
【００３３】表５から、基準試料及び窒素プラズマ処理
時間が15秒と短い試料では、極く表面にのみＡｌＮが存
在していると考えられる。これらに対し窒素プラズマ処
理時間を200 秒と長くした試料では、ＡｌＮのデータ及
び表４のＮ１s のデータから、かなりの深さ迄窒化され
ていることが理解できる。表５には100 Åの深さ迄のデ
ータが載せられているが、この試料では300 Åの深さ迄
窒化されていることが確認されている。
時間が15秒と短い試料では、極く表面にのみＡｌＮが存
在していると考えられる。これらに対し窒素プラズマ処
理時間を200 秒と長くした試料では、ＡｌＮのデータ及
び表４のＮ１s のデータから、かなりの深さ迄窒化され
ていることが理解できる。表５には100 Åの深さ迄のデ
ータが載せられているが、この試料では300 Åの深さ迄
窒化されていることが確認されている。
【００３４】以上のＥＳＣＡによる分析結果から、弗素
系ガスプラズマエッチングでコンタクトホールを形成し
た後のアルミニウム−銅合金の表面は活性であり、腐蝕
が起こり易い状態であるといえる。これに窒素プラズマ
処理を施すことで、ＡｌＮの生成という表面改質効果に
より、その後のボンディングパッド用導電層形成後にア
ルミニウム−銅合金の導電層とボンディングパッド用導
電層との間の電気抵抗が増大せず、半導体装置の品質が
保証されるようになると考えられる。
系ガスプラズマエッチングでコンタクトホールを形成し
た後のアルミニウム−銅合金の表面は活性であり、腐蝕
が起こり易い状態であるといえる。これに窒素プラズマ
処理を施すことで、ＡｌＮの生成という表面改質効果に
より、その後のボンディングパッド用導電層形成後にア
ルミニウム−銅合金の導電層とボンディングパッド用導
電層との間の電気抵抗が増大せず、半導体装置の品質が
保証されるようになると考えられる。
【００３５】次に、ＣＭＯＳロジックの導電層とボンデ
ィングパッド用導電層とのコンタクト抵抗を測定した結
果について説明する。
ィングパッド用導電層とのコンタクト抵抗を測定した結
果について説明する。
【００３６】多数のＣＭＯＳロジックを作製した１枚の
ウエハ中に、一部のＣＭＯＳロジックに替えて５個のテ
ストエリアを設け、各テストエリアにボンディングパッ
ドを２箇所に形成する。これらテストエリアをコンタク
トチェーンで直列に接続し、プロービングして合成のコ
ンタクト抵抗を測定する。コンタクトホール形成後の導
電層被着前でのプラズマクリーニングの時間を60秒，12
0 秒及び180 秒とし、窒素ガスプラズマ処理の時間を15
秒及び45秒とした。測定に供したウエハは47枚である。
ウエハ中に、一部のＣＭＯＳロジックに替えて５個のテ
ストエリアを設け、各テストエリアにボンディングパッ
ドを２箇所に形成する。これらテストエリアをコンタク
トチェーンで直列に接続し、プロービングして合成のコ
ンタクト抵抗を測定する。コンタクトホール形成後の導
電層被着前でのプラズマクリーニングの時間を60秒，12
0 秒及び180 秒とし、窒素ガスプラズマ処理の時間を15
秒及び45秒とした。測定に供したウエハは47枚である。
【００３７】測定結果は下記表６に示す通りである。表
６には、比較のため窒素プラズマ処理を施さなかったも
のについての同様の測定結果を併記してある。なお、窒
素プラズマ処理後又は弗素系ガスプラズマエッチングに
よるスルーホール形成後、数分間大気中に放置してから
次のボンディングパッド用導電層の形成を行った。
６には、比較のため窒素プラズマ処理を施さなかったも
のについての同様の測定結果を併記してある。なお、窒
素プラズマ処理後又は弗素系ガスプラズマエッチングに
よるスルーホール形成後、数分間大気中に放置してから
次のボンディングパッド用導電層の形成を行った。
【００３８】
【００３９】表６から次のことが理解できる。導電層被
着前のプラズマクリーニング時間が長い程、コンタクト
抵抗が高くなる。また、窒素プラズマ処理時間が長くな
る程コンタクト抵抗が僅か乍ら低下する。窒素プラズマ
処理によって前述したように窒化アルミニウム（Ａｌ
Ｎ）が境界に生成する。ＡｌＮは絶縁性であるために、
その後の導電層被着前のプラズマクリーニング時間に依
存してコンタクト抵抗が変化する。ここで窒素プラズマ
処理時間に対して適当なプラズマクリーニング時間を選
ぶことにより、窒素プラズマ処理を施さない比較例（基
準試料）に較べてコンタクト抵抗が低下している。然
し、窒素プラズマ処理を施さない場合は、次のボンディ
ングパッド用導電層形成迄に大気中に更に放置している
と、コンタクト抵抗が表６の値よりも高くなっていく。
これに対し、窒素プラズマ処理を施すことにより、上記
の大気中の放置が長くてもコンタクト抵抗の上昇が起こ
らず、工程管理が容易になる。
着前のプラズマクリーニング時間が長い程、コンタクト
抵抗が高くなる。また、窒素プラズマ処理時間が長くな
る程コンタクト抵抗が僅か乍ら低下する。窒素プラズマ
処理によって前述したように窒化アルミニウム（Ａｌ
Ｎ）が境界に生成する。ＡｌＮは絶縁性であるために、
その後の導電層被着前のプラズマクリーニング時間に依
存してコンタクト抵抗が変化する。ここで窒素プラズマ
処理時間に対して適当なプラズマクリーニング時間を選
ぶことにより、窒素プラズマ処理を施さない比較例（基
準試料）に較べてコンタクト抵抗が低下している。然
し、窒素プラズマ処理を施さない場合は、次のボンディ
ングパッド用導電層形成迄に大気中に更に放置している
と、コンタクト抵抗が表６の値よりも高くなっていく。
これに対し、窒素プラズマ処理を施すことにより、上記
の大気中の放置が長くてもコンタクト抵抗の上昇が起こ
らず、工程管理が容易になる。
【００４０】以上、本発明の実施例を説明したが、本発
明の技術的思想に基づいて種々の変形を上記実施例に加
えることができる。
明の技術的思想に基づいて種々の変形を上記実施例に加
えることができる。
【００４１】例えば、導電層の材料にアルミニウム−銅
合金（２重量％Ｃｕ）に替えて、これとは異なる銅含有
量の同系合金、或いはアルミニウム−珪素−銅合金（例
えば１重量％Ｓｉ、0.5 重量％Ｃｕ）を使用しても、前
記と同様の効果が奏せられる。導電層をこのような三元
合金製とすると、各相間の標準電極電位が異なることに
より、弗素系ガスプラズマエッチングの後の大気中で反
応が促進される。
合金（２重量％Ｃｕ）に替えて、これとは異なる銅含有
量の同系合金、或いはアルミニウム−珪素−銅合金（例
えば１重量％Ｓｉ、0.5 重量％Ｃｕ）を使用しても、前
記と同様の効果が奏せられる。導電層をこのような三元
合金製とすると、各相間の標準電極電位が異なることに
より、弗素系ガスプラズマエッチングの後の大気中で反
応が促進される。
【００４２】また、図13に示すように、ウエハ31上にＳ
ｉＯ2の第一の層間絶縁層32，第一の導電層33，ＳｉＯ
2 の第二の層間絶縁層34，第二の導電層35及び例えば耐
摩耗性に優れる酸化タンタル（Ｔａ2 Ｏ5 ）の保護層37
がこの順に被着し、スルーホール32ａ，34ａによってウ
エハ31のＮ+ 領域31ａ，第一の導電層33及び第二の導電
層35が電気的に接続した構造の他の種々の半導体装置の
製造にも本発明が適用可能である。
ｉＯ2の第一の層間絶縁層32，第一の導電層33，ＳｉＯ
2 の第二の層間絶縁層34，第二の導電層35及び例えば耐
摩耗性に優れる酸化タンタル（Ｔａ2 Ｏ5 ）の保護層37
がこの順に被着し、スルーホール32ａ，34ａによってウ
エハ31のＮ+ 領域31ａ，第一の導電層33及び第二の導電
層35が電気的に接続した構造の他の種々の半導体装置の
製造にも本発明が適用可能である。
【００４３】更に、前記の実施例では同一チャンバ内で
弗素系ガスプラズマエッチング処理と窒素プラズマ処理
とを行っているが、両処理を同一装置内の別々のチャン
バで行うようにしても良い。
弗素系ガスプラズマエッチング処理と窒素プラズマ処理
とを行っているが、両処理を同一装置内の別々のチャン
バで行うようにしても良い。
【００４４】図14〜図17は表面を平坦にした例を示す。
【００４５】先ず、図14に示すようにウエハ１上に、第
一の層間絶縁層（ＢＰＳＧ膜）42、第一の導電層43、Ｔ
ＥＯＳの膜48をこの順に被着させる。
一の層間絶縁層（ＢＰＳＧ膜）42、第一の導電層43、Ｔ
ＥＯＳの膜48をこの順に被着させる。
【００４６】次に、図15に示すように、平坦化のための
レジスト又はＳＯＧ（spin on glass ）49を全面に塗
布する。次いで弗素系ガスプラズマによって全面エッチ
を行い、図16に示すように表面を平坦にする。その後本
発明の方法を適用することにより、第一の導電層の露出
している部分でも、次工程迄の大気接触の際に反応生成
物の生成が抑制される。
レジスト又はＳＯＧ（spin on glass ）49を全面に塗
布する。次いで弗素系ガスプラズマによって全面エッチ
を行い、図16に示すように表面を平坦にする。その後本
発明の方法を適用することにより、第一の導電層の露出
している部分でも、次工程迄の大気接触の際に反応生成
物の生成が抑制される。
【００４７】次に、図17に示すように、第二の層間絶縁
層44、第二の導電層45、窒化珪素又は酸化珪素の保護層
47をこの順に被着させ、スルーホール42ａ，44ａによっ
てウエハ１のＮ+ 領域、第一，第二の導電層43,45 が電
気的に接続した構造とする。ボンディングパッド（図示
省略）の形成は、保護層47の通例のフォトリソグラフィ
とエッチングとにより行う。
層44、第二の導電層45、窒化珪素又は酸化珪素の保護層
47をこの順に被着させ、スルーホール42ａ，44ａによっ
てウエハ１のＮ+ 領域、第一，第二の導電層43,45 が電
気的に接続した構造とする。ボンディングパッド（図示
省略）の形成は、保護層47の通例のフォトリソグラフィ
とエッチングとにより行う。
【００４８】次に、保護層を２層とした例を示す。
【００４９】図14〜図17の工程を経てからボンディング
パッドを形成するのであるが、保護層が酸化珪素又は窒
化珪素である場合は、エッチングに弗素系ガスを使用す
るので本発明の方法が適用可能である。
パッドを形成するのであるが、保護層が酸化珪素又は窒
化珪素である場合は、エッチングに弗素系ガスを使用す
るので本発明の方法が適用可能である。
【００５０】図18，図19に示すように、保護層として、
下から窒化珪素膜又は酸化珪素膜と、酸化珪素膜又は窒
化珪素膜の２層（47Ａ，47Ｂの２層）とした場合は、通
例のフォトリソグラフィを行い、エッチングは弗素ガス
によるエッチ後プラズマ処理を施す。図中、49はレジス
ト、42ＡはＬＯＣＯＳ構造の酸化膜である。
下から窒化珪素膜又は酸化珪素膜と、酸化珪素膜又は窒
化珪素膜の２層（47Ａ，47Ｂの２層）とした場合は、通
例のフォトリソグラフィを行い、エッチングは弗素ガス
によるエッチ後プラズマ処理を施す。図中、49はレジス
ト、42ＡはＬＯＣＯＳ構造の酸化膜である。
【００５１】
【発明の効果】本発明に基づく半導体装置の製造方法
は、弗素系ガスのプラズマエッチングによるコンタクト
ホールの形成工程の後に、窒素含有ガスによるプラズマ
処理により、コンタクトホール内の導電層上に当該導電
層を構成する金属の窒素化合物が形成されるので、この
工程の後に半導体装置の中間製品を大気中に放置して
も、大気の成分と前工程で使用した弗素系ガスの成分
と、被エッチング材の下の導電層の成分との反応によっ
て生成し、かつ電気抵抗を上昇させる反応生成物の生成
が抑制される。その結果、窒素プラズマ処理工程後に上
記中間製品を大気中に長時間放置しても、上記導電層と
後の工程で形成される別の導電層との間のコンタクト抵
抗が上昇することがなくて半導体装置の品質が保証され
るのみならず、上記の大気中での放置時間を極めて短く
する必要がなくて工程管理の上で頗る有利になる。
は、弗素系ガスのプラズマエッチングによるコンタクト
ホールの形成工程の後に、窒素含有ガスによるプラズマ
処理により、コンタクトホール内の導電層上に当該導電
層を構成する金属の窒素化合物が形成されるので、この
工程の後に半導体装置の中間製品を大気中に放置して
も、大気の成分と前工程で使用した弗素系ガスの成分
と、被エッチング材の下の導電層の成分との反応によっ
て生成し、かつ電気抵抗を上昇させる反応生成物の生成
が抑制される。その結果、窒素プラズマ処理工程後に上
記中間製品を大気中に長時間放置しても、上記導電層と
後の工程で形成される別の導電層との間のコンタクト抵
抗が上昇することがなくて半導体装置の品質が保証され
るのみならず、上記の大気中での放置時間を極めて短く
する必要がなくて工程管理の上で頗る有利になる。
【図１】実施例による半導体装置製造の第一の工程を示
す拡大部分断面図である。
す拡大部分断面図である。
【図２】同第二の工程を示す拡大部分断面図である。
【図３】同第三の工程を示す拡大部分断面図である。
【図４】同第四の工程を示す拡大部分断面図である。
【図５】同第五の工程を示す拡大部分断面図である。
【図６】同最終工程を示す拡大部分断面図である。
【図７】プラズマ処理装置の概略断面図である。
【図８】同装置の電気回路図である。
【図９】実施例による大気中放置時間とＡｌＦm （Ｏ
Ｈ）3-m粒子の数との関係を、比較例と対比して示すグ
ラフである。
Ｈ）3-m粒子の数との関係を、比較例と対比して示すグ
ラフである。
【図10】実施例による窒素のＥＳＣＡ分析結果を、比較
例と対比して示すグラフである。
例と対比して示すグラフである。
【図11】実施例による弗素のＥＳＣＡ分析結果を、比較
例と対比して示すグラフである。
例と対比して示すグラフである。
【図12】実施例による炭素のＥＳＣＡ分析結果を、比較
例と対比して示すグラフである。
例と対比して示すグラフである。
【図13】他の実施例による半導体装置の拡大部分断面図
である。
である。
【図14】他の実施例による半導体製造の第一の工程を示
す拡大部分断面図である。
す拡大部分断面図である。
【図15】同第二の工程を示す拡大部分断面図である。
【図16】同第三の工程を示す拡大部分断面図である。
【図17】同第四の工程を示す拡大部分断面図である。
【図18】更に他の実施例による半導体製造の第一の工程
を示す拡大部分断面図である。
を示す拡大部分断面図である。
【図19】同第二の工程を示す拡大部分断面図である。
【図20】従来の半導体装置の拡大部分断面図である。
【図21】従来の半導体装置中間製品のスルーホールに臨
む導電層表面の電子顕微鏡組織のスケッチである。
む導電層表面の電子顕微鏡組織のスケッチである。
【図22】同高倍率の電子顕微鏡組織のスケッチである。
１、Ｗ 半導体ウエハ ２、４、32、34、42、44 絶縁層 ２ａ、４ａ、32ａ、34ａ、42ａ、44ａ スルーホール ３、５、33、35、43、45 導電層 ５ａ、45ａ ボンディングパッド ６ 窒化アルミニウム（ＡｌＮ） ７、37、47、47Ａ、47Ｂ 保護層 ８ フォトレジスト 11ａ ガス排出口 14、16 電極 15 ガス供給部 17 グリッド 18 上側チャンバ 19 下側チャンバ 20 ガス供給管 21 切替バルブ 22、23 分岐管 24 マッチングボックス 25 高周波発振器 29 終点検出器 30 接地回路 54 アルミニウム結晶粒 56 ＡｌＦm （ＯＨ）3-m 粒子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−157525（ＪＰ，Ａ) 特開 平２−139932（ＪＰ，Ａ) 特開 平２−185030（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3065 H01L 21/28 H01L 21/3213
Claims (1)
- 【請求項１】 半導体基板上に銅を含むアルミニウムで
構成される導電層を形成する工程と、 前記導電層上に絶縁層を形成する工程と、 前記絶縁層を弗素系ガスでエッチングすることにより前
記絶縁層に前記導電層に達するコンタクトホールを形成
する工程と、 前記コンタクトホールが形成された半導体基板に対して
窒素含有ガスによるプラズマ処理を施して前記コンタク
トホール内の前記導電層上に窒化アルミニウムを形成す
る工程と、 前記絶縁層上に前記コンタクトホールを介して前記導電
層に接続される配線層を形成する工程とを有する半導体
装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07569491A JP3185150B2 (ja) | 1991-03-15 | 1991-03-15 | 半導体装置の製造方法 |
| US07/850,594 US5244535A (en) | 1991-03-15 | 1992-03-13 | Method of manufacturing a semiconductor device including plasma treatment of contact holes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07569491A JP3185150B2 (ja) | 1991-03-15 | 1991-03-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04286327A JPH04286327A (ja) | 1992-10-12 |
| JP3185150B2 true JP3185150B2 (ja) | 2001-07-09 |
Family
ID=13583574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07569491A Expired - Fee Related JP3185150B2 (ja) | 1991-03-15 | 1991-03-15 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5244535A (ja) |
| JP (1) | JP3185150B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5328555A (en) * | 1992-11-24 | 1994-07-12 | Applied Materials, Inc. | Reducing particulate contamination during semiconductor device processing |
| US5395774A (en) * | 1993-09-07 | 1995-03-07 | Harris Corporation | Methods for forming a transistor having an emitter with enhanced efficiency |
| JP3297220B2 (ja) * | 1993-10-29 | 2002-07-02 | 株式会社東芝 | 半導体装置の製造方法および半導体装置 |
| US5514247A (en) * | 1994-07-08 | 1996-05-07 | Applied Materials, Inc. | Process for plasma etching of vias |
| JPH09275142A (ja) * | 1995-12-12 | 1997-10-21 | Texas Instr Inc <Ti> | 半導体の空隙を低温低圧で充填を行う処理方法 |
| US5877557A (en) * | 1996-04-01 | 1999-03-02 | Raytheon Company | Low temperature aluminum nitride |
| US5795831A (en) * | 1996-10-16 | 1998-08-18 | Ulvac Technologies, Inc. | Cold processes for cleaning and stripping photoresist from surfaces of semiconductor wafers |
| US6010603A (en) * | 1997-07-09 | 2000-01-04 | Applied Materials, Inc. | Patterned copper etch for micron and submicron features, using enhanced physical bombardment |
| US6008140A (en) * | 1997-08-13 | 1999-12-28 | Applied Materials, Inc. | Copper etch using HCI and HBr chemistry |
| JPH11233626A (ja) | 1998-02-12 | 1999-08-27 | Nec Corp | 半導体装置の製造方法 |
| US6107206A (en) * | 1998-09-14 | 2000-08-22 | Taiwan Semiconductor Manufacturing Company | Method for etching shallow trenches in a semiconductor body |
| US6740247B1 (en) | 1999-02-05 | 2004-05-25 | Massachusetts Institute Of Technology | HF vapor phase wafer cleaning and oxide etching |
| US6153530A (en) * | 1999-03-16 | 2000-11-28 | Applied Materials, Inc. | Post-etch treatment of plasma-etched feature surfaces to prevent corrosion |
| US6232217B1 (en) * | 2000-06-05 | 2001-05-15 | Chartered Semiconductor Manufacturing Ltd. | Post treatment of via opening by N-containing plasma or H-containing plasma for elimination of fluorine species in the FSG near the surfaces of the via opening |
| US6284644B1 (en) | 2000-10-10 | 2001-09-04 | Chartered Semiconductor Manufacturing Ltd. | IMD scheme by post-plasma treatment of FSG and TEOS oxide capping layer |
| JP2004247675A (ja) * | 2003-02-17 | 2004-09-02 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2008041856A (ja) * | 2006-08-04 | 2008-02-21 | Matsushita Electric Ind Co Ltd | ドライエッチング方法 |
| JP5909852B2 (ja) | 2011-02-23 | 2016-04-27 | ソニー株式会社 | 半導体装置の製造方法 |
| US8772100B2 (en) | 2012-10-18 | 2014-07-08 | Global Foundries Inc. | Structure and method for forming a low gate resistance high-K metal gate transistor device |
| JP6300533B2 (ja) * | 2014-01-15 | 2018-03-28 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5871628A (ja) * | 1981-10-23 | 1983-04-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| CA1169022A (en) * | 1982-04-19 | 1984-06-12 | Kevin Duncan | Integrated circuit planarizing process |
| US4426246A (en) * | 1982-07-26 | 1984-01-17 | Bell Telephone Laboratories, Incorporated | Plasma pretreatment with BCl3 to remove passivation formed by fluorine-etch |
| JPS59189633A (ja) * | 1983-04-13 | 1984-10-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4592800A (en) * | 1984-11-02 | 1986-06-03 | Oerlikon-Buhrle U.S.A. Inc. | Method of inhibiting corrosion after aluminum etching |
| US4749440A (en) * | 1985-08-28 | 1988-06-07 | Fsi Corporation | Gaseous process and apparatus for removing films from substrates |
| US4668335A (en) * | 1985-08-30 | 1987-05-26 | Advanced Micro Devices, Inc. | Anti-corrosion treatment for patterning of metallic layers |
| IT1200785B (it) * | 1985-10-14 | 1989-01-27 | Sgs Microelettronica Spa | Migliorato procedimento di attaco in plasma (rie) per realizzare contatti metallo-semiconduttore di tipo ohmico |
| US4687543A (en) * | 1986-02-21 | 1987-08-18 | Tegal Corporation | Selective plasma etching during formation of integrated circuitry |
| US4786352A (en) * | 1986-09-12 | 1988-11-22 | Benzing Technologies, Inc. | Apparatus for in-situ chamber cleaning |
| US4698128A (en) * | 1986-11-17 | 1987-10-06 | Motorola, Inc. | Sloped contact etch process |
| US4863561A (en) * | 1986-12-09 | 1989-09-05 | Texas Instruments Incorporated | Method and apparatus for cleaning integrated circuit wafers |
| US4731156A (en) * | 1987-02-25 | 1988-03-15 | Itt Avionics, A Division Of Itt Corporation | Plasma processes for surface modification of fluoropolymers using ammonia |
| US4957590A (en) * | 1988-02-22 | 1990-09-18 | Texas Instruments Incorporated | Method for forming local interconnects using selective anisotropy |
| FR2630133B1 (fr) * | 1988-04-18 | 1993-09-24 | Siderurgie Fse Inst Rech | Procede pour l'amelioration de la resistance a la corrosion de materiaux metalliques |
| JP2626913B2 (ja) * | 1988-07-29 | 1997-07-02 | 三菱電機株式会社 | シリコン表面の処理方法 |
| JP2528962B2 (ja) * | 1989-02-27 | 1996-08-28 | 株式会社日立製作所 | 試料処理方法及び装置 |
| US4985113A (en) * | 1989-03-10 | 1991-01-15 | Hitachi, Ltd. | Sample treating method and apparatus |
| US5126008A (en) * | 1991-05-03 | 1992-06-30 | Applied Materials, Inc. | Corrosion-free aluminum etching process for fabricating an integrated circuit structure |
| US5176790A (en) * | 1991-09-25 | 1993-01-05 | Applied Materials, Inc. | Process for forming a via in an integrated circuit structure by etching through an insulation layer while inhibiting sputtering of underlying metal |
-
1991
- 1991-03-15 JP JP07569491A patent/JP3185150B2/ja not_active Expired - Fee Related
-
1992
- 1992-03-13 US US07/850,594 patent/US5244535A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5244535A (en) | 1993-09-14 |
| JPH04286327A (ja) | 1992-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3185150B2 (ja) | 半導体装置の製造方法 | |
| US7799693B2 (en) | Method for manufacturing a semiconductor device | |
| US6479407B2 (en) | Semiconductor device and process for producing the same | |
| US7790478B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
| US7443029B2 (en) | Adhesion of copper and etch stop layer for copper alloy | |
| US5880026A (en) | Method for air gap formation by plasma treatment of aluminum interconnects | |
| TWI397957B (zh) | 使用乾式蝕刻製程以有效率地圖案化凸塊下金屬化層之技術 | |
| WO2007132879A1 (ja) | 半導体装置、半導体装置の製造方法及び半導体製造装置 | |
| US6294457B1 (en) | Optimized IMD scheme for using organic low-k material as IMD layer | |
| US6645863B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| US6037278A (en) | Method of manufacturing semiconductor devices having multi-level wiring structure | |
| US6815366B2 (en) | Method for etching organic insulating film and method for fabricating semiconductor device | |
| US6787462B2 (en) | Method of manufacturing semiconductor device having buried metal wiring | |
| KR100500932B1 (ko) | 비아 콘택 식각 후의 감광막 제거 및 건식 세정 방법 | |
| US7253524B2 (en) | Copper interconnects | |
| US6514850B2 (en) | Interface with dielectric layer and method of making | |
| JPH11154672A (ja) | プラズマ処理方法 | |
| JP3781175B2 (ja) | コンタクトホールの形成方法 | |
| US6841463B1 (en) | Interlevel dielectric structure and method of forming same | |
| US6103639A (en) | Method of reducing pin holes in a nitride passivation layer | |
| US20070218214A1 (en) | Method of improving adhesion property of dielectric layer and interconnect process | |
| US20030072695A1 (en) | Method of removing oxidized portions at an interface of a metal surface and capping layer in a semiconductor metallization layer | |
| US20040256729A1 (en) | Structure and method for eliminating time dependent dielectric breakdown failure of low-k material | |
| US6281584B1 (en) | Integrated circuit with improved adhesion between interfaces of conductive and dielectric surfaces | |
| US6472330B1 (en) | Method for forming an interlayer insulating film, and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000516 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010410 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |