JPS62503204A - ドライエッチングを含むデバイスの製作プロセス - Google Patents

ドライエッチングを含むデバイスの製作プロセス

Info

Publication number
JPS62503204A
JPS62503204A JP61503237A JP50323786A JPS62503204A JP S62503204 A JPS62503204 A JP S62503204A JP 61503237 A JP61503237 A JP 61503237A JP 50323786 A JP50323786 A JP 50323786A JP S62503204 A JPS62503204 A JP S62503204A
Authority
JP
Japan
Prior art keywords
substrate
etching
resist mask
etch
redeposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61503237A
Other languages
English (en)
Inventor
シュッツ,ロナルド ジョセフ
Original Assignee
アメリカン テレフオン アンド テレグラフ カムパニ−
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アメリカン テレフオン アンド テレグラフ カムパニ− filed Critical アメリカン テレフオン アンド テレグラフ カムパニ−
Publication of JPS62503204A publication Critical patent/JPS62503204A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ドライエツチングを含むデバイスの製作プロセス見匪立!見 1、 見匪例立夏 本発明はドライエツチングを含む半導体デバイスプロセシングに係る。
2、 弦生實見 半導体デバイスは半導体材料、金属、絶縁体の堆積と、選択されたパターンにこ れらの材料をエツチングすることを含む一連のプロセス工程を通して、一般に基 板上に製作される。共通的なエツチング法の一つにおいて、反応性エッチャント 物質がプラズマ中に生成され、電界によりエッチすべき材料の方へ高速で向けら れる。一般にエツチング中、エッチされている材料は所望のパターンに描画され たポリマ(典型的な場合レジストとよばれる)のような組成により、この反応性 物質から選択された領域からマスクされる。従って、レジストのパターンは、エ ツチングプロセス下のエッチされる材料に転写される。
その結果、半導体、絶縁体または金属領域中に所望のデバイス形態が生じる。
加速された反応性物質をエツチングに用いると有利である。なぜならば、それら は典型的な場合非等方性エツチング、すなわちエッチビット壁に沿った任意の点 におけるエッチャント物質の運動量の方向のエッチ速度が。
この速度ベクトルに垂直な方向のエッチ速度より、少なくとも10倍大きいエツ チングを生ずるからである。2つの効果は一般に非等方性エツチングを実現する のに寄与する。−状況下で、シリコンのようなエッチすべき材料は、たとえばC Q+のようなある種の物質と、物質が室温での運動量より著しく高い運動量をも つときのみ反応する・従って、そのような物質が基板表面に本質的に垂直に加速 されるとき、選択的にこの方向に起こり、熱的にのみ活性化されたエッチャント 物質に付随したその他の無秩序な方向には向かない。たとえばCfl 、/C2 F。
プラズマ中に生じた物質によりアルミニウムをエツチングするような第2の状況 において、等方性エツチングに対し抵抗をもつ材料がエツチングプロセス中発生 し、エッチ空孔の側壁上に再堆積し、非等方性エツチングを促進する。(198 0年6月17日承認された米国特許第4.208,241号を参照のこと、ここ では再結合した物質がそのような抵抗物質を形成する)すなわち、再堆積した材 料はエッチマスクとして働く。
これらの機構の1つまたは両方を通して非等方性エツチングを達成することは重 要である。なぜならば、それはエッチされない領域の寸法の保持(しばしば線幅 制御性とよばれる)を促進し、その後のプロセスを容易にし、線を近接させるこ とができるようにする。たとえば1等方性エツチングすなわち横方向のエッチ速 度が、エッチャントの運動量方向のエッチ速度の少なくとも10分の1であるエ ツチングが、非等方性エツチングではなく実現されたとき、第1図に示されるよ うなエッチプロフィル(14)がレジスト(15)を用いて生成される。明らか に、非等方性エツチングではなく1等方性エツチングが実現されると、線幅制御 性すなわち 1)基板表面でマスクにより規定された対応する所望の形状(12 )からの任意の形状のずれおよび2)マスクにより規定される線幅(12)の2 分の1間の割合は減少する。(形状のずれは従って各側壁上の任意の点から、こ の形状を規定するマスク領域の最もはずれた所から延びる表面に垂直に、マスク の最もはずれた点における表面に垂直な方向に測定した距離である。)同様に、 もし側壁の傾斜が相対する方向ならば、(15)がレジストを示す第2図に示さ れるように、線幅制御性も危うくなる。第1図および第2図に示されているよう な形態も好ましくない。
なぜならば、線幅制御性を失わせるとともに、その後のプロセスも妨げる。たと えば、もしエッチされた線それ自身が、たとえばイオン注入マスクのようなマス クとして用いられるならば、線幅利得または損失はその後マスクを使用する際の 不確定性を増加させる。あるいは、もし絶縁層をすべての表面上に堆積させ、そ れに続いて横方向表面から材料を除くため、非等方性エッチをすることにより形 成するならば、第1図および第2図中の勾配のあるプロフィルは、非等方性エッ チ中側壁上の絶縁層を危うくする。
エツチング中の側壁の再堆積は、多くの状況下で非等方性エツチングを維持する 場合に付随するが、それはいくつかの難点をもたらす、 K1n5bron ( キンスブロン)、Levinstein (ルピンシュタイン)およびWill enbrock(ウィレンブロック)により1982年8月10日承認された米 国特許第4,343,677号中で議論されているように、これらの側壁再堆積 を除くのが望ましい、その理由は 1)それらはその後のプロセス中移動させら れる傾向にある、 2)それらはしばしば好ましくない形状を仮定する、 3) それらはしばしば好ましくない電気的または機械的特性をもつということである 。側壁の再堆積により、非等方性は常に保障される訳ではない。側壁の再堆積が 発生し、高エネルギーの反応性物質を用いるにもかかわらず、第3図中の(16 )に示されるような異常なエツチングパターン((15)はレジストである)が Inされてきた。これらの異常さは一般にそれらが形状の機械的な安定性と導電 性を劣化されるため、好ましくない。
m略 側壁の再堆積が存在することは、エッチャント物質に対する抵抗を越える重大な 従来認識さ九ていない効果をもつ、特に、側壁の再堆積の量が大きければ大きい ほど、マスク材料を再堆積させた後の側壁の傾斜は大きくなる。
本発明者らは、この再堆積の量は側壁を囲む局部的な形状に、きわどく依存する ことを見出した。従って、たとえばエッチ形状がデバイスのパラメータ、たとえ ば電界効果トランジスタの中のゲート長をきわどく制御するような線幅制御が厳 密さを必要とするような状況において、エッチ側壁上への再堆積に対し、局部的 な補償が必要である。たとえば、レジストマスクは過剰の再堆積に対し、局部的 な領域で適当に調整するか、パターン形状をこれらの領域中で調整する必要があ る。
線幅制御性はまた、他の先に認識されていない効果によっても影響を受ける。線 幅を保護し、許容エッチ速度を確実にするため、(非等方性を達成するのに役立 つ再堆積材料の表面を含む)マスク材料表面は、注意深く調整する必要がある。
再堆積材料の形状がもし制御されるなら、第3図に示されるような異常なエツチ ング効果および異常に低いエッチ速度は避けられる。レジストマスクのプロフィ ルも側壁の形状に影響を与える。すなわち、再堆積後のエッチピット境界が除去 される。もし、エッチパターンを規定しているレジストの一部が、反応性物質の 運動量方向と過剰の角度をなす表面を作るなら、線幅制御性は許容できないほど 劣化する。0.1μ またはそれよりよい線幅制御性が望ましいとき、これらす べての効果は特に重要となる。
図面の簡単な説明 第1図−第3図はエツチング後しばしば得られる側壁の形態を示す図; 第4図および第5図は再堆積の可能な形態を示す図;第6図および第7図は再堆 積に対する形状の効果を示す図、 第8図−第11図はマスク角の効果を示す図である。
詳細な記述 本発明者はエツチング速度および線幅のような重要なエツチング特性は、再堆積 プロセスに強く依存することを見出した。第1の基本的な考えは、再堆積の量で ある。
側壁上への再堆積の速度が大きければ大きいほど、この側壁の傾斜は大きくなる 。(この用語について、エッチピット側壁は再堆積した材料すなわちエツチング 中側壁に加わった材料が除去されたとき、エッチピットの表面の形態という意味 である。もし再堆積が起こるなら、側壁傾斜(エッチャント物質運動量方向から のずれ)が発生し、この傾斜の大きさはエッチピットの底におけるエッチ側壁上 への再堆積の大きさに直接依存する。エツチング効率に対する再堆積の効果は、 第4図および第5図に描かれている。もし少量の再堆積(23)が起こるなら、 第4図中(2o)で示されるような側壁角が得られる。それに対し、もし比較的 多量の再堆積が起こるなら、第5図に示されるような形態が得られる。この場合 1点刻した領域(23)は再堆積した材料を示し、(20)は側壁の表面をさし 、(41)はレジストである。第4図および第5図に示されるように、側壁の角 が増すにつれ線幅制御性は失われる。従って、この線幅に対する補償をする必要 がある。一般に、この補償は次のようにして行なうことができる。1)リンゲラ フィブロセスを調整する。たとえば、適当に狭い線を用い、a幅の広がりを補償 し、所望の線幅を作る。2)再堆積の量を制限する。第2の方式において、再堆 積はエツチング後の側壁に対する直線最小2乗近似と 2)最小2乗近似との交 差部におけるエッチャント物質運動量ベルクトル表面の方向との角が十分小さく 、所望の線幅制御、たとえば0.5μmのエッチピット深さに対し 0.1μm の形状のずれの場合、12度より小さい角が生じるように制限すべきである。
いかし、再堆積の量は基板全体で一様ではない、再堆積の主な源は、エッチされ た材料からの副産物である。
側壁の角は以下で述べる異常な場合を除いて、優れた近似で次の2つの間の比に 依存する。1)エッチピット底部と再堆積材料間の界面における再堆積流および 2)物質の方向におけるエッチされている材料のエッチ速度。
エッチピットの底における再堆積流は、エッチピット底部における面積に直線依 存する。相対的な形状およびパターンの形状がこの面積を規定し、従って側壁角 に強い影響を与える。その結果、再堆積は局部的な形状に強く依存し、従って補 償はこの局部的な変化にあわせるべきである。
3つの型の形状が共通してデバイスの形成に含まれる。
最初の場合は近似的な側壁を有する形状を含む、すなわち、特徴的な距離をもち 、深さはその特徴的な距離の少なくとも半分以上大きいエッチピットが含まれる 。もし、エッチされた空孔はマスクと基板表面との交差により形成される図形の 最大および最小の寸法が、50パーセント以下しか異ならないならば、特徴的な 距離をもつ。
(図の寸法は図形上の1点から、図形の全体の中心を通り、図形を横切る線上に 刻まれた距離である。)第2の状況は溝の形態を含む、すなわち、マスクにより 規定されたエッチされた領域は 1)エッチピット深さの7倍より大きくない長 さだけ分離された2本の本質的に平行な線により区切られ、2)これらの線はこ の間隔の 1.5倍以上である。第3の場合は開いた形状を含む、すなわち、最 も接近したエッチ側壁は、エッチピットを形成する他の側壁の各々からエッチピ ットの深さの少なくとも7倍以上ある。(1つのエッチピットにおいて、一部分 が1つの場合たとえば2の場合に入り、第2の部分が第2の場合たとえば3の場 合に入ることもありうる。たとえば、あ鈴形を有するエッチピットは2つの場合 1の領域と1つの場合2の領域をもつ、) 第1および第2の場合において、側壁の再堆積は再堆積流の源がより小さいため 、第3の場合より著しく少ない。第3の場合において、エッチピット底部の面積 は最大で、再堆積の量はそれに対応して大きい。従って、典型的な場合、第6図 の平面図中に示された(62)のような開いた形状は、避けるのが好ましい、( 第6図および第7図において、(61)はゲートを規定し、厚い電界用酸化物( 80)上をトランジスタ領域(84)中まで延びるゲート導電体を規定するレジ ストである。加えて、領域(84)の形状をくり返すトランジスタ領域は。
明瞭にするため省かれている。)たとえば、−実施例において、基板上の場合( 3)を場合(2)の形態に変換するため、非能動形状が形成される。第2の実施 例において、この変換は工ないし複数の能動形状を変えることにより達成される 。たとえば、導電体は開いた側壁(第7図中の(72)および(73))の比較 的短い距離内を通過するよう経路を変えられる。従って、形状は曲がりが最も小 さい通路から再配置される。すなわち、最短の距離は電気的に接続すべき点間の デバイス設計と一致し、それによりエッチピット底部の面積が制限される。
このようにして、対象とする局部的な形状は、1つの開いた形状から場合(2) に入る形状へ変換される。従って、デバイス特性を保つため、線幅制御性を必要 とする領域中で、局部的に補償が実現される。(この状況では、局部的に少なく ともl領域が補償されるが、同じ線幅をもつよう設計される多数の領域のすべて の領域は補償されない。第3の実施例はレジストマスクの局部的な補償を含む。
この実施例において、1つの場合から別の場合に変換する代りに、局部的な領域 中でのレジストマスクは異なる形状の場合に起こる側壁の変化を補償するよう修 正される。たとえば第6図において、領域(62)上のゲート(61)を規定す るレジスト形状は、この場合(3)の領域中で起こる局部的な線幅の広がりを補 償するため、その領域(84)の形状から十分減少させる。この実施例は一般に あまり望ましくない。なぜなら、先に述べたように、側壁が傾くがらである。
先に注意したように、側壁の角も基板エッチ速度に依存する。従って、側壁角に 対する局部的な補償の補助的な方式は、源にかかわらず、プラズマ中の反応物質 組成の制御である。たとえば、シリコンの溝は典型的な場合、有機ポリマ/Si n、マスクとともにCQ□を基礎としたエッチャントガスを用いてエッチされる 。ポリママスク層を除去することにより、再堆積の量が減少し、従って側壁角の 量もそれに伴って減少する。このように、先に述べたように、再堆積の量を更に 減らすために、エッチャントガスの化学を適当に修正するとともに、形状の変化 を用いることができる。
異常な状況、たとえば破滅的に等方的なエツチング、線幅損失または許容しえな いほど遅いエッチ速度も起こる。これらの状況はエツチング中マスクとして機能 する“ 材料(すなわち、1)横方向エツチングに対する障壁として働く再堆積 材料または2)レジスト材料の形状規定端部)が本質的にエッチャント物質によ り、がすめる程度ではない衝撃を受けたとき生じる。(再堆積した材料はそれが 等方的にエッチしないとき、エツチングに対する障壁になると考えられる。)そ のような好ましくない接触は、マスク表面の形態に依存する。エツチングの始め において、レジストマスクに対する角度の条件を破ることにより線幅の不利な損 失を避けるため、マスクが基板と交差する点におけるマスクに対する接線と、こ の点すべきである。ここで、又はこの点での水平再堆積速度、yは基板のエッチ 速度である。再堆積したマスク材料が過度にエツチングされないように、側壁を マスクする働より大きな角は避けるべきである。ここで、2はエッチャント物質 の運動量方向に平行な方向の再堆積材料のエッチ速度である。(ある点における 再堆積マスクの角は、物質の運動量の方向とこの点でのマスクへの接線との間に 形成される角である。) レジストマスクに対する角度条件を破る結果は、線幅制御性を失うことになる。
驚いたことに、この損失はレジストマスクのパターン規定端部の下にある障壁再 堆積材料の形成にかかわらず起こる。従って、障壁再堆積を誘導するエッチャン トシステム中でさえ、レジスト角の条件は満たすべきである。再堆積材料に対す る角度の条件を破る多くの状況において、結果はしばしばもっと重大である。た とえば、角度の条件が再堆積表面上の点で破れたとき、下の側壁の一部が露出す る。もしエッチャント物質がこの露出した材料に対し、著しい横方向エッチ速度 をもつとすると、そのような横方向エツチングが急速に伝搬し、第3図に示され るような形状が得られる。
もし著しい横方向エッチ速度が無くても、重大な結果はなお可能である。たとえ ば、再堆積に含まれる動的なプロセスは、更にエツチングしたとき、第8図に示 されるような露出された側壁の曲率を発生させる。この図で、(81)はエッチ されている材料、(80)はレジスト、(82)は再堆積した材料である。この 曲がった面上に再堆積が続くと、エッチピット底部での材料のエツチングが遅く なり、それに伴ってエッチピット深さの伝搬の速度も減少する。このようにエッ チ速度が減少すると、それに対応して価格が上がり、形状全体が描画される前に 。
許容されないほどレジストマスクが浸食される可能性がある。あるいは、エッチ ピットが下の材料(85)と交差したとき、この下の材料の好ましくないエツチ ングが、しばしば許容できないほどの時間続き、−刃保護されたエッチピットの 底のゆっくりエッチされた末端は除かれる。
これらの状況を避けるため、再堆積された材料の角度は最上部に比ベエッチピッ トの底部に形成された再堆積材料の量を比較することにより制御される。一般に 、再堆積マスク角の条件を破るのを避けるため、エッチピットの底部における再 堆積の速度は、エッチピットの最上部における再堆積の10倍を越えないように すべきである。均一性は典型的な場合、形状を変え、従って最上部に対するエッ チピットの底部における再堆積速度を変えるといった手段により得られる。
レジストマスク角の条件を破ると、線幅制御性の損失といった許容できない結果 も生じる。レジストマスク角の条件が破られたとき、第9図−第11図に示され た一連の工程で浸食が起こる。図かられかるように、材料はマスク下から浸食さ れ、形状の寸法は所望のものより著しく小さくなる結果となる。本質的に垂直な レジスト壁と所望のレジストマスク角制御を得るための手段の例は、1981年 1月13日に承認された米国特許第4 、244 、799号に述べられている ように、三層マスクを用いることである。この特許はここで参考文献として引用 されている。
以下の例は本発明の説明のための例である。
気上里 主表面が(100)面である直径7.6on(3インチ)のシリコン基板を通常 の方法で浄化した。基板は管炉の試料ホルダー上に置かれた。炉は700℃の温 度に加熱された。テトラエチルオルトシリケートが20sec+aの流速で炉中 に導入され、約33 、34 Pa(0、25Torr)の圧力を発生させた。
テトラエチルオルトシリケートの流れは3μmの層厚を生成するのに十分な時間 続けられた。
基板は炉からとり出され、HPR206レジスト(キノンジアジン増感剤ととも に基本的にノボラフレジンである フント ケミカル社の専売品)の1.8μm の層を、400Orpmでスピンコードして形成した。基板は200℃で1時間 ベークし、次にHPRIを露出するとともに。
半径方向に流れる平行平板プラズマ装置の接地された電極上に置いた。装置は排 気され、アルゴン中の5パーセントシランおよび窒素酸化物を、それぞれ 1. 44Q/akinおよび1.56fl/winの流速で導入した。ポンピング速 度は、133.3Pa (1,0Torr)の全圧力を与えるよう調整された。
約0.010W / cn 2のパワー密度で13.56MHzの周波数を用い て、rf放電を起こさせた。プラズマは約120nmのシリコン酸化物層が堆積 した後消さ九た。残った気体は容器から排気され、基板は除かれた。共重合体と 混合したジクロロプロピルアクリレートの700nmの厚さの層を、2200r pmの速度でスピン形成した。基板はパラジウムLα源でX線露出する装置の試 料ホルダー上に置かれた。露出マスクは上の金パターンを伴った窒化ホウ素部分 を有した。この金パターンは直径が0.3μmないし2.0μmと変わる均一の 間隔の孔を有した。X線露出は15m joules/an2の全ドーズが得ら れるまで続いた。次に露出されたレジストは所望のパターンの下のシリコン酸化 物の部分の被覆を除くため、イソプロピルアルコールとメチルエチルケトンの混 合液中に浸すことにより現像し7た。基板は六角形エツチング装置のパワーを加 えた陰極に移された。
容器は排気され、605ccmの流速でCHF、を導入し、1 、33 Pa( 10m Torr)の圧力を発生させた。13.56MHzのrf周波数と約0  、03 W/ csn2のパワー密度を用いて、プラズマを発生させた。エツ チングは被覆されないシリコン酸化物材料が除かれ、下のHPRの対応する部分 を露出するまで続けた。CHF、が排気され、708CCIIの流速で酸素が導 入され、0.4 Pa(3m Torr)の圧力が生じた。やはり0.08W/ an”のパワー密度を発生させた。このエツチングは被覆されないHP R,2 06レジストが除かれるまで続けた。容器は排気さ九、窒素で満たし基板を除い た。
基板は第2の六角形容器のパワーを加えた陰極上に置かれた。この容器はシリコ ンで被覆したトレイを含み、それは基板が占めていない六角形陰極小面の領域を 占める基板を囲んだ、容器は排気され、CHF、が3Qsccmの流速で導入さ れ、9.33Pa (70m Torr)の圧力が生じた。13.56 MHz のrf周波数と0.16W/an”のパワー密度を用いてプラズマを発生させた 。所定の時間が経過した後、プラズマを消した。再び容器を排気し。
窒素で満たし、基板を除去した。用いた時間は十分短かかったので、エツチング はHPR下のシリコン酸化物層の厚さ全体を貫くまでは進まなかった。走査電子 顕微鏡を用いて基板を観察した。この観察は基板をへき開および研磨し、異なる 直径のマスク孔に付随したエッチ深さを測定することにより行なった。マスクの 開孔に依存して、エッチ速度に大きな変化があることがわかった。たとえば、0 .3 μmの開孔の場合7 、5 r+m/ m1nuteのエッチ速度、0. 6μmの開孔の場合20nm/口1nuteのエッチ速度、1μmおよびそれ以 上の開孔の場合25nm/mjnuteのエッチ速度が得られた。それに加えて 、各エッチピットは第8図に示されるような丸い底を示した。この底の曲率はマ スク開孔の大きさが小さい場合著しく大主表面が(100)面の直径10.2a n(4インチ)のシリコン基板を、通常の技術により浄化した。基板は乾燥酸素 プラス2パーセントHCQの雰囲気中の950℃における炉中に置いた。基板は これらの条件下に22分間保ち、25nmの厚さの熱酸化層が生じた。 400 nmの厚さのシリコンの領域を、熱酸化物上に堆積させた。
この堆積は、シリコン酸化物の堆積について第1例で述べた低圧化学気相堆積に より行なったが、33.34Pa(0、25Torr)の圧力で希釈シランを用 いたことが異なる。基板は100 : I H,O/HF中に浸し、脱イオン水 中で洗浄し、乾燥させた。lX10”ヒ素/cs”の全ドーズを生じるのに十分 な時間、60keVの電位を通して加速されたヒ素イオンに露出することにより 、基板中にヒ素イオンを注入した。基板は露出したシリコン層とともに同時スパ ッタ堆積装置の試料上に置いた。シリコンおよびタンタルのマグネトロン源を用 いた。これらの源は組成が約2:1のシリコン対タンタルの比をもつ薄膜を生じ るよう制御された。同時堆積は約250nmの層厚が得られるまで続けられた。
基板は同時堆積装置から除かれ、650℃で30分間アルゴン雰囲気中に置いた 。
第1例において述へたように、三層レジストを形成した。すなわち、HPRの底 部層、シリコン酸化物の中間層を用いたが、スピン堆積により堆積させたニュー トン、マサチュセッツのシプレー社によって製造されたマイクロポジット140 0の700nm厚のフォトレジスト層を用いた。上部フォトレジストはNMO8 集積回路のゲートレベルに対応するパターンをもつレチクルを用いて、投影プリ ンティング(投影比は約5:1)により露出した。このパターンはいくっがの領 域で、近接した一連の線を含んだ。露出源は405nm線を用いた水銀アーク球 であった。露出させた感光層は(シプレー社により製造された)マイクロポジッ ト453現像剤中に0.5分間浸すことにより現像した。下の被覆されないシリ コン酸化物層およびHPR層は、第1例で述べたように現像した。
描画されたパターンを有する基板は、ボリアリレートトレイを有する六角形反応 容器上に置いた。容器は排気され、30sccffIの流速でCCn、Fが導入 され、0.93Pa (7m Torr)の分圧が生じた。13.56MHzの rf周波数および0.03W/an”のパワー密度を用いて、プラズマを発生さ せた。プラズマはタンタル/シリコン領域を貫き、部分的には下のシリコン領域 中にエツチングが進んだ後、消された。容器は再び排気され、6osccI11 の流速で分子塩素ガスが導入され、 5.33Pa(40mTorr)の分圧が 生じた。再びプラズマを発生させ、残ったシリコン層全体を除去するのに十分な 時間の 1.5倍以上の時間経過後、消した。
へき聞役、基板を走査電子顕微鏡中で観察した。側壁が近接している部分で(場 合2)、第3図に示されるように、断面写真が得られた。パターンが近接してい ない部分では、第5図に示されるプロフィルが得られた。
FR;θ FIG、 9 FIG、 10 FIG、 // 国際調査報告 l−1−−1a−Aa+11aelIl−w−w−、l’cT/US86101 155ANNEX To TF、E INTERNATIONAL 5EARC HREPORT ON

Claims (6)

    【特許請求の範囲】
  1. 1.基板上にレジストマスクを形成する工程、エネルギーの高い物質と前記基板 の反応を含むことにより、多数の形状を規定する多数のエッチピットを形成する ため、前記基板をエッチングする工程およびデバイスを完成させる工程を含み、 前記エッチング中、前記エッチピットの側壁上に、材料の再堆積が起こるデバイ スの製作プロセスにおいて、前記プロセスは 1)前記側壁の構造上への前記再堆積の効果を局部的に補償する工程、 2)前記再堆積材料が前記基板中への等方的エッチングに対する障壁を作るとき 、前記エッチャント物質を前記レジストマスクに接触させ、a)前記レジストマ スクが基板と交差する点での前記レジストマスクへの接線と、前記点における前 記基板への垂線とで形成される角が、xを前記点における前記再堆積の水平速度 、yが前記基板のエッチ速度であるとき、arctan(x/y)より小さい工 程、 3)前記再堆積した材料が、前記基板中の等方的エッチングに対する障壁を形成 するとき、前記エッチャント物質の運動量方向と前記側壁をマスクする働きをす る前記抵抗性再堆積材料上のすべての点における前記再堆積材料への接線との接 触角を制限し、zを前記エッチャント物質退動量方向に平行な方向の前記抵抗性 再堆積材料のエッチング速度とするとき、arotan(x/z)より小さくす る工程 から選択された少なくとも1つの工程を含むことを特徴とするプロセス。
  2. 2.請求の範囲第1項記載のプロセスにおいて、前記形状の1つは、トランジス タのゲートを含むことを特徴とするプロセス。
  3. 3.請求の範囲第1項記載のプロセスにおいて、前記補償は1)前記レジストマ スクの局部的な寸法を調節することを含むことを特徴とするプロセス。
  4. 4.請求の範囲第1項記載のプロセスにおいて、前記補償は1)前記形状の少な くとも1つに近接して、非能動形状を含むことを特徴とするプロセス。
  5. 5.請求の範囲第1項記載のプロセスにおいて、前記補償は1)第2の前記形状 に最も近接した道すじから前記形状の1つを転換することを含むことを特徴とす るプロセス。
  6. 6.請求の範囲第1項記載のプロセスにおいて、前記基板はシリコンを含むこと を特徴とするプロセス。
JP61503237A 1985-06-28 1986-05-27 ドライエッチングを含むデバイスの製作プロセス Pending JPS62503204A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US75008485A 1985-06-28 1985-06-28
US750084 1985-06-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000018691A Division JP2000216148A (ja) 1985-06-28 2000-01-27 ドライエッチングを含むデバイスの製作プロセス

Publications (1)

Publication Number Publication Date
JPS62503204A true JPS62503204A (ja) 1987-12-17

Family

ID=25016427

Family Applications (2)

Application Number Title Priority Date Filing Date
JP61503237A Pending JPS62503204A (ja) 1985-06-28 1986-05-27 ドライエッチングを含むデバイスの製作プロセス
JP2000018691A Pending JP2000216148A (ja) 1985-06-28 2000-01-27 ドライエッチングを含むデバイスの製作プロセス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2000018691A Pending JP2000216148A (ja) 1985-06-28 2000-01-27 ドライエッチングを含むデバイスの製作プロセス

Country Status (6)

Country Link
EP (1) EP0229104A1 (ja)
JP (2) JPS62503204A (ja)
KR (1) KR930006526B1 (ja)
CA (1) CA1287556C (ja)
ES (1) ES8800511A1 (ja)
WO (1) WO1987000345A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008529258A (ja) * 2005-01-24 2008-07-31 松下電器産業株式会社 半導体チップの製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6289331A (ja) * 1985-10-16 1987-04-23 Toshiba Corp 微細パタ−ンの加工方法
EP0416809A3 (en) * 1989-09-08 1991-08-07 American Telephone And Telegraph Company Reduced size etching method for integrated circuits
US5463312A (en) * 1994-03-03 1995-10-31 Minnesota Mining And Manufacturing Company Faraday-effect sensing coil with stable birefringence
US5492552A (en) * 1994-03-03 1996-02-20 Minnesota Mining And Manufacturing Company Holder for annealing fiber optic coils
JP2924723B2 (ja) * 1995-08-16 1999-07-26 日本電気株式会社 ドライエッチング方法
KR102164381B1 (ko) * 2018-12-10 2020-10-12 연세대학교 산학협력단 나노 구조체 제조 방법 및 이를 이용하여 제조한 나노 구조체

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5713180A (en) * 1980-06-25 1982-01-23 Fujitsu Ltd Etching method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4208241A (en) * 1978-07-31 1980-06-17 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
CA1202597A (en) * 1981-05-22 1986-04-01 Jean S. Deslauriers Reactive ion layers containing tantalum and silicon
US4436584A (en) * 1983-03-21 1984-03-13 Sperry Corporation Anisotropic plasma etching of semiconductors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5713180A (en) * 1980-06-25 1982-01-23 Fujitsu Ltd Etching method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008529258A (ja) * 2005-01-24 2008-07-31 松下電器産業株式会社 半導体チップの製造方法

Also Published As

Publication number Publication date
KR880700459A (ko) 1988-03-15
KR930006526B1 (ko) 1993-07-16
JP2000216148A (ja) 2000-08-04
ES8800511A1 (es) 1987-11-16
CA1287556C (en) 1991-08-13
EP0229104A1 (en) 1987-07-22
ES556460A0 (es) 1987-11-16
WO1987000345A1 (en) 1987-01-15

Similar Documents

Publication Publication Date Title
US5302240A (en) Method of manufacturing semiconductor device
KR830000595B1 (ko) 반도체 장치의 제조법
US6326307B1 (en) Plasma pretreatment of photoresist in an oxide etch process
US5240554A (en) Method of manufacturing semiconductor device
US5416048A (en) Method to slope conductor profile prior to dielectric deposition to improve dielectric step-coverage
US6583065B1 (en) Sidewall polymer forming gas additives for etching processes
JP4733214B1 (ja) マスクパターンの形成方法及び半導体装置の製造方法
US6489248B2 (en) Method and apparatus for etch passivating and etching a substrate
JP3215151B2 (ja) ドライエッチング方法
US20060060300A1 (en) Plasma treatment method
KR19980081057A (ko) 텅스텐을 이방적으로 에칭하기 위한 방법
EP1042796A1 (en) Improved techniques for etching an oxide layer
JPH09148314A (ja) ケイ化チタンのエッチングプロセス
KR100413894B1 (ko) 플라즈마에칭방법
JP3213803B2 (ja) 高密度プラズマエッチング装置を用いた半導体のスロープコンタクトホール形成方法
US4784719A (en) Dry etching procedure
JPS62503204A (ja) ドライエッチングを含むデバイスの製作プロセス
US4937643A (en) Devices having tantalum silicide structures
WO1999062111A1 (fr) Procede de gravure
JP3445584B2 (ja) 反射防止膜のエッチング方法
JPH0590225A (ja) 半導体装置の製造方法
JP3172340B2 (ja) プラズマ処理装置
JPS60120525A (ja) 反応性イオンエツチング方法
JP2003264172A (ja) プラズマ処理装置
JPS63124420A (ja) ドライエツチング方法