JP2008529258A - 半導体チップの製造方法 - Google Patents

半導体チップの製造方法 Download PDF

Info

Publication number
JP2008529258A
JP2008529258A JP2006538586A JP2006538586A JP2008529258A JP 2008529258 A JP2008529258 A JP 2008529258A JP 2006538586 A JP2006538586 A JP 2006538586A JP 2006538586 A JP2006538586 A JP 2006538586A JP 2008529258 A JP2008529258 A JP 2008529258A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor wafer
plasma
semiconductor
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006538586A
Other languages
English (en)
Other versions
JP4546483B2 (ja
Inventor
潔 有田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JP2008529258A publication Critical patent/JP2008529258A/ja
Application granted granted Critical
Publication of JP4546483B2 publication Critical patent/JP4546483B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

第１の面における分割領域に絶縁膜が配置され、当該第１の面とは反対側の面である第２の面に当該分割領域を画定するためのマスクが配置された半導体ウェハに対して、上記第２の面よりプラズマエッチングを施すことにより、上記分割領域に相当する部分を除去してエッチング底部より上記絶縁膜を露呈させ、その後、プラズマ中のイオンにより当該露呈された絶縁膜上に電荷を帯電させた状態にて、上記プラズマエッチングを継続して行うことで、上記各々の素子形成領域において上記絶縁膜に接するそれぞれの角部の除去を行う。その結果、高い抗折強度を備えた個片化された半導体チップが製造される。

Description

本発明は、分割領域により画定される複数の素子形成領域内に配置される半導体素子を、半導体ウェハの第１の面において形成し、当該半導体ウェハに対して上記分割領域において上記各々の素子形成領域を個別に分割して、個片化された上記半導体素子を含む半導体チップを製造する半導体チップの製造方法に関する。
従来、このような半導体チップの製造方法において半導体ウェハを個々の半導体チップに分割する方法としては、様々なものが知られている。例えば、ダイサー（回転刃）を用いて機械的に切断することで、半導体ウェハの分割を行う方法、すなわち機械的なダイシングが知られている。
しかしながら、近年益々薄化され、外力に対する強度が弱い半導体ウェハに対して、このような機械的なダイシングを施すような場合にあっては、切断時に半導体ウェハにダメージを与える場合も多く、加工歩留まりの低下を避けることができないという問題がある。このようなダメージとしては、例えば、切断された鋭利な形状により、半導体チップの角部（エッジ）に欠けが生じるというチッピングの発生がある。
このような従来の機械的なダイシングに代わって、近年、プラズマエッチングを用いたプラズマダイシングが注目されつつある。例えば、特開２００４−１７２３６５号公報参照。ここで、この従来のプラズマダイシングにより半導体ウェハを個々の半導体チップに分割する方法について、図１８Ａ〜図１８Ｅに示す模式説明図を用いて以下に説明する。
まず、図１８Ａに示すように、半導体ウェハ５０１は、その回路形成面５０１ａにおいて、分割領域Ｒ２により画定されるそれぞれの素子形成領域Ｒ１内に半導体素子５０２が形成された状態とされている。それぞれの半導体素子５０２は、回路形成面５０１ａ上に直接的に形成されたシリコン酸化膜５５１と、このシリコン酸化膜５５１上に形成されたデバイス層５５２とにより構成されている。なお、回路形成面５０１ａにおける分割領域Ｒ２に相当する部分には、シリコン酸化膜５５１及びデバイス層５５２は形成されていない。
次に、図１８Ｂに示すように、半導体ウェハ５０１の回路形成面５０１ａが損傷を受けることがないように、回路形成面５０１ａに保護シート５０４を、粘着剤を介して剥離可能に貼着し、その後、回路形成面５０１ａとは反対側の面である被処理面５０１ｂに、分割領域Ｒ２に相当する部分が露出するようにマスク（マスクパターン）５０５を配置する。
次に、このようにマスク５０５が形成された半導体ウェハ５０１に対してプラズマエッチングを行うことにより、被処理面５０１ｂにおいてマスク５０５に覆われていない露出表面に対してエッチングを施し、分割領域Ｒ２に相当する部分の除去を行う。これにより図１８Ｃに示すように、それぞれの素子形成領域Ｒ１が個別に分割されて、半導体素子５０２を含む半導体チップ５１０の個片が形成され、その結果、半導体ウェハ５０１は、分割領域Ｒ２に沿ってそれぞれの半導体素子５０２を含む半導体チップ５１０の個片に分割されることとなる。
その後、図１８Ｄに示すように、分割されたそれぞれの半導体チップ５１０の被処理面５０１ｂに残存しているマスク５０５を、例えばアッシング処理を施すことで除去する。さらにその後、図１８Ｅに示すように、半導体ウェハ５０１の被処理面５０１ｂに粘着シート（ダイシングシート）５０６を貼り付けるとともに、半導体ウェハ５０１の回路形成面５０１ａを保護していた保護シート５０４を剥離する。これにより、それぞれの半導体チップ５１０が個片に分割された状態で粘着シート５０６上に配置された状態とされることとなる。
このような従来のプラズマダイシングを用いて、半導体ウェハ５０１の分割を行うことにより、上述の機械的なダイシングに比べて、製造された半導体チップ５１０に与えられるダメージを少なくさせることができる。
しかしながら、このような従来のプラズマダイシングにより個片に分割された半導体チップ５１０においても、図１８Ｃ〜図１８Ｅに示すように、当該分割により鋭利な角部５５３（エッジ）が形成されることとなる。このように半導体チップ５１０において鋭利な角部５５３が形成されるような場合にあっては、上記チッピングが生じることを避けることができないという問題がある。
特に、このような従来のプラズマダイシングにおいては、プラズマ中のイオンがエッチング底部に行くほど到達し難いという特性を有していることから、例えば図１９に示すエッチングが施された分割領域Ｒ２の部分拡大模式図に示すように、分割された半導体チップ５１０の下方端部には、突出するような鋭利な角部５５３が形成されるような場合もある。このような場合にあっては、角部５５３の欠けがさらに生じやすく、半導体チップにおける抗折強度が低下するという問題がある。
従って、本発明の目的は、上記問題を解決することにあって、半導体ウェハを分割することで、個片化された半導体チップを形成する半導体チップの製造方法において、それぞれの半導体チップを損傷させることなく、高い抗折強度を備えさせることができる半導体チップの製造方法を提供することにある。
上記目的を達成するために、本発明は以下のように構成する。
本発明の第１態様によれば、分割領域により画定される複数の素子形成領域内に配置された半導体素子と、上記分割領域に配置された絶縁膜とがその第１の面において形成され、当該第１の面とは反対側の面である第２の面に当該分割領域を画定するためのマスクが配置された半導体ウェハに対して、上記第２の面よりプラズマエッチングを施すことにより、上記分割領域に相当する部分を除去してエッチング底部より上記絶縁膜を露呈させ、
プラズマ中のイオンにより当該露呈された絶縁膜上に電荷を帯電させた状態にて、上記プラズマエッチングを継続して行うことで、上記各々の素子形成領域において上記絶縁膜に接するそれぞれの角部の除去を行い、
その後、当該露呈された絶縁膜を除去して、上記各々の素子形成領域を個別に分割し、その結果、個片化された上記半導体素子を含む半導体チップを製造する半導体チップの製造方法を提供する。
本発明の第２態様によれば、上記除去される上記露呈された絶縁膜は、上記半導体ウェハの上記第１の面において酸化シリコン（ＳｉＯ２）により形成された膜である第１態様に記載の半導体チップの製造方法を提供する。
本発明の第３態様によれば、上記除去される上記露呈された絶縁膜は、上記半導体ウェハの上記第１の面において形成された上記それぞれの半導体素子の表面を保護するようにポリイミド（ＰＩ）により形成された表面保護膜である第３態様に記載の半導体チップの製造方法を提供する。
本発明の第４態様によれば、分割領域により画定される複数の素子形成領域内に配置された半導体素子と、上記分割領域に配置された絶縁膜とがその第１の面において形成され、当該第１の面とは反対側の面である第２の面に当該分割領域を画定するためのマスクが配置された半導体ウェハに対して、上記第２の面よりプラズマエッチングを施すことにより、上記分割領域に相当する部分を除去してエッチング底部より上記絶縁膜を露呈させ、
プラズマ中のイオンにより上記露呈された絶縁膜上に電荷を帯電させた状態にて、上記プラズマエッチングを継続して行うことで、上記各々の素子形成領域において上記絶縁膜に接するそれぞれの角部の除去を行いながら、当該露呈された絶縁膜の除去を行い、上記各々の素子形成領域を個別に分割し、その結果、個片化された上記半導体素子を含む半導体チップを製造する半導体チップの製造方法を提供する。
本発明の第５態様によれば、上記除去される上記露呈された絶縁膜は、上記半導体ウェハの上記第１の面において形成された上記それぞれの半導体素子の表面を保護するように窒化シリコン（Ｓｉ３Ｎ４）により形成された表面保護膜である第４態様に記載の半導体チップの製造方法を提供する。
本発明の第６態様によれば、分割領域により画定される複数の素子形成領域内に配置された半導体素子が形成されたその第１の面に、絶縁性を有する保護シートが貼り付けられて、当該第１の面とは反対側の面である第２の面に当該分割領域を画定するためのマスクが配置された半導体ウェハに対して、上記第２の面よりプラズマエッチングを施すことにより、上記分割領域に相当する部分を除去してエッチング底部より上記絶縁性保護シートを露呈させて、上記各々の素子形成領域を個別に分割し、その結果、個片化された上記半導体素子を含む半導体チップを製造し、
プラズマ中のイオンにより当該露呈された絶縁性保護シート上に電荷を帯電させた状態で、上記プラズマエッチングを継続して行うことで、当該それぞれの半導体チップにおいて上記絶縁性保護シートに接するそれぞれの角部の除去を行う半導体チップの製造方法を提供する。
本発明の第７態様によれば、上記プラズマエッチングを継続して行うことで、上記半導体チップの上記それぞれの角部の除去を行った後、上記半導体ウェハの上記第１の面より上記絶縁性保護シートを剥離して除去する第６態様に記載の半導体チップの製造方法を提供する。
本発明の第８態様によれば、複数の半導体素子がその一方の面に形成された半導体ウェハを当該半導体素子の個片に分割して得られる略方形状を有する半導体チップであって、
上記方形状の上記一方の面における全ての稜線が除去されている半導体チップを提供する。
本発明の第９態様によれば、上記方形状の上記一方の面における上記それぞれの稜線に相当する部分において、湾曲凸面部が形成されている第８態様に記載の半導体チップを提供する。
本発明によれば、半導体ウェハとして、その第１の面における分割領域に相当する部分に、絶縁膜を配置した半導体ウェハを用い、第２の面よりプラズマエッチング処理を施すことにより、形成される半導体チップの角部の除去を行って、例えば、当該除去された角部にＲ部（アール部、または湾曲凸面部）を形成することができ、抗折強度を高めることができる半導体チップの製造を実現することができる。
具体的には、上記半導体ウェハに対して、プラズマエッチング処理を施すことにより、上記分割領域に相当する部分の除去を行ってエッチング底部より上記絶縁膜を露呈させる。その後、当該プラズマエッチング処理を継続することで、上記露呈された絶縁膜にプラズマ中のイオンによる正電荷を帯電させることができ、このような帯電により、照射されるイオンの軌跡を曲げて、上記絶縁膜に接する上記半導体チップの角部の除去を行うことができる。
このように上記半導体チップにおいて鋭利な角部の除去が行われることにより、製造された上記半導体チップにおけるチッピングの発生を抑制することができ、その抗折強度が向上された半導体チップを製造することができる。
また、上記露呈された絶縁膜が、酸化シリコンやポリイミドにより形成されているような場合にあっては、例えばガスの種類を切り換えてプラズマエッチングを施すことで、当該絶縁膜を積極的にエッチングすることができ、その除去を確実に行うことができる。
また、上記露呈された絶縁膜が、窒化シリコンにより形成されているような場合にあっては、上記角部の除去のためのエッチングを行いながら、それと同時的に当該露呈された絶縁膜に対するエッチングを行うことができる。
さらに、上記半導体ウェハの上記第１の面を保護するために貼着される保護シートとして、絶縁性保護シートを用い、上記分割領域に相当する部分の除去を行って、上記絶縁性保護シートを露呈させ、その後、当該露呈された絶縁性保護シートを帯電させた状態にてプラズマエッチングを継続することで、上記半導体チップにおける角部の除去を行うことができ、上述の効果と同様の効果を得ることができる。
本発明の記述を続ける前に、添付図面において同じ部品については同じ参照符号を付している。
以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。
（第１実施形態）
（プラズマ処理装置の構成）
本発明の第１の実施形態にかかる半導体チップの製造方法において半導体ウェハの分割に用いられるプラズマ処理装置１０１の構成を模式的に示す模式構成図を図１に示す。なお、図１は、プラズマ処理装置１０１の縦断面を示す模式構成図である。このプラズマ処理装置１０１は、複数の半導体素子が回路形成面（第１の面）に形成された半導体ウェハを半導体素子を含む半導体チップの個片に分割することで、それぞれの半導体チップを製造する装置である。
また、このような半導体チップの一連の製造工程においては、略格子状に配置される分割領域により画定されたそれぞれの素子形成領域内に半導体素子が形成された半導体ウェハにおける回路形成面（すなわち、素子が形成されている側の表面）に半導体ウェハの主材質である例えばシリコンよりもプラズマエッチングされにくい材質からなる保護シートが貼り付けられ、回路形成面の反対側表面であるマスク配置側面（第２の面）には、半導体ウェハにおいてそれぞれの素子形成領域を個片に分割するための分割領域を画定するマスクが形成される。そしてこの状態の半導体ウェハを対象として本プラズマ処理装置１０１によって、プラズマダイシング等のプラズマエッチング処理（プラズマ処理）が行われる。
具体的に、プラズマ処理装置１０１の構成について図１を用いて説明する。
図１のプラズマ処理装置１０１において、真空チャンバ１の内部は上述の半導体ウェハを対象としたプラズマ処理を行う処理室２となっており、減圧下でプラズマを発生させるための密閉空間が形成可能となっている。処理室２内部の下方には下部電極３（第１の電極）が配置されており、下部電極３の上方には上部電極４（第２の電極）が下部電極３に対して対向配置されている。下部電極３と上部電極４とはそれぞれ略円筒形状を有しており、処理室２内において同心配置されている。
下部電極３は、処理室２の底部を埋める形で装着された２つの層である絶縁部材５Ａ、５Ｂに周囲を取り囲まれ、処理室２の底部の中央部に処理対象物を保持する上面が露出されかつ固定された状態で配設されている。下部電極３はアルミニウムなどの導電体によって製作されており、上記処理対象物を保持する円盤状の電極部３ａと、この電極部３ａの下面より下方に突出し、その一端が真空チャンバ１の外部に露出するように形成された円柱状の支持部３ｂとを一体的な状態として備えている。また、この支持部３ｂは絶縁部材５Ｃを介して真空チャンバ１に保持されており、このように保持されることで、下部電極３が電気的に絶縁された状態で真空チャンバ１に装着されている。
上部電極４は、下部電極３と同様にアルミニウムなどの導電体で製作されており、円盤状の電極部４ａと、この電極部４ａの上面より上方に突出し、その一端が真空チャンバ１の外部に露出するように形成された円柱状の支持部４ｂとを一体的な状態として備えている。また、この支持部４ｂは真空チャンバ１と電気的に導通されるとともに、電極昇降装置２４（図１０参照）によって昇降可能となっている。この電極昇降装置２４により上部電極４は、その昇降の上端位置であって、下部電極３との間に半導体ウェハの搬出入を行うための大きな空間が形成される位置であるウェハ搬出入位置と、その昇降の下端位置であって、上部電極４と下部電極３との間にプラズマ処理のためのプラズマ放電を発生させる放電空間が形成される位置である放電空間形成位置との間にて昇降されることが可能となっている。なお、電極昇降装置２４は電極間距離変更手段として機能し、上部電極４を昇降させることにより、下部電極３と上部電極４との間の電極間距離Ｄ（図２参照）を変更することができる。
次に、下部電極３の詳細な構造および処理対象の半導体ウェハについて説明する。図１に示すように、下部電極３の電極部３ａの上面は、半導体ウェハ６を載置する平面状の保持面（保持部の一例である）となっており、保持面の外縁部にはその全周渡って絶縁被覆層３ｆが設けられている。この絶縁被覆層３ｆはアルミナなどのセラミックによって形成されており、下部電極３が真空チャンバ１内に装着された状態では、図１に示すように、絶縁被覆層３ｆの外縁部は部分的に絶縁部材５Ａによって覆われる。このような構造を有することにより、下部電極３の外縁部は放電空間内に発生したプラズマから絶縁され、異常放電の発生を防止することが可能とされている。
図２は、プラズマダイシングが開始される前の半導体ウェハ６を下部電極３に載置した状態を示す部分模式断面図である。半導体ウェハ６は例えばシリコンを主材質とする半導体基板であり、半導体ウェハ６の表面（図２の下面側）の回路形成面６ａ（第１の面）には保護シート３０が貼着されている。半導体ウェハ６を下部電極３の上面である電極部３ａの保持面３ｇの上に載置した状態では、保護シート３０は保持面３ｇに密着することとなる。
保護シート３０は、ポリイミドなどの絶縁体の樹脂を１００μｍ程度の厚みの膜に形成した絶縁層を含んだ構成となっており、粘着材により半導体ウェハ６の回路形成面６ａに剥離可能に貼り付けられる。保護シート３０が貼り付けられた半導体ウェハ６を下部電極３に保持させる際には、後述するようにこの絶縁層が半導体ウェハ６を電極部３ａの保持面３ｇによって静電吸着する際の誘電体として機能する。
また保護シート３０の材質としては、後述のプラズマダイシングにおいて半導体ウェハ６の主材質であるシリコンよりもエッチングされにくい材質が選定されることが好ましい。このようにすることで、プラズマダイシングの過程でプラズマによるエッチングレート分布が均一でなく、半導体ウェハのエッチングレートに部分的なばらつきが生じる場合が生じても、保護シート３０がエッチングストップ層として機能するようになっている。
また、回路形成面６ａの反対側（図２において上側）の表面には、後述するプラズマダイシングにおける分割領域（分割線）を画定するマスクが配置されるマスク配置面６ｂ（第２の面）となっている。このマスクは、後述するようにマスク配置面６ｂとなる側の表面を例えば機械加工によって研削した後に、レジスト膜３１ａでパターニングすることにより形成され、これによりプラズマエッチングの対象となる分割領域に相当する部分を除く領域がレジスト膜３１ａで覆われる。すなわち、半導体ウェハ６のマスク配置面６ｂにおいて、それぞれの素子形成領域に相当する部分がレジスト膜３１ａにて覆われ、分割領域に相当する部分にはマスク切欠部３１ｂが配置される。
また、図２に示すように、下部電極３には保持面３ｇに開口する吸着孔３ｅが複数設けられており、吸着孔３ｅは下部電極３の内部に設けられた吸引孔３ｃに連通している。図１に示すように、吸引孔３ｃはガスライン切換バルブ１１を介して真空吸着ポンプ１２に接続されており、ガスライン切換バルブ１１はＮ２ガスを供給するＮ２ガス供給部１３に接続されている。ガスライン切換バルブ１１を切り換えることにより、吸引孔３ｃを、真空吸着ポンプ１２またはＮ２ガス供給部１３に選択的に接続させることが可能となっている。
具体的には、ガスライン切換バルブ１１により真空吸着ポンプ１２が選択されて、吸引孔３ｃが真空吸着ポンプ１２と連通された状態において真空吸着ポンプ１２を駆動することにより、それぞれの吸着孔３ｅから真空吸引を行って下部電極３に載置された半導体ウェハ６を真空吸着して保持することができる。従って、それぞれの吸着孔３ｅ、吸引孔３ｃ、及び真空吸着ポンプ１２は、下部電極３の保持面３ｇに開口したそれぞれの吸着孔３ｅから真空吸引することで、保護シート３０を電極部３ａの保持面３ｇに密着させた状態で、半導体ウェハ６を真空吸着により保持する真空吸着手段となっている。
また、ガスライン切換バルブ１１によりＮ２ガス供給部１３が選択されて、吸引孔３ｃをＮ２ガス供給部１３に接続させることにより、それぞれの吸着孔３ｅから保護シート３０の下面に対してＮ２ガスを噴出させることができるようになっている。後述するようにこのＮ２ガスは、保護シート３０を保持面３ｇから強制的に離脱させる目的のブロー用ガスである。
また、図１に示すように。下部電極３には冷却用の冷媒流路３ｄが設けられており、冷媒流路３ｄは冷却装置１０と接続されている。冷却装置１０を駆動することにより、冷媒流路３ｄ内を冷却水などの冷媒が循環し、これによりプラズマ処理時に発生した熱によって昇温した下部電極３や下部電極３上の保護シート３０を介して半導体ウェハ６が冷却される。なお、冷媒流路３ｄおよび冷却機構１０は、下部電極３を冷却する冷却手段となっている。
また、図１のプラズマ処理装置１０１において、処理室２に連通して設けられた排気ポート１ａには、排気切換バルブ７を介して真空ポンプ８が接続されている。排気切換バルブ７を排気側に切り換えて真空ポンプ８を駆動することにより、真空チャンバ１の処理室２内部が真空排気され、処理空２内を減圧することが可能となっている。また、処理室２は圧力センサ２８（図１において図示省略、図４参照）を備えており、この圧力センサ２８の圧力計測結果に基づいて、後述する制御装置３３（図４参照）によって真空ポンプ８が制御されることにより、処理室２内を所望の圧力に減圧することが可能とされている。なお、このような所望の圧力に減圧するための真空ポンプ８の制御は、例えば、真空ポンプ８として可変容量型のものを用いて真空ポンプ８自体の真空排気能力を直接的に制御すること、あるいは、開度調整弁（バタフライ弁等）を真空排気経路に設け、その開度を制御することで間接的に真空排気能力を制御することにより行うことができる。なお、真空ポンプ８及び排気切換バルブ７が、処理室２内を所望の圧力に減圧する真空排気装置（減圧手段）となっている。また、排気切換バルブ７を大気開放側に切り換えることにより、排気ポート１ａを通して処理空２内には大気が導入され、処理室２内部の圧力を大気圧に復帰させることが可能となっている。
次に上部電極４の詳細構造について説明する。上部電極４は、中央の電極部４ａと電極部４ａを囲むようにその外周部に固定して設けられた絶縁体からなる環状部材４ｆを備えている。環状部材４ｆの内径は下部電極３の電極部４ａの外径と略同じとされており、下部電極３の周面よりも外側に広がるような形状で同心配置されており、環状部材４ｆは、上部電極４の下方中央部に配置された円盤状のガス吹出部４ｅを保持する機能を担っている。
ガス吹出部４ｅは、上部電極４と下部電極３の間に形成される放電空間においてプラズマ放電を発生させるためのプラズマ発生用ガスを供給する。ガス吹出部４ｅは、内部に多数の微細孔を有する多孔質材料を円盤状に加工した部材であり、上部電極４の電極部４ａの下面、ガス吹出部４ｅの上面、および環状部材４ｆの内周面にて囲まれたガス滞留空間４ｇ内に供給されたプラズマ発生用ガスを、これらの微細孔を介して放電空間内に満遍なく吹き出させて均一な状態で供給することが可能となっている。
支持部４ｂ内には、ガス滞留空間４ｇに連通するガス供給孔４ｃが設けられており、ガス供給孔４ｃは、真空チャンバ１の外部に配置されたプラズマ発生用ガス供給装置に接続されている。このプラズマ発生装置は、異なる種類のガスを個別に供給する複数のガス供給部として第１のガス供給部２０Ａ、第２のガス供給部２０Ｂ、及び第３のガス供給部２０Ｃと、それぞれのガス供給部２０Ａ、２０Ｂ、２０Ｃより供給されるガスを混合してガス組成を均一な状態とするガス混合部（配管の結合部）１９と、このガス混合部１９とそれぞれのガス供給部２０Ａ、２０Ｂ、２０Ｃとの間に配置され、ガス混合部１９に供給されるそれぞれのガスの供給流量を個別的に調整するガス流量調整部２１とを備えている。
ガス流量調整部２１は、第１のガス供給部２０Ａより供給されるガス流量を独自に調整する第１の流量制御バルブ２３Ａとガスの供給を遮断可能な第１の開閉バルブ２２Ａと、第２のガス供給部２０Ｂより供給されるガス流量を独自に調整する第２の流量制御バルブ２３Ｂとガスの供給を遮断可能な第２の開閉バルブ２２Ｂと、第３のガス供給部２０Ｃより供給されるガス流量を独自に調整する第３の流量制御バルブ２３Ｃとガスの供給を遮断可能な第３の開閉バルブ２２Ｃとを備えており、それぞれのバルブの開度制御及び開閉制御は、後述する制御装置３３により行われる。
本第１実施形態のプラズマ処理装置１０１においては、例えば、第１のガス供給部２０Ａより六フッ化硫黄ガス（ＳＦ６）が供給可能であり、第２のガス供給部２０Ｂより三フッ化メタン（ＣＨＦ３）が供給可能であり、第３のガス供給部２０Ｃより酸素（Ｏ２）が供給可能とされている。このようにプラズマ発生用ガス供給装置が構成されていることにより、それぞれのガス供給部２０Ａ、２０Ｂ、及び２０Ｃより選択された１又は複数のガス供給部より供給されたガスの供給流量をガス流量調整部２１にて個別に調整して、所望のガス組成及び流量の混合ガス（あるいは単独のガス）をガス混合部１９に供給するとともに、ガス混合部１９にて混合されたガス（混合ガス）を、ガス供給孔４ｃ、ガス滞留空間４ｇ、及びガス吹出部４ｅを通して放電空間内に供給することが可能となっている。
また、それぞれのガスの流量を個別に調整できるというガス流量調整部２１の機能を用いて、ガス組成、すなわちガスの供給比率を変更することなく、供給流量のみを変更することで、処理室２内の圧力を制御することができる。具体的には、予め設定された圧力条件と圧力センサ２８により検出される処理室２内の圧力に基づいて、制御装置３３によりガス流量調整部２１を制御することにより、処理室２内の圧力を上記圧力条件に合致するように調整することができる。従って、ガス流量調整部２１は処理室２内に供給されるガス組成を調整する機能と、処理室２内の圧力を制御する機能とを併せ持っている。
また、図１に示すように、下部電極３は、マッチング回路１６を介して高周波電源部１７に電気的に接続されている。高周波電源部１７を駆動することにより、接地部９に接地された真空チャンバ１と導通した上部電極４と下部電極３の間には高周波電圧が印加される。これにより、処理室２内部では上部電極４と下部電極３との間の放電空間においてプラズマ放電が発生し、処理室２内に供給されたプラズマ発生用ガスがプラズマ状態に移行する。また、マッチング回路１６は、このプラズマ発生時において処理室２内のプラズマ放電回路と高周波電源部１７のインピーダンスを整合させる機能を有している。なお、本実施形態においては、高周波電源部１７とマッチング回路１６とが高周波電力印加装置の一例となっている。
さらに下部電極３には、ＲＦフィルタ１５を介して静電吸着用ＤＣ電源部１８が接続されている。静電吸着用ＤＣ電源部１８を駆動することにより、図３Ａのプラズマ処理装置１０１の模式図に示すように、下部電極３の表面には負電荷（図中「−」にて示す）が蓄積される。そしてこの状態で図３Ｂのプラズマ処理装置１０１の模式図に示すように、高周波電源部１７を駆動して処理室２内にプラズマ３４（図中点表示部分にて示す）を発生させると、保持面３ｇ上に保護シート３０を介して載置された半導体ウェハ６と接地部９とを接続する直流印加回路３２が処理室２内のプラズマ３４を介して形成される。これにより、下部電極３、ＲＦフィルタ１５、静電吸着用ＤＣ電源部１８、接地部９、プラズマ３４、及び半導体ウェハ６を順次結ぶ閉じた回路が形成され、半導体ウェハ６には正電荷（図中「＋」にて示す）が蓄積される。
そして導電体により形成された下部電極３の保持面３ｇに蓄積された負電荷「−」と、半導体ウェハ６に蓄積された正電荷「＋」との間には、誘電体としての絶縁層を含む保護シート３０を介してクーロン力が作用し、このクーロン力によって半導体ウェハ６は下部電極３に保持される。このとき、ＲＦフィルタ１５は、高周波電源部１７の高周波電圧が、静電吸着用ＤＣ電源部１８に直接印加されることを防止する。なお、静電吸着用ＤＣ電源部１８の極性は正負逆でもよい。なお、このようにプラズマ処理装置１０１において、実質的にプラズマの発生に寄与している構成部分をまとめて、プラズマ発生装置ということもできる。
また、上記構成において、静電吸着用ＤＣ電源部１８は、下部電極３に直流電圧を印加することにより、保護シート３０で隔てられた半導体ウェハ６と下部電極３の保持面３ｇとの間に作用するクーロン力を利用して、半導体ウェハ６を静電吸着する静電吸着手段となっている。すなわち、下部電極３に半導体ウェハ６を保持させる保持手段は、保持面３ｇに開口する複数の吸着孔３ｅを介して保護シート３０を真空吸着する真空吸着手段と、上述の静電吸着手段との２種類を使い分けできるようになっている。
また、下部電極３と同様に上部電極４にも冷却用の冷媒流路４ｄが設けられており、冷媒流路４ｄは冷却装置１０と接続されている。冷却装置１０を駆動することにより、冷媒流路４ｄ内を冷却水などの冷媒が循環し、これによりプラズマ処理時に発生した熱によって昇温した上部電極４を冷却することが可能となっている。
また、処理室２の側面には、処理対象物である半導体ウェハ６の出し入れ用の開口部１ｂが設けられている（図１０参照）。開口部１ｂの外側には扉開閉装置２６によって昇降する扉２５が設けられており、扉２５を昇降させることにより開口部１ｂが開閉される。図７は、扉開閉装置２６により扉２５を下降させて開口部１ｂを開放した状態で半導体ウェハ６を出し入れする状態を示している。
また、図１０に示すように、半導体ウェハ６の出し入れ時には、電極昇降装置２４により上部電極４を上昇させてウェハ搬出入位置に位置させて、上部電極４と下部電極３との間に搬送用のスペースを確保する。そしてこの状態で、半導体ウェハ６を吸着保持した吸着ヘッド２７を、アーム２７ａを操作することによって開口部１ｂを介して処理室２内に進入させる。これにより、下部電極３上への半導体ウェハ６の搬入および処理済みの半導体ウェハ６（半導体装置）の搬出が行われる。
（制御系の構成）
次にこのような構成を有するプラズマ処理装置１０１における制御系の構成について、図４に示す制御系のブロック図を用いて以下に説明する。
図４に示すように、制御装置３３は、各種のデータや処理プログラムを記憶する記憶部９２と、これらのデータや処理プログラムに基づいて、プラズマ処理装置１０１における各構成部の動作制御を行うことでプラズマ処理の制御を行うプロセス制御部９１とを備えている。記憶部９２は、プラズマ処理条件８１（プラズマ条件または運転条件というような場合であってもよい）や、プラズマ処理の動作プログラム８２を記憶しており、プロセス制御部９１は、動作プログラム８２及びプラズマ処理条件８１に基づいてプラズマ処理の制御を行う。操作・入力部９４はキーボードなどの入力手段であり、プラズマ処理条件などのデータ入力や操作コマンドの入力を行う。表示部９３はディスプレイ装置であり、操作入力時の案内画面などの表示を行う。なお、図示しないが、制御装置３３が外部入出力インターフェースを備えて、装置外部との情報の受け渡しが行われるような場合であってもよい。
ここで、本第１実施形態のプラズマ処理装置１０１において用いられるプラズマ処理条件について説明する。本第１実施形態において行われるプラズマ処理には、後述するように、プラズマダイシング処理、絶縁膜除去処理、及びマスク除去処理の大きく３つの処理があり、それぞれの処理を行うためのプラズマ処理条件８１が予め個別に定められている。具体的には、プラズマ処理条件８１は、例えば、それぞれのプラズマ発生用ガスのガス組成と、処理室２内の圧力と、上部電極４と下部電極３との間に印加される高周波の周波数（放電周波数）との組み合わせ条件により決定される。
具体的には、プラズマダイシング処理用のプラズマ処理条件８１Ａとしては、混合ガスのガス組成（すなわち、それぞれのガスの混合比）がＳＦ６とＯ２とを１０：２の比率として、圧力を１００Ｐａとし、そして周波数を６０ＭＨｚとする組み合わせの条件となる。プラズマダイシング処理における上述以外の条件としては、上部電極４と下部電極３との間の電極間距離Ｄの条件があり、例えば電極間距離Ｄとして５〜５０ｍｍの範囲で最適と考えられる値（電極間距離Ｄ１とする）が、プラズマ処理条件８１Ａとして設定される。また、絶縁膜除去処理用のプラズマ処理条件８１Ｂとしては、例えば、後述するように、絶縁膜としてシリコン酸化膜が用いられるような場合には、混合ガスのガス組成としてＣＨＦ３を含む混合ガスが用いられるような条件となる。さらに、マスク除去処理用のプラズマ処理条件８１Ｃとしては、例えば、高周波出力が１００〜１０００Ｗ、圧力が５〜１００Ｐａ、電極間距離Ｄが５０〜１００ｍｍの範囲内で最適と考えられる値（電極間距離Ｄ２とする）が設定されている。また、それぞれのプラズマ処理条件８１には、処理実施時間の条件が含まれている。
なお、このようなプラズマダイシング処理用のプラズマ処理条件８１Ａ、絶縁膜除去処理用のプラズマ処理条件８１Ｂ、及びマスク除去処理用のプラズマ処理条件８１Ｃのそれぞれは、制御装置３３の記憶部９２に記憶されており、動作プログラム８２に基づいて、工程毎に必要なプラズマ処理条件８１が選択されて、プロセス制御部９１により、当該選択されたプラズマ処理条件８１に基づいて、プラズマ処理が行われる。
動作プログラム８２に基づいて行われるプラズマ処理においては、図４に示すように、ガス流量調整部２１、ガスライン切換バルブ１１、高周波電源部１７、静電吸着用ＤＣ電源部１８、排気切換バルブ７、真空ポンプ８、真空吸着ポンプ１２、扉開閉装置２６、及び電極昇降装置２４の各部が、プロセス制御部９１により制御される。
また、圧力センサ２８の圧力検出結果に基づいて、プロセス制御部９１のよりガス流量調整部２１が制御されてそれぞれのガスの供給量の総量が調整されることで、処理室２の内部の圧力を、プラズマ処理条件８１に合致させるように制御することができる。
さらに、図４に示すように、制御装置３３には、プラズマ処理時間の計測を行う処理時間計測部９５が備えられており、プラズマ処理の処理時間の計測を行い、当該計測結果が、例えば、それぞれのプラズマ処理条件８１に含まれている処理時間の条件に到達したときに、プロセス制御部９１により当該処理を終了させるような制御を行うことが可能となっている。
（プラズマ処理方法の原理）
次に、本第１実施形態において用いられるプラズマエッチング処理方法の原理について、図５及び図６に示す半導体ウェハ６における分割領域付近の部分拡大模式説明図を用いて以下に説明する。
図５は、回路形成面６ａに保護シート３０が貼着され、マスク配置面６ｂに分割領域を画定するようにレジスト膜３１ａが配置された半導体ウェハ６において、マスク配置面６ｂ側よりマスク切欠部３１ｂに相当、すなわち分割領域に相当する部分に対して、プラズマエッチング処理を施している状態を示す図である。また、図５に示すように、本第１実施形態において用いられる半導体ウェハ６は、その回路形成面６ａにおいて、絶縁膜の一例であって酸化シリコン（ＳｉＯ２）により形成されたシリコン酸化膜３５が分割領域の相当する部分にも形成されているような半導体ウェハであり、分割領域に相当する部分においてこのようなシリコン酸化膜が形成されていない従来の半導体ウェハとは異なる構成を有している。なお、このように形成されたシリコン酸化膜３５側の回路形成面６ａに保護シート３０が貼着されている。
図５に示すように、プラズマ中のイオンは、プラズマ処理装置１０１において発生される電界によって、半導体ウェハ６に対して略垂直に入射し、エッチング加工により形成された溝部の底部（エッチング底部）に当該入射したイオンが到達してエッチングが促進される。このようにエッチング底部に到達したイオン（正電荷を有する）は、半導体材料であるシリコンにより形成されている半導体ウェハ６中の電子と再結合する。すなわち、シリコン材料は導電体としての特性も兼ね備えているため、エッチング底部と半導体ウェハ６の内部との導通により、エッチング底部に到達して正電荷を有するイオンと、半導体ウェハ６中の電子との再結合が行われ、このような導通が行われる限り、エッチング底部には正電荷が蓄積されることはない。
一方、図６に示すように、エッチングが進行して、エッチング底部が除去され、シリコン酸化膜３５の表面が露呈された状態とされると、当該露呈されたシリコン酸化膜３５と半導体ウェハ６中とは、酸化シリコンが絶縁材料であることにより導通されないため、到達したイオンにより露呈されたシリコン酸化膜３５上には正電荷がチャージアップ（帯電）されて正電荷が蓄積されることとなる。このように露呈されたシリコン酸化膜３５が正電荷に帯電された状態とされると、次に入射してくるイオンが、正電荷同士の電界により直進性を失い、その軌道が曲げられてしまうこととなる。その結果、図６に示すように、溝部における両隅部分にイオンが到達されることとなり、当該両隅部分においてエッチングが行われ、溝部がその底部において幅方向に急激に拡大されたノッチと呼ばれる形状の切り欠き部が形成される。これが本第１実施形態において用いられるプラズマエッチング処理方法の原理である。
このように溝部の底部においてノッチを形成することで、エッチングされる側である半導体ウェハ６側から見れば、分割された半導体チップの角部の除去、例えばＲ部の形成を行うことができる。また、このようなプラズマ処理方法の原理は、図５に示す状態、すなわち、シリコン酸化膜３５が露呈されていない状態においては、照射されるプラズマ中のイオンが、エッチング底部により到達し易いように、異方性エッチングが行われることが好ましい。また、このようなプラズマダイシング処理において、シリコン酸化膜３５を露呈させるまでに要する処理時間と、シリコン酸化膜３５が露呈されてから所定の大きさのノッチを形成（すなわち、面取りやＲ部形成等、角部の除去）するために必要な処理時間は、プラズマ処理条件８１Ａに含まれている。
（半導体チップの製造方法）
次に、このような構成を有するプラズマ処理装置１０１を用いて行われる半導体チップの製造方法およびこの半導体チップの製造方法の過程において実行される半導体ウェハの分割方法（プラズマダイシング処理）について、以下に説明する。また、半導体ウェハの分割方法おける一連の手順を示すフローチャートを図７に示し、さらに、半導体チップの製造方法における一連の処理内容を説明するための模式説明図を図８Ａ〜図８Ｅ及び図９Ａ〜図９Ｅに示し、これらの図面を主に参照しながら以下に説明を行う。
半導体ウェハ６は円盤形状を有しており、その回路形成面６ａには複数の素子形成領域Ｒ１が格子状に配列されている。それぞれの素子形成領域Ｒ１は、製造される半導体チップの大きさに応じてその大きさが決定されており、例えば方形状の領域として配置されている。このような半導体ウェハ６の部分拡大模式断面図を図８Ａに示す。図８Ａに示すように、互いに隣接する素子形成領域Ｒ１の間には、所定の幅寸法を有する大略帯状の領域（すなわちその長手方向に比して十分に小さな幅寸法を有する領域）である分割領域Ｒ２が配置されている。この分割領域Ｒ２は、半導体ウェハ６の回路形成面６ａにおいて略格子状に配列されているとともに、それぞれの素子形成領域Ｒ１を画定する領域となっており、１つの素子形成領域Ｒ１との関係では、当該素子形成領域Ｒ１の外周に配置された枠形状の領域となっている。さらに、この分割領域Ｒ２は、プラズマダイシング工程において、それぞれの素子形成領域Ｒ１を個別に分割するための分割位置となっている。また、それぞれの素子形成領域Ｒ１内には、半導体素子４４が形成されている。
具体的には、図８Ａに示すように、半導体ウェハ６は、円盤形状を有するシリコン基板４５により形成されており、その回路形成面６ａ全体には、シリコン酸化膜であるシリコン酸化膜３５が形成されている。さらに、回路形成面６ａにおけるそれぞれの素子形成領域Ｒ１に相当する部分に、このシリコン酸化膜３５を介してデバイス層４３が形成されることで半導体素子４４が形成されている。
このような半導体ウェハ６に対して、図８Ｂに示すように、以降において行われるそれぞれの処理の際に回路形成面６ａが損傷を受けることが無いように、回路形成面６ａに保護シート３０が粘着剤を介して剥離可能に貼着される。なお、保護シート３０は、回路形成面６ａの全面を覆い且つ半導体ウェハ６から外側にはみ出すことのないよう、半導体ウェハ６の外形形状と同じ形状に整形したものが用いられる。このような形状の保護シート３０が用いられることにより、その後の処理、例えばプラズマ処理において、半導体ウェハ６からはみ出した保護シート３０がプラズマによって損傷するというダメージの発生を防止することができる。
次に、図８Ｃに示すように、半導体ウェハ６の回路形成面６ａの裏面であるマスク配置面６ｂに、半導体ウェハ６を半導体チップの個片に分割するための分割領域Ｒ２を画定するマスクを形成する。具体的には、当該マスクとして例えば樹脂より成るレジスト膜３１を半導体ウェハ６のマスク配置面６ｂの全面を覆うように形成する。その後、図８Ｄに示すように、レジスト膜３１をフォトリソグラフィによってパターニングして、分割領域Ｒ２に相当する部分のみを例えば２０μｍ幅で除去して、マスク切欠部３１ｂを形成する。これにより、半導体ウェハ６のマスク配置面６ｂには、それぞれの素子形成領域Ｒ１に相当する部分をレジスト膜３１ａによって覆い、かつ、分割領域Ｒ２に相当する部分をマスク切欠部３１ｂにより露出させるようなマスクパターンが形成される。この状態のマスク付きの半導体ウェハ６が、後述するプラズマ処理の対象となる。
以下、このマスク付きの半導体ウェハ６に対してプラズマ処理を行うことで、半導体チップの個片へと分割する方法について、図７のフローチャートに沿って、図１０から図１２に示すプラズマ処理装置１０１の模式図を参照しながら説明する。なお、プラズマ処理装置１０１における以降のそれぞれの動作の制御は、制御装置３３の記憶部９２内に保持されている動作プログラム８２に基づいて、プロセス制御部９１により各構成部が制御されることにより行われる。
まず、図７のフローチャートのステップＳ１において、図１０に示すように、マスク付きの半導体ウェハ６が処理室２内に搬入される。この搬入動作に際しては、上部電極４を電極昇降装置２４によって上昇させた状態で、アーム２７ａを操作して、吸着ヘッド２７にマスクを介して保持された半導体ウェハ６を開口部１ｂから処理室２内に搬入し、半導体ウェハ６を下部電極３上に保護シート３０を介して載置する。
次に、真空吸着ポンプ１２を駆動してそれぞれの吸着孔３ｅから真空吸引し、半導体ウェハ６の真空吸着をＯＮ状態にするとともに、静電吸着用ＤＣ電源部１８をＯＮ状態にする（ステップＳ２）。この真空吸着により、処理室内２において保護シート３０を下部電極３の保持面３ｇに密着させた状態で、半導体ウェハ６を下部電極３によって保持する。
この後、図１１に示すように扉２５が閉じられ、電極昇降装置２４により上部電極４を下降させる（ステップＳ３）。このとき、制御装置３３において、記憶部９２に保持されているそれぞれのプラズマ処理条件８１の中から、動作プログラム８２に基づいてプロセス制御部９１によりプラズマダイシング処理用のプラズマ処理条件８１Ａが選択されて取り出されるとともに、このプラズマダイシング処理用のプラズマ処理条件８１Ａに含まれる電極間距離Ｄの条件に基づいて、上部電極４と下部電極３との間の電極間距離Ｄが例えば５〜５０ｍｍの範囲内の所定の条件（すなわち、電極間距離Ｄ１）に設定される。
次いで真空ポンプ８を作動させ、処理室２内の減圧を開始する（ステップＳ４）。処理室２内が所定の真空度に到達したならば、上記選択されたプラズマダイシング処理用プラズマ処理条件８１Ａに基づいて、ガス流量調整部２１により選択されたガスが所定のガス組成かつ所定の流量に調整されて処理室２内に供給される（ステップＳ５）。具体的には、プラズマダイシング用プラズマ処理条件８１Ａに基づいて、第１の開閉バルブ２２Ａが開放されて、第１のガス供給部２０ＡからＳＦ６が第１の流量制御バルブ２３Ａによりその供給流量が調整されてガス混合部１９に供給されるとともに、第３の開閉バルブ部２２Ｃが開放されて、第３のガス供給部２０ＣからＯ２が第３の流量制御バルブ２３Ｃによりその供給流量が調整されてガス混合部１９に供給される。なお、このとき、第２の開閉バルブ２２Ｂは閉止された状態とされ、ＣＨＦ３の供給は行われない。また、ガス混合部１９において、ＳＦ６とＯ２とが１０：２のガス組成となるように混合されて、処理室２内に供給される。
そしてガス供給過程において、処理室２内の圧力を圧力センサ２８により検出してプラズマ処理条件８１Ａの中の圧力条件（例えば、１００Ｐａ）と比較し、当該検出された圧力が当該圧力条件に示す圧力に到達したことを確認する。すなわち、下部電極３と上部電極４との電極間距離Ｄ、処理室２に供給されるガス組成、ならびに処理室２内の圧力が、プラズマダイシング処理用プラズマ処理条件８１Ａに基づいて設定される。
そして上記条件設定が完了した後、プラズマ処理条件８１Ａの高周波の周波数及び出力条件に基づいて、高周波電源部１８を駆動して上部電極４と下部電極３との間に、当該条件に合致する高周波電圧を印加し、プラズマ放電を開始する（ステップＳ６）。これにより、上部電極４と下部電極３との間の放電空間において、供給された混合ガスをプラズマ状態に移行させる。このプラズマ発生により、当該プラズマ中のイオンがマスク側（レジスト膜３１ａ側）から半導体ウェハ６に照射される。このイオンの照射により、半導体ウェハ６の主材質であるシリコン（すなわちシリコン基板４５）のうち、レジスト膜３１ａに覆われていない分割領域Ｒ２に相当する部分のみがエッチングされる。
これとともに、プラズマによって上部電極４と下部電極３との間の放電空間には直流印加回路３２が形成される（図３Ａ及び図３Ｂ参照）。これにより、下部電極３と半導体ウェハ６との間には静電吸着力が発生し、半導体ウェハ６は下部電極３に静電吸着力により保持される。このため保護シート３０は下部電極３の保持面３ｇに良好に密着し、半導体ウェハ６はプラズマ処理過程において安定して保持されるとともに、下部電極３に備えられた冷却機能によって保護シート３０が良好に冷却され、プラズマ放電によって発生する熱による熱ダメージが防止される。
また、このプラズマダイシング処理においては、プラズマ処理条件８１Ａに基づいて異方性エッチングが行われるため、そのエッチング特性は、半導体ウェハ６の厚み方向に大きくなる。従って、図８Ｅに示すように、それぞれのマスク切欠部３１ｂに相当する半導体ウェハ６の表面を、その厚み方向にエッチングを行い、このマスク切欠部３１ｂの幅、すなわち分割領域Ｒ２の幅に略相当するような幅の溝部６ｃが形成される。
また、ステップＳ７において、この溝部６ｃの底部であるエッチング底部がエッチングにより除去されて、当該底部よりシリコン酸化膜３５の表面が露呈するまで、例えば、処理時間計測部９５により計測された時間が、プラズマ処理条件８１Ａに含まれるシリコン酸化膜３５を露呈させるまでに要する処理時間の条件に到達するまで、ステップＳ６のプラズマダイシング処理が行われる。このように溝部６ｃにおいてシリコン酸化膜３５が露呈された状態とされることで、シリコン基板４５において、分割領域Ｒ２に相当する部分が除去される。
ステップＳ７において、当該所定時間に到達したものと判断された場合には、ステップＳ８において、ノッチ形成を行うためのプラズマダイシング処理として、同じ条件下でのプラズマダイシング処理がそのまま継続して行われる。これにより、プラズマ中より溝部６ｃの底部に向けて照射されたイオンの正電荷が、上記露呈されたシリコン酸化膜３５を帯電させ、その結果、次に溝部６ｃ内の入射してくるイオンの軌道が曲げられて、溝部６ｃの底部においてその幅方向に拡大されるように、分割されたシリコン基板４５のエッチングが行われる。その結果、図９Ａに示すように、溝部６ｃの底部における両隅部分にノッチ４２が形成、すなわち、分割されたそれぞれのシリコン基板４５におけるシリコン酸化膜３５に接する部分の角部が除去されてＲ部４０ａが形成されることとなる。
なお、ステップＳ９において、所定の大きさのノッチ４２やＲ部４０ａが形成されるまで、例えば、処理時間計測部９５により計測された時間が、プラズマ処理条件８１Ａに含まれる所定の大きさのノッチを形成するために必要な処理時間の条件に到達するまで、ステップＳ８のノッチ形成のためのプラズマダイシング処理が行われる。
ステップＳ９において、当該処理時間が到達したものと判断された場合には、プラズマダイシング処理を終了させるとともに、プロセス制御部９１により絶縁膜除去処理用のプラズマ処理条件８１Ｂが選択されて、当該条件に基づいて、ガス流量調整部２１により選択されたガスが所定のガス組成かつ所定の流量に調整されて処理室２内に供給される（ステップＳ１０）。具体的には、絶縁膜除去処理用プラズマ処理条件８１Ｂに基づいて、第２の開閉バルブ２２Ｂが開放されて、第２のガス供給部２０ＢからＣＨＦ３が第２の流量制御バルブ２３Ｂによりその供給流量が調整されてガス混合部１９に供給される。
そしてガス供給過程において、圧力センサ２８により検出される処理室２内の圧力がプラズマ処理条件８１Ｂの中の圧力条件に到達したことを確認する。なお、下部電極３と上部電極４との電極間距離Ｄ１はそのままの状態に保たれる。
その後、プラズマ処理条件８１Ｂの高周波の周波数及び出力条件に基づいて、高周波電源部１８を駆動して上部電極４と下部電極３との間に、当該条件に合致する高周波電圧を印加し、プラズマ放電を開始することで、それぞれの溝部６ｃにおいて露呈された状態のシリコン酸化膜３５を除去するためのプラズマエッチングを開始する（ステップＳ１１）。
このようなプラズマエッチングが行われることにより、図９Ｂに示すように、上記露呈されていたシリコン酸化膜３５、すなわち、分割領域Ｒ２に相当する部分におけるシリコン酸化膜３５に対して積極的にエッチングが行われて、当該部分におけるシリコン酸化膜３５が除去される。その結果、半導体ウェハ６において、分割領域Ｒ２に相当する部分が完全に除去されて、それぞれの素子形成領域Ｒ１が個片に分割され、半導体素子４４を含むそれぞれの半導体チップ４０が形成されることとなる。なお、このようなプラズマエッチングは、処理時間計測部９５により計測された時間が、プラズマ処理条件８１Ｂに含まれる処理時間に到達するまで行われる（ステップＳ１２）。
ステップＳ１２において、当該所定時間に到達したものと判断されると、この絶縁膜除去処理のためのプラズマエッチング処理を終了する。当該処理終了の際には、混合ガスの供給や高周波電圧の印加が停止されることとなる。その後、プラズマアッシング工程に移行するための電極間距離変更をおこなう（ステップＳ１３）。具体的には、プロセス制御部９１によりプラズマアッシング用のプラズマ処理条件８１Ｃが選択されて、当該条件に基づいて、図１２に示すように電極昇降装置２４により上部電極４を上昇させて、上部電極４と下部電極３との間の電極間距離を電極間距離Ｄ２に設定する。このようなプラズマアッシングによりマスク除去を行う際の電極間距離Ｄ２は、上述のプラズマダイシング処理における電極間距離Ｄ１よりも広く設定するようにしている。
その後、プラズマ処理条件８１Ｃに基づいてそれぞれのガス供給部２０Ａ〜２０Ｃの中より選択されたガス供給部からプラズマアッシング用ガス（例えば、酸素）を、そのガス組成及び供給流量を調整しながら供給する（ステップＳ１４）。そしてガス供給過程において処理室２内のガス圧力を検出して上記プラズマ処理条件と比較し、当該圧力が上記条件に示す圧力に到達したことを確認する。
その後、高周波電源部１８を駆動して上部電極４と下部電極３との間に高周波電圧を印加し、プラズマ放電を開始する（ステップＳ１５）。これにより、上部電極４と下部電極３との間の放電空間において、供給されたガスをプラズマ状態に移行させる。このようにして発生したプラズマが、半導体ウェハ６のマスク配置面６ｂ側に作用することにより、有機物よりなるレジスト膜３１ａはプラズマによってアッシング（灰化）される。
そしてこのアッシングが進行することにより、レジスト膜３１ａが徐々に消滅し、最終的には、図９Ｃに示すように半導体ウェハ６、すなわち個片化されたそれぞれの半導体チップ４０のマスク配置面６ａからマスクが完全に除去される。このマスク除去工程における高周波電源の出力は、上記プラズマ処理条件に基づいて、例えば１００〜１０００Ｗの範囲で設定された所定の値とされる。そしてマスクが完全に除去された後、プラズマ放電を停止する。ここで、このアッシングが施された状態のそれぞれの半導体チップ４０の模式平面図（マスク配置面６ｂから見た図）を図２０に示す。図２０に示すように、Ｒ部４０ａは、それぞれの半導体チップ４０における回路形成面６ａ側の端部周囲全体に形成、すなわち、略方形状の四方端部全周に渡って形成されている。
その後、真空ポンプ８の作動を停止し（ステップＳ１６）、排気切換バルブ７を切り換えて大気開放を行う（ステップＳ１７）。これにより、処理室２内の圧力が大気圧に復帰する。そして真空吸着をＯＦＦ状態にするとともに、静電吸着用ＤＣ電源をＯＦＦにする（ステップＳ１８）。これにより、それぞれの半導体チップ４０の個片に分割され、かつ保護テープ３０に保持された状態の半導体ウェハ６の吸着保持が解除される。
さらにその後、プラズマ処理後の半導体ウェハ６の搬出が行われる（ステップＳ１９）。すなわち、吸着孔３ｅからＮ２ガスをブローしながら、吸着ヘッド２７によって半導体ウェハ６を吸着保持して処理室２の外へ搬出する。これにより、プラズマ処理装置１０１において、プラズマダイシング処理、絶縁膜除去処理、及びアッシングの各工程を連続して行うプラズマ処理が終了する。
そして、保護シート３０とともに搬出された半導体ウェハ６は、シート剥離工程に送られ、それぞれの半導体チップ４０の回路形成面６ａから、保護シート３０を剥離する。このシート剥離は、図９Ｄ及び図９Ｅに示すように、保持用の粘着シート３７をそれぞれの半導体チップ４０のマスク配置面６ｂに貼り付けてそれぞれの半導体チップ４０を粘着シート３７に保持させた後に行われる。これにより半導体チップの製造工程が完了する。
図９Ｅに示すように、このように形成されたそれぞれの半導体チップ４０においては、その回路形成面６ａ側のそれぞれの端部において、鋭利であった角部分を除去するように、湾曲凸面部であるＲ部４０ａを形成することができる。ここで、さらに、このように形成された半導体チップ４０の外観を示す模式斜視図（一部切り欠き断面あり）を図２１に示す。図２１に示すように、半導体チップ４０においては、その回路形成面６ａ側のそれぞれの端部（すなわち、四方向全ての端部）において、鋭利であった角部分（あるいは稜線）を除去するように、湾曲凸面部であるＲ部４０ａを形成することができる。すなわち、半導体チップ４０の回路形成面６ａ側において、全ての角部や稜線を除去することができる。これにより、製造された半導体チップ４０において、角部等の欠けによるチッピングの発生を抑制することができ、その抗折強度を向上させることができる。なお、このように形成される半導体チップ４０においては、例えば、分割領域Ｒ２の幅寸法が５〜２０μｍ程度であり、除去される角部の幅寸法、すなわちＲ部４０ａの径寸法が０．５〜２０μｍ程度であり、さらに除去されるシリコン酸化膜３５の幅寸法が５０μｍ以下程度となっている。なお、図２１に示す半導体チップ４０の回路形成面６ａには、複数の接続端子４３ａが形成されている。
なお、上記説明においては、半導体チップ４０の角部分にノッチ形成によりＲ部４０ａが形成されるような場合について説明したが、本第１実施形態の半導体チップの製造方法はこのような場合のみに限定されるものではなく、当該角部分に鋭利な部分が除去された面取り部が形成されるような場合であってもよい。このように面取り部が形成される場合であっても、チッピングの発生を抑制することは可能だからである。
また、上記説明においては、半導体ウェハ６の主部がシリコンにより形成されたシリコン基板４５であるような場合について説明したが、このような場合に代えて、ＧａＡｓ系の材料により半導体ウェハが形成されているような場合であっても、本第１実施形態によるノッチ形成を同様に行うことができ、同様な効果を得ることができる。ただし、シリコン材料をエッチングするフッ素系のガス（ＳＦ６、ＣＦ４）に代えて、塩素系ガスが主体となったガスをプラズマ処理用ガスとして用いることが好ましい。なお、このようにＧａＡｓ系の材料が用いられるような場合であっても、絶縁膜としてはシリコン酸化膜を用いることができる。
上記第１実施形態によれば、以下のような種々の効果を得ることができる。
半導体ウェハ６として、その回路形成面６ａにおける分割領域Ｒ２に相当する部分に、絶縁膜としてシリコン酸化膜３５を配置した半導体ウェハを用い、マスク配置面６ｂよりプラズマダイシング処理を施すことにより、形成される半導体チップ４０の角部分にＲ部４０ａを形成することができ、抗折強度を高めることができる半導体チップの製造を実現することができる。
具体的には、半導体ウェハ６に対して、プラズマダイシング処理を施すことにより、分割領域Ｒ２に相当する部分に溝部６ｃを形成し、エッチングの進行によりエッチング底部よりシリコン酸化膜３５を露呈させる。その後、プラズマダイシング処理を継続することで、上記露呈されたシリコン酸化膜３５にプラズマ中のイオンによる正電荷を帯電させることができ、このような帯電により、照射されるイオンの軌跡を曲げて、シリコン酸化膜３５に接する半導体チップ４０の角部を除去してＲ部４０ａの形成を行うことができる。
このように半導体チップ４０においてＲ部４０ａが形成されることにより、製造された半導体チップ４０におけるチッピングの発生を抑制することができ、その抗折強度が向上された半導体チップを製造することができる。
また、上記露呈されたシリコン酸化膜３５は、例えばガスの種類を切り換えてプラズマエッチングを施すことで、当該シリコン酸化膜３５を積極的にエッチングすることができ、その除去を確実に行うことができる。従って、従来のプラズマダイシング処理が施される半導体ウェハ５０１においては、分割領域Ｒ２に相当する部分に形成されていないシリコン酸化膜３５を、本第１実施形態にように分割領域Ｒ２に相当する部分に形成するような場合であって、ガスの種類を切り換えてプラズマエッチング処理を施すことで、当該シリコン酸化膜３５の除去を行うことができ、半導体ウェハ６をそれぞれの半導体チップ４０の個片に確実に分割することができる。
（第２実施形態）
なお、本発明は上記実施形態に限定されるものではなく、その他種々の態様で実施できる。例えば、本発明の第２の実施形態にかかる半導体チップの製造方法について、図１３Ａ〜図１３Ｅ及び図１４Ａ〜図１４Ｄに示す模式説明図を用いて以下に説明する。
本第２実施形態の半導体チップの製造方法は、上記第１実施形態の半導体ウェハ６にように、分割領域Ｒ２に相当する部分に形成される絶縁膜として、シリコン酸化膜３５を用いるのではなく、当該絶縁膜としてポリイミド（ＰＩ）膜を用いる点において、上記第１実施形態とは異なっている。以下、この異なる点についてのみ説明を行う。なお、本第２実施形態の半導体チップの製造方法においても、上記第１実施形態において用いられたプラズマ処理装置１０１が用いられる点については同様であるため、装置に関する説明については省略するものとする。
まず、図１３Ａに示すように、半導体ウェハ１０６の回路形成面１０６ａにおいて、それぞれの素子形成領域Ｒ１に相当する部分に、シリコン酸化膜１３５を介してデバイス層１４３が形成されている。ただし、分割領域Ｒ２に相当する部分においては、シリコン酸化膜１３５は形成されていない。なお、各々のシリコン酸化膜１３５とデバイス層１４３とにより半導体素子１４４が形成されている。
また、図１３Ａに示すように、半導体ウェハ１０６の回路形成面１０６ａにおいては、上記形成されているそれぞれの半導体素子１４４を覆うように表面保護膜としてポリイミド膜１４６が形成されている。このポリイミド膜１４６は、回路形成面１０６ａに形成されたそれぞれの半導体素子１４４を保護する機能を有しており、回路形成面１０６ａにおいて、分割領域Ｒ２に相当する部分をも覆うように形成されて配置されている。なお、半導体ウェハ１０６本体は、シリコン基板４５にて形成されている点においては、上記第１実施形態と同様である。
このような半導体ウェハ１０６に対して、図１３Ｂに示すように、その回路形成面１０６ａ全体を保護するように保護シート３０を貼着する。その後、図１３Ｃ及び図１３Ｄに示すように、半導体ウェハ１０６のマスク配置面１０６ｂに、分割領域Ｒ２を画定するようにレジスト膜３１ａ及びマスク切欠部３１ｂによるマスクパターンを形成する。
このように形成されたマスク付き半導体ウェハ１０６に対して、プラズマ処理装置１０１を用いてプラズマ処理を施す。
具体的には、まず、半導体ウェハ１０６のマスク配置面１０６ｂよりプラズマダイシング処理を施して、分割領域Ｒ２に相当する部分におけるシリコン基板４５のエッチングによる除去を行う。これにより、図１３Ｅに示すように、それぞれの分割領域Ｒ２に相当する部分において溝部１０６ｃが形成されることとなる。このエッチングの進行とともに、エッチング底部よりポリイミド膜１４６が露呈することとなる。このように絶縁膜であるポリイミド膜１４６が露呈されると、プラズマ中のイオンの正電荷により当該露呈されたポリイミド膜１４６が帯電され、照射されるイオンの軌跡が曲げられることとなる。その結果、図１４Ａに示すように、溝部１０６ｃの隅部分においてノッチ１４２の形成が行われ、分割されたシリコン基板４５において、ポリイミド膜１４６に接する角部にＲ部１４０ａが形成される。所定の大きさのＲ部１４０ａが形成されると、このプラズマダイシング処理を終了する。
次に、露呈されたポリイミド膜１４６の除去、すなわち絶縁膜除去処理を開始する。ただし、本第２実施形態の半導体ウェハ１０６においては、絶縁膜としてポリイミド膜１４６が用いられていることより、このポリイミド膜１４６を積極的にプラズマエッチング可能とするエッチング用ガスが用いられる。このようなエッチング用ガスとしては、例えば、酸素を含むガスが用いられる。なお、プラズマ処理装置１０１においては、このようにそれぞれの処理において用いられる種類のガスが、それぞれのガス供給部２０Ａ、２０Ｂ、２０Ｃに収容されている。このように絶縁膜除去処理が行われることにより、図１４Ｂに示すように、分割領域Ｒ２に相当する部分において上記露呈されたポリイミド膜１４６が除去される。その結果、半導体ウェハ１０６は、それぞれの素子形成領域Ｒ１の個片に分割され、半導体チップ１４０の個片が形成されることとなる。
その後、プラズマアッシングが施されて、分割されたそれぞれの半導体チップ１４０におけるマスク配置面１０６ｂより、レジスト膜３１ａが除去される。さらに、図１４Ｃ及び図１４Ｄに示すように、マスク配置面１０６ｂに粘着シート３７を貼り付けるとともに、回路形成面１０６ａより保護シート３０を剥離する。これにより半導体チップ１４０の製造工程が完了する。
このように、半導体ウェハ１０６において、表面保護膜であるポリイミド膜１４６を、分割領域Ｒ２に配置された絶縁膜として用いるような場合であっても、プラズマダイシング処理の際に、上記第１実施形態と同様にノッチ形成を行うことができ、抗折強度を向上させることができる半導体チップを製造することができる。
上述においては、表面保護膜として形成されるポリイミド膜１４６を分割領域Ｒ２に配置される絶縁膜として用いるような場合について説明したが、本第２実施形態はこのような場合についてのみに限定されるものではない。このような場合に代えて、例えば、表面保護膜として窒化シリコン（Ｓｉ３Ｎ４）により形成された窒化シリコン膜が用いられるような場合であってもよい。
この窒化シリコン膜をエッチングするためのガスは、シリコン基板１４５をエッチングするためのガスである六フッ化硫黄ガス（ＳＦ６）と同じガスが用いられる。そのため、このような窒化シリコン膜２４６が上記絶縁膜として形成された半導体ウェハ２０６に対するプラズマダイシング処理状態を示す図１５の模式説明図において、ＳＦ６を用いて分割領域Ｒ２に相当する部分のシリコン基板２４５をエッチングして、形成された溝部２０６ｃの底部より窒化シリコン膜２４６を露呈させると、当該露呈された窒化シリコン膜２４６に対して正電荷を帯電させて、入射されるイオンの軌道を曲げることでノッチ形成を行いながら、それと同時に当該露呈された窒化シリコン膜２４６に対してエッチングが施されることとなる。その結果、ノッチ形成のためのプラズマダイシング処理を施すことで、上記露呈された窒化シリコン膜２４６の除去を行うことができる。
このように、ノッチ形成による半導体チップ２４０へのＲ部２４０ａの形成と、露呈された窒化シリコン膜２４６の除去とを同時的に行うためには、所望のノッチを形成するために必要なプラズマ処理時間を考慮して、窒化シリコン膜２４６に形成厚さを決定することが好ましい。
（第３実施形態）
次に、本発明の第３の実施形態にかかる半導体チップの製造方法について、図１６Ａ〜図１６Ｅ及び図１７Ａ〜図１７Ｄに示す模式説明図を用いて以下に説明する。本第３実施形態の半導体チップの製造方法においては、上記第１実施形態及び上記第２実施形態とは異なり、絶縁性を有する保護シートを、分割領域Ｒ２に配置される絶縁膜として用いて、ノッチ形成等を行うものである。なお、以降においては、この異なる点についてのみ説明を行うものとする。また、本第３実施形態に半導体チップの製造方法は、上記第１実施形態において用いられたプラズマ処理装置１０１において行うことができる。従って、プラズマ処理装置１０１の構成等の説明については省略するものとする。
図１６Ａに示すように、半導体ウェハ３０６の回路形成面３０６ａにおいては、それぞれの素子形成領域Ｒ１内にシリコン酸化膜３３５とデバイス層３４３とからなる半導体素子３４４が形成されている。また、分割領域Ｒ２に相当する部分には、シリコン酸化膜３３５は形成されていない。
まず、図１６Ｂに示すように、このような半導体ウェハ３０６の回路形成面３０６ａに保護シートを貼着させて当該表面の保護を行うが、本第３実施形態においては、このような保護シートとして、電気的絶縁性を有する絶縁性保護シート３３０を用いる。また、このような絶縁性保護シート３３０が、分割領域Ｒ２において配置される絶縁膜の一例となっている。
その後、図１６Ｃに示すように、半導体ウェハ３０６のマスク配置面３０６ｂを覆うようにレジスト膜３１を形成し、さらに、図１６Ｄに示すように、分割領域Ｒ２に相当する部分が露出されるようにマスク切欠部３１ｂとレジスト膜３１ａとにより構成されるマスクパターンを形成する。
このように形成されたマスク付き半導体ウェハ３０６に対して、プラズマ処理装置１０１を用いてプラズマ処理を行う。まず、図１６Ｅに示すように、プラズマダイシング処理を行って、分割領域Ｒ２に相当する部分の除去を行う。これにより、半導体ウェハ３０６は、それぞれの素子形成領域Ｒ１の個片へと分割され、それぞれの半導体チップ３４０の個片が形成されることとなる。
また、このように分割領域Ｒ２に相当する部分の除去が行われると、分割領域Ｒ２において、絶縁性保護シート３３０の表面が露呈されることとなる。このように絶縁性保護シート３３０が露呈されると、プラズマ中のイオンの正電荷が、当該露呈された絶縁性保護シート３３０に蓄積され、続いて入射されるイオンの軌跡が曲げられて、それぞれの半導体チップ３４０における図示下方側の角部分にノッチ３４２が形成される、すなわちＲ部３４０ａが形成される。所望の大きさのＲ部３４０ａが形成されると、プラズマダイシング処理を終了する。
その後、図１７Ｂに示すように、プラズマアッシングが行われて、それぞれのレジスト膜３１ａが除去され、さらに、図１７Ｃ及び図１７Ｄに示すように、半導体ウェハ３０６のマスク配置面３０６ｂに粘着シート３７を貼り付けるとともに、回路形成面３０６ａから絶縁性保護シート３３０を剥離する。これにより、回路形成面３０６ａの角部分にＲ部３４０ａが形成されたそれぞれの半導体チップ３４０が製造されることとなる。
このようにノッチ形成を行うために、分割領域Ｒ２に配置される絶縁膜として、絶縁性保護シート３３０が用いられるような場合であっても、製造されるそれぞれの半導体チップ３４０にＲ部３４０ａを形成することができ、抗折強度が向上された半導体チップを製造することができる。
また、上記絶縁膜として、半導体ウェハ３０６より自由に貼着及び剥離を行うことができる絶縁性保護シート３３０を用いることで、当該絶縁膜を除去するためのプラズマエッチング処理を行う必要を無くすことができ、効率化された半導体チップの製造方法を提供することができる。
なお、上記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
本発明は、添付図面を参照しながら好ましい実施形態に関連して充分に記載されているが、この技術の熟練した人々にとっては種々の変形や修正は明白である。そのような変形や修正は、添付した請求の範囲による本発明の範囲から外れない限りにおいて、その中に含まれると理解されるべきである。
２００５年１月２４日に出願された日本国特許出願Ｎｏ．２００５−１５３６２号の明細書、図面、及び特許請求の範囲の開示内容は、全体として参照されて本明細書の中に取り入れられるものである。
本発明のこれらと他の目的と特徴は、添付された図面についての好ましい実施形態に関連した次の記述から明らかになる。
図１は、本発明の第１実施形態にかかるプラズマ処理装置の構成を示す模式構成図である。 図２は、図１のプラズマ処理装置の下部電極の部分拡大断面図である。 図３Ａは、図１のプラズマ処理装置の模式構成図であって、静電吸着用電源部の駆動により下部電極の表面に負電荷が蓄積された状態を示す模式構成図である。 図３Ｂは、高周波電源部の駆動により処理室内にプラズマが発生された状態を示す模式構成図である。 図４は、図１のプラズマ発生装置の制御系の構成を示す制御ブロック図である。 図５は、上記第１実施形態において用いられるプラズマダイシング処理方法の原理を説明するための模式説明図であって、エッチング底部より絶縁膜が露呈されていない状態を示す図である。 図６は、上記第１実施形態において用いられるプラズマダイシング処理方法の原理を説明するための模式説明図であって、エッチング底部より絶縁膜が露呈された状態にてノッチ形成が行われている状態を示す図である。 図７は、上記第１実施形態にかかる半導体ウェハの分割方法の手順を示すフローチャートである。 図８Ａは、上記第１実施形態にかかる半導体チップの製造方法におけるそれぞれの工程を示す半導体ウェハの模式説明図であって、処理開始前の状態の図である。 図８Ｂは、上記第１実施形態にかかる半導体チップの製造方法におけるそれぞれの工程を示す半導体ウェハの模式説明図であって、保護シートが貼着された状態の図である。 図８Ｃは、上記第１実施形態にかかる半導体チップの製造方法におけるそれぞれの工程を示す半導体ウェハの模式説明図であって、レジスト膜が形成された状態の図である。 図８Ｄは、上記第１実施形態にかかる半導体チップの製造方法におけるそれぞれの工程を示す半導体ウェハの模式説明図であって、分割領域を画定するマスクパターンが形成された状態の図である。 図８Ｅは、上記第１実施形態にかかる半導体チップの製造方法におけるそれぞれの工程を示す半導体ウェハの模式説明図であって、シリコン酸化膜を露呈させるためのプラズマダイシング処理が行われている状態の図である。 図９Ａは、図８Ｅに続いて上記第１実施形態にかかる半導体チップの製造方法におけるそれぞれの工程を示す半導体ウェハの模式説明図であって、ノッチ形成のためのプラズマダイシング処理が行われている状態の図である。 図９Ｂは、図８Ｅに続いて上記第１実施形態にかかる半導体チップの製造方法におけるそれぞれの工程を示す半導体ウェハの模式説明図であって、シリコン酸化膜の除去処理が行われた状態の図である。 図９Ｃは、図８Ｅに続いて上記第１実施形態にかかる半導体チップの製造方法におけるそれぞれの工程を示す半導体ウェハの模式説明図であって、アッシング工程が施された状態の図である。 図９Ｄは、図８Ｅに続いて上記第１実施形態にかかる半導体チップの製造方法におけるそれぞれの工程を示す半導体ウェハの模式説明図であって、それぞれの半導体チップにおけるマスク配置面に粘着シートが貼着された状態の図である。 図９Ｅは、図８Ｅに続いて上記第１実施形態にかかる半導体チップの製造方法におけるそれぞれの工程を示す半導体ウェハの模式説明図であって、回路形成面より保護シートが剥離された状態の図である。 図１０は、半導体ウェハの搬入が行われている状態のプラズマ処理装置の模式断面図である。 図１１は、プラズマダイシング工程が行われている状態のプラズマ処理装置の模式断面図である。 図１２は、プラズマアッシング工程が行われている状態のプラズマ処理装置の模式断面図である。 図１３Ａは、本発明の第２実施形態にかかる半導体チップの製造方法におけるそれぞれの工程を示す半導体ウェハの模式説明図であって、処理開始前の状態の図である。 図１３Ｂは、本発明の第２実施形態にかかる半導体チップの製造方法におけるそれぞれの工程を示す半導体ウェハの模式説明図であって、保護シートが貼着された状態の図である。 図１３Ｃは、本発明の第２実施形態にかかる半導体チップの製造方法におけるそれぞれの工程を示す半導体ウェハの模式説明図であって、レジスト膜が形成された状態の図である。 図１３Ｄは、本発明の第２実施形態にかかる半導体チップの製造方法におけるそれぞれの工程を示す半導体ウェハの模式説明図であって、分割領域を画定するマスクパターンが形成された状態の図である。 図１３Ｅは、本発明の第２実施形態にかかる半導体チップの製造方法におけるそれぞれの工程を示す半導体ウェハの模式説明図であって、ポリイミド膜を露呈させるためのプラズマダイシング処理が行われている状態の図である。 図１４Ａは、図１３Ｅに続いて上記第２実施形態にかかる半導体チップの製造方法におけるそれぞれの工程を示す半導体ウェハの模式説明図であって、ノッチ形成のためのプラズマダイシング処理が行われている状態の図である。 図１４Ｂは、図１３Ｅに続いて上記第２実施形態にかかる半導体チップの製造方法におけるそれぞれの工程を示す半導体ウェハの模式説明図であって、ポリイミド膜の除去処理が行われた状態の図である。 図１４Ｃは、図１３Ｅに続いて上記第２実施形態にかかる半導体チップの製造方法におけるそれぞれの工程を示す半導体ウェハの模式説明図であって、アッシング処理が施されて、それぞれの半導体チップにおけるマスク配置面に粘着シートが貼着された状態の図である。 図１４Ｄは、図１３Ｅに続いて上記第２実施形態にかかる半導体チップの製造方法におけるそれぞれの工程を示す半導体ウェハの模式説明図であって、回路形成面より保護シートが剥離された状態の図である。 図１５は、上記第２実施形態の変形例にかかる半導体チップの製造方法を示す半導体ウェハの模式断面図である。 図１６Ａは、本発明の第３実施形態にかかる半導体チップの製造方法におけるそれぞれの工程を示す半導体ウェハの模式説明図であって、処理開始前の状態の図である。 図１６Ｂは、本発明の第３実施形態にかかる半導体チップの製造方法におけるそれぞれの工程を示す半導体ウェハの模式説明図であって、絶縁性保護シートが貼着された状態の図である。 図１６Ｃは、本発明の第３実施形態にかかる半導体チップの製造方法におけるそれぞれの工程を示す半導体ウェハの模式説明図であって、レジスト膜が形成された状態の図である。 図１６Ｄは、本発明の第３実施形態にかかる半導体チップの製造方法におけるそれぞれの工程を示す半導体ウェハの模式説明図であって、分割領域を画定するマスクパターンが形成された状態の図である。 図１６Ｅは、本発明の第３実施形態にかかる半導体チップの製造方法におけるそれぞれの工程を示す半導体ウェハの模式説明図であって、絶縁性保護シートを露呈させるためのプラズマダイシング処理が行われている状態の図である。 図１７Ａは、図１６に続いて上記第３実施形態にかかる半導体チップの製造方法におけるそれぞれの工程を示す半導体ウェハの模式説明図であって、ノッチ形成のためのプラズマダイシング処理が行われている状態の図である。 図１７Ｂは、図１６に続いて上記第３実施形態にかかる半導体チップの製造方法におけるそれぞれの工程を示す半導体ウェハの模式説明図であって、アッシング処理が行われた状態の図である。 図１７Ｃは、図１６に続いて上記第３実施形態にかかる半導体チップの製造方法におけるそれぞれの工程を示す半導体ウェハの模式説明図であって、それぞれの半導体チップにおけるマスク配置面に粘着シートが貼着された状態の図である。 図１７Ｄは、図１６に続いて上記第３実施形態にかかる半導体チップの製造方法におけるそれぞれの工程を示す半導体ウェハの模式説明図であって、回路形成面より絶縁性保護シートが剥離された状態の図である。 図１８Ａは、従来の半導体チップの製造方法を示す半導体ウェハの模式説明図であって、処理開始前の状態の図である。 図１８Ｂは、従来の半導体チップの製造方法を示す半導体ウェハの模式説明図であって、分割領域を画定するマスクパターンが形成された状態の図である。 図１８Ｃは、従来の半導体チップの製造方法を示す半導体ウェハの模式説明図であって、プラズマダイシング処理が行われている状態の図である。 図１８Ｄは、従来の半導体チップの製造方法を示す半導体ウェハの模式説明図であって、アッシング処理が行われた状態の図である。 図１８Ｅは、従来の半導体チップの製造方法を示す半導体ウェハの模式説明図であって、回路形成面より保護シートが剥離された状態の図である。 図１９は、従来の半導体ウェハのプラズマダイシング処理が行われた状態の半導体ウェハにおける分割領域付近の部分拡大模式図である。 図２０は、上記第１実施形態の半導体チップの製造方法において、アッシングが施された状態のそれぞれの半導体チップの模式平面図である。 図２１は、上記第１実施形態の半導体チップの製造方法により形成された半導体チップの外観を示す模式斜視図（一部切り欠き断面図を含む）である。

Claims (9)

  1. 分割領域により画定される複数の素子形成領域内に配置された半導体素子と、上記分割領域に配置された絶縁膜とがその第１の面において形成され、当該第１の面とは反対側の面である第２の面に当該分割領域を画定するためのマスクが配置された半導体ウェハに対して、上記第２の面よりプラズマエッチングを施すことにより、上記分割領域に相当する部分を除去してエッチング底部より上記絶縁膜を露呈させ、
    プラズマ中のイオンにより当該露呈された絶縁膜上に電荷を帯電させた状態にて、上記プラズマエッチングを継続して行うことで、上記各々の素子形成領域において上記絶縁膜に接するそれぞれの角部の除去を行い、
    その後、当該露呈された絶縁膜を除去して、上記各々の素子形成領域を個別に分割し、その結果、個片化された上記半導体素子を含む半導体チップを製造する半導体チップの製造方法。
  2. 上記除去される上記露呈された絶縁膜は、上記半導体ウェハの上記第１の面において酸化シリコン（ＳｉＯ２）により形成された膜である請求項１に記載の半導体チップの製造方法。
  3. 上記除去される上記露呈された絶縁膜は、上記半導体ウェハの上記第１の面において形成された上記それぞれの半導体素子の表面を保護するようにポリイミド（ＰＩ）により形成された表面保護膜である請求項１に記載の半導体チップの製造方法。
  4. 分割領域により画定される複数の素子形成領域内に配置された半導体素子と、上記分割領域に配置された絶縁膜とがその第１の面において形成され、当該第１の面とは反対側の面である第２の面に当該分割領域を画定するためのマスクが配置された半導体ウェハに対して、上記第２の面よりプラズマエッチングを施すことにより、上記分割領域に相当する部分を除去してエッチング底部より上記絶縁膜を露呈させ、
    プラズマ中のイオンにより上記露呈された絶縁膜上に電荷を帯電させた状態にて、上記プラズマエッチングを継続して行うことで、上記各々の素子形成領域において上記絶縁膜に接するそれぞれの角部の除去を行いながら、当該露呈された絶縁膜の除去を行い、上記各々の素子形成領域を個別に分割し、その結果、個片化された上記半導体素子を含む半導体チップを製造する半導体チップの製造方法。
  5. 上記除去される上記露呈された絶縁膜は、上記半導体ウェハの上記第１の面において形成された上記それぞれの半導体素子の表面を保護するように窒化シリコン（Ｓｉ３Ｎ４）により形成された表面保護膜である請求項４に記載の半導体チップの製造方法。
  6. 分割領域により画定される複数の素子形成領域内に配置された半導体素子が形成されたその第１の面に、絶縁性を有する保護シートが貼り付けられて、当該第１の面とは反対側の面である第２の面に当該分割領域を画定するためのマスクが配置された半導体ウェハに対して、上記第２の面よりプラズマエッチングを施すことにより、上記分割領域に相当する部分を除去してエッチング底部より上記絶縁性保護シートを露呈させて、上記各々の素子形成領域を個別に分割し、その結果、個片化された上記半導体素子を含む半導体チップを製造し、
    プラズマ中のイオンにより当該露呈された絶縁性保護シート上に電荷を帯電させた状態で、上記プラズマエッチングを継続して行うことで、当該それぞれの半導体チップにおいて上記絶縁性保護シートに接するそれぞれの角部の除去を行う半導体チップの製造方法。
  7. 上記プラズマエッチングを継続して行うことで、上記半導体チップの上記それぞれの角部の除去を行った後、上記半導体ウェハの上記第１の面より上記絶縁性保護シートを剥離して除去する請求項６に記載の半導体チップの製造方法。
  8. 複数の半導体素子がその一方の面に形成された半導体ウェハを当該半導体素子の個片に分割して得られる略方形状を有する半導体チップであって、
    上記方形状の上記一方の面における全ての稜線が除去されている半導体チップ。
  9. 上記方形状の上記一方の面における上記それぞれの稜線に相当する部分において、湾曲凸面部が形成されている請求項８に記載の半導体チップ。
JP2006538586A 2005-01-24 2006-01-23 半導体チップの製造方法 Active JP4546483B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005015362 2005-01-24
PCT/JP2006/301376 WO2006078071A2 (en) 2005-01-24 2006-01-23 Manufacturing method for semiconductor chips, and semiconductor chip

Publications (2)

Publication Number Publication Date
JP2008529258A true JP2008529258A (ja) 2008-07-31
JP4546483B2 JP4546483B2 (ja) 2010-09-15

Family

ID=36600123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006538586A Active JP4546483B2 (ja) 2005-01-24 2006-01-23 半導体チップの製造方法

Country Status (7)

Country Link
US (1) US8383436B2 (ja)
EP (1) EP1844495B1 (ja)
JP (1) JP4546483B2 (ja)
KR (1) KR101158158B1 (ja)
CN (1) CN100517645C (ja)
TW (1) TW200633037A (ja)
WO (1) WO2006078071A2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228711A (ja) * 2010-04-19 2011-11-10 Tokyo Electron Ltd 半導体集積回路チップを分離および搬送する方法
JP2012222270A (ja) * 2011-04-13 2012-11-12 Ulvac Japan Ltd エッチング装置及びエッチング方法
US8623703B2 (en) 2011-01-13 2014-01-07 Seiko Epson Corporation Silicon device and silicon device manufacturing method
JP2017139370A (ja) * 2016-02-04 2017-08-10 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法ならびに電子部品実装構造体
JP2017139369A (ja) * 2016-02-04 2017-08-10 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法ならびに電子部品実装構造体

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8383436B2 (en) * 2005-01-24 2013-02-26 Panasonic Corporation Manufacturing method for semiconductor chips, and semiconductor chip
JP2009260272A (ja) * 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
US8802545B2 (en) * 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US10186458B2 (en) * 2012-07-05 2019-01-22 Infineon Technologies Ag Component and method of manufacturing a component using an ultrathin carrier
US9553021B2 (en) * 2012-09-03 2017-01-24 Infineon Technologies Ag Method for processing a wafer and method for dicing a wafer
TWI671812B (zh) * 2013-11-13 2019-09-11 東芝股份有限公司 半導體晶片之製造方法、半導體晶片及半導體裝置
JP6441025B2 (ja) 2013-11-13 2018-12-19 株式会社東芝 半導体チップの製造方法
US20150147850A1 (en) * 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece
JP6524419B2 (ja) * 2016-02-04 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US9905466B2 (en) * 2016-06-28 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer partitioning method and device formed
WO2018119959A1 (zh) * 2016-12-29 2018-07-05 深圳市柔宇科技有限公司 干蚀刻设备
KR20210050143A (ko) 2019-10-28 2021-05-07 삼성전자주식회사 반도체 소자 및 제조방법

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55130158A (en) * 1979-03-30 1980-10-08 Hitachi Ltd Semiconductor pellet
JPS5840840A (ja) * 1981-09-03 1983-03-09 Nec Corp 半導体装置およびその製造方法
JPS62503204A (ja) * 1985-06-28 1987-12-17 アメリカン テレフオン アンド テレグラフ カムパニ− ドライエッチングを含むデバイスの製作プロセス
JPH10286960A (ja) * 1996-10-24 1998-10-27 Seiko Epson Corp インクジェット式記録ヘッド及びその製造方法
JP2002353468A (ja) * 2001-05-28 2002-12-06 Denso Corp 半導体装置の製造方法
JP2004095952A (ja) * 2002-09-02 2004-03-25 Shinko Electric Ind Co Ltd 半導体チップ製造方法及び半導体チップ
JP2004172365A (ja) * 2002-11-20 2004-06-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004172364A (ja) * 2002-11-20 2004-06-17 Matsushita Electric Ind Co Ltd プラズマ処理装置およびプラズマ処理方法
JP2004265902A (ja) * 2003-01-23 2004-09-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体ウェハの切断装置
JP2006295067A (ja) * 2005-04-14 2006-10-26 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2006295066A (ja) * 2005-04-14 2006-10-26 Matsushita Electric Ind Co Ltd 半導体チップの製造方法及び半導体チップ
JP2006303077A (ja) * 2005-04-19 2006-11-02 Matsushita Electric Ind Co Ltd 半導体チップの製造方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2559297B1 (fr) * 1984-02-03 1990-01-12 Commissariat Energie Atomique Nouveau patin de vol pour tetes magnetiques d'enregistrement
JPH0215652A (ja) * 1988-07-01 1990-01-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
DE19538634C2 (de) * 1995-10-17 1997-09-04 Itt Ind Gmbh Deutsche Verfahren zum Vereinzeln von elektronischen Elementen aus einem Halbleiterwafer
EP0603106A2 (en) * 1992-12-16 1994-06-22 International Business Machines Corporation Method to reduce stress from trench structure on SOI wafer
US5824186A (en) * 1993-12-17 1998-10-20 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
US5904545A (en) * 1993-12-17 1999-05-18 The Regents Of The University Of California Apparatus for fabricating self-assembling microstructures
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
US6864570B2 (en) * 1993-12-17 2005-03-08 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
US6448153B2 (en) * 1996-10-29 2002-09-10 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
US6498074B2 (en) * 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
US5882982A (en) * 1997-01-16 1999-03-16 Vlsi Technology, Inc. Trench isolation method
DE19743349C2 (de) * 1997-09-30 2000-05-18 Siemens Ag Verfahren zum Trennen von Halbleiterchips und Verwendung dieses Verfahrens
US5972781A (en) * 1997-09-30 1999-10-26 Siemens Aktiengesellschaft Method for producing semiconductor chips
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
KR100686784B1 (ko) * 1999-02-05 2007-02-23 알리엔 테크놀로지 코포레이션 어셈블리를 형성하는 방법 및 장치
US6683663B1 (en) * 1999-02-05 2004-01-27 Alien Technology Corporation Web fabrication of devices
US6850312B2 (en) * 1999-03-16 2005-02-01 Alien Technology Corporation Apparatuses and methods for flexible displays
US6555408B1 (en) * 1999-02-05 2003-04-29 Alien Technology Corporation Methods for transferring elements from a template to a substrate
US6274508B1 (en) * 1999-02-05 2001-08-14 Alien Technology Corporation Apparatuses and methods used in forming assemblies
US6606079B1 (en) * 1999-02-16 2003-08-12 Alien Technology Corporation Pixel integrated circuit
US6291896B1 (en) * 1999-02-16 2001-09-18 Alien Technology Corporation Functionally symmetric integrated circuit die
US6380729B1 (en) * 1999-02-16 2002-04-30 Alien Technology Corporation Testing integrated circuit dice
US6468638B2 (en) * 1999-03-16 2002-10-22 Alien Technology Corporation Web process interconnect in electronic assemblies
US6420266B1 (en) * 1999-11-02 2002-07-16 Alien Technology Corporation Methods for creating elements of predetermined shape and apparatuses using these elements
US6479395B1 (en) * 1999-11-02 2002-11-12 Alien Technology Corporation Methods for forming openings in a substrate and apparatuses with these openings and methods for creating assemblies with openings
US6623579B1 (en) * 1999-11-02 2003-09-23 Alien Technology Corporation Methods and apparatus for fluidic self assembly
US6527964B1 (en) * 1999-11-02 2003-03-04 Alien Technology Corporation Methods and apparatuses for improved flow in performing fluidic self assembly
US6733681B1 (en) * 2000-03-31 2004-05-11 Seagate Technology Llc Laterally supported handle wafer for through-wafer reactive-ion etch micromachining
DE10031252A1 (de) * 2000-06-27 2002-01-10 Bosch Gmbh Robert Verfahren zur Zertrennung eines Substratwafers in eine Anzahl von Substratchips
JP2002100707A (ja) 2000-09-22 2002-04-05 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6611237B2 (en) * 2000-11-30 2003-08-26 The Regents Of The University Of California Fluidic self-assembly of active antenna
US6556380B2 (en) * 2001-04-10 2003-04-29 Hitachi Global Storage Technologies Netherlands B.V. Silicon sliders with trapezoidal shape and drie process for fabrication
JP3834589B2 (ja) * 2001-06-27 2006-10-18 株式会社ルネサステクノロジ 半導体装置の製造方法
US6642127B2 (en) * 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP2003257896A (ja) * 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
JP2003273082A (ja) * 2002-03-14 2003-09-26 Tokyo Electron Ltd プラズマ処理装置及びプラズマ処理方法
JP2004014956A (ja) * 2002-06-11 2004-01-15 Shinko Electric Ind Co Ltd 微小半導体素子の加工処理方法
JP4198966B2 (ja) * 2002-10-17 2008-12-17 株式会社東芝 半導体装置の製造方法
KR101215728B1 (ko) * 2003-06-06 2012-12-26 히다치 가세고교 가부시끼가이샤 반도체 장치의 제조방법
US7183654B2 (en) * 2003-09-30 2007-02-27 Intel Corporation Providing a via with an increased via contact area
US7326356B2 (en) * 2004-08-31 2008-02-05 Hewlett-Packard Development Company, L.P. Substrate and method of forming substrate for fluid ejection device
US8383436B2 (en) * 2005-01-24 2013-02-26 Panasonic Corporation Manufacturing method for semiconductor chips, and semiconductor chip

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55130158A (en) * 1979-03-30 1980-10-08 Hitachi Ltd Semiconductor pellet
JPS5840840A (ja) * 1981-09-03 1983-03-09 Nec Corp 半導体装置およびその製造方法
JPS62503204A (ja) * 1985-06-28 1987-12-17 アメリカン テレフオン アンド テレグラフ カムパニ− ドライエッチングを含むデバイスの製作プロセス
JPH10286960A (ja) * 1996-10-24 1998-10-27 Seiko Epson Corp インクジェット式記録ヘッド及びその製造方法
JP2002353468A (ja) * 2001-05-28 2002-12-06 Denso Corp 半導体装置の製造方法
JP2004095952A (ja) * 2002-09-02 2004-03-25 Shinko Electric Ind Co Ltd 半導体チップ製造方法及び半導体チップ
JP2004172365A (ja) * 2002-11-20 2004-06-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004172364A (ja) * 2002-11-20 2004-06-17 Matsushita Electric Ind Co Ltd プラズマ処理装置およびプラズマ処理方法
JP2004265902A (ja) * 2003-01-23 2004-09-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体ウェハの切断装置
JP2006295067A (ja) * 2005-04-14 2006-10-26 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2006295066A (ja) * 2005-04-14 2006-10-26 Matsushita Electric Ind Co Ltd 半導体チップの製造方法及び半導体チップ
JP2006303077A (ja) * 2005-04-19 2006-11-02 Matsushita Electric Ind Co Ltd 半導体チップの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228711A (ja) * 2010-04-19 2011-11-10 Tokyo Electron Ltd 半導体集積回路チップを分離および搬送する方法
US8623703B2 (en) 2011-01-13 2014-01-07 Seiko Epson Corporation Silicon device and silicon device manufacturing method
JP2012222270A (ja) * 2011-04-13 2012-11-12 Ulvac Japan Ltd エッチング装置及びエッチング方法
JP2017139370A (ja) * 2016-02-04 2017-08-10 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法ならびに電子部品実装構造体
JP2017139369A (ja) * 2016-02-04 2017-08-10 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法ならびに電子部品実装構造体

Also Published As

Publication number Publication date
KR101158158B1 (ko) 2012-06-19
CN100517645C (zh) 2009-07-22
WO2006078071A3 (en) 2006-09-14
EP1844495A2 (en) 2007-10-17
WO2006078071A2 (en) 2006-07-27
CN101107703A (zh) 2008-01-16
EP1844495B1 (en) 2011-07-27
JP4546483B2 (ja) 2010-09-15
TW200633037A (en) 2006-09-16
KR20070100257A (ko) 2007-10-10
US8383436B2 (en) 2013-02-26
US20070262420A1 (en) 2007-11-15

Similar Documents

Publication Publication Date Title
JP4546483B2 (ja) 半導体チップの製造方法
JP4275095B2 (ja) 半導体チップの製造方法
JP4275096B2 (ja) 半導体チップの製造方法
JP4288252B2 (ja) 半導体チップの製造方法
JP3991872B2 (ja) 半導体装置の製造方法
JP4013753B2 (ja) 半導体ウェハの切断方法
US9177823B2 (en) Plasma etching method and plasma etching apparatus
US6897128B2 (en) Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method
JP3966168B2 (ja) 半導体装置の製造方法
JP4013745B2 (ja) プラズマ処理方法
JPH0653176A (ja) ドライエッチング装置
JP2006040914A (ja) 半導体ウェハの分割方法及び分割装置
JP2006066663A (ja) 半導体パッケージ部品
KR20050068781A (ko) 건식 식각 장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100701

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4546483

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150