JP4275096B2 - 半導体チップの製造方法 - Google Patents
半導体チップの製造方法 Download PDFInfo
- Publication number
- JP4275096B2 JP4275096B2 JP2005117239A JP2005117239A JP4275096B2 JP 4275096 B2 JP4275096 B2 JP 4275096B2 JP 2005117239 A JP2005117239 A JP 2005117239A JP 2005117239 A JP2005117239 A JP 2005117239A JP 4275096 B2 JP4275096 B2 JP 4275096B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor wafer
- plasma
- etching
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
Description
上記第1の面における上記分割領域に絶縁膜が配置され、当該第1の面とは反対側の面である第2の面に当該分割領域を画定するためのマスクが配置された上記半導体ウェハに対して、上記第2の面より異方性プラズマエッチングを施すことにより、上記分割領域に相当する部分を除去してエッチング底部より上記絶縁膜を露呈させ、
プラズマ中のイオンにより当該露呈された絶縁膜上に電荷を帯電させた状態にて、上記異方性プラズマエッチングを継続して行うことで、上記各々の素子形成領域において、上記絶縁膜に接する上記第1の面側におけるそれぞれの角部の除去を行い、
当該角部の除去の後、上記第2の面より上記露呈された絶縁膜の除去を行い、上記各々の素子形成領域を個々の上記半導体チップに分割し、
上記それぞれの半導体チップの上記第2の面に対してアッシングを施すことにより、上記マスクの除去を行い、
その後、当該マスクが除去された上記それぞれの半導体チップの上記第2の面に対して等方性プラズマエッチングを施すことにより、上記第2の面側におけるそれぞれの角部の除去を行うことを特徴とする半導体チップの製造方法を提供する。
当該それぞれの素子形成領域の各々の隅部に相当する部分に、略凸状湾曲部が配置された上記マスクが配置される第1態様から第3態様のいずれか1つに記載の半導体チップの製造方法を提供する。
上記第1の面における上記分割領域に絶縁膜が配置され、当該第1の面とは反対側の面である第2の面に当該分割領域を画定するためのマスクが配置された上記半導体ウェハに対して、上記第2の面より異方性プラズマエッチングを施すことにより、上記分割領域に相当する部分を除去してエッチング底部より上記絶縁膜を露呈させ、
プラズマ中のイオンにより上記露呈された絶縁膜上に電荷を帯電させた状態にて、上記異方性プラズマエッチングを継続して行うことで、上記各々の素子形成領域において上記絶縁膜に接する上記第1の面側におけるそれぞれの角部の除去を行いながら、当該露呈された絶縁膜の除去を行い、上記各々の素子形成領域を個々の上記半導体チップに分割し、
上記それぞれの半導体チップの上記第2の面に対してアッシングを施すことにより、上記マスクの除去を行い、
その後、上記それぞれの半導体チップの上記第2の面に対して等方性プラズマエッチングを施すことにより、上記第2の面側におけるそれぞれの角部の除去を行うことを特徴とする半導体チップの製造方法を提供する。
当該それぞれの素子形成領域の各々の隅部に相当する部分に、略凸状湾曲部が配置された上記マスクが配置される第5態様または第6態様に記載の半導体チップの製造方法を提供する。
上記第1の面に絶縁性を有する保護シートが貼り付けられ、当該第1の面とは反対側の面である第2の面に上記分割領域を画定するためのマスクが配置された上記半導体ウェハに対して、上記第2の面より異方性プラズマエッチングを施すことにより、上記分割領域に相当する部分を除去してエッチング底部より上記絶縁性保護シートを露呈させて、上記各々の素子形成領域を個々の半導体チップとして分割し、
プラズマ中のイオンにより当該露呈された絶縁性保護シート上に電荷を帯電させた状態で、上記異方性プラズマエッチングを継続して行うことで、当該それぞれの半導体チップにおいて上記絶縁性保護シートに接するそれぞれの角部の除去を行い、
上記それぞれの半導体チップの上記第2の面に対してアッシングを施すことにより、上記マスクの除去を行い、
その後、上記それぞれの半導体チップの上記第2の面に対して等方性プラズマエッチングを施すことにより、上記第2の面側におけるそれぞれの角部の除去を行うことを特徴とする半導体チップの製造方法を提供する。
当該それぞれの素子形成領域の各々の隅部に相当する部分に、略凸状湾曲部が配置された上記マスクが配置される第8態様または第9態様に記載の半導体チップの製造方法を提供する。
当該方形状における全ての稜線が除去されていることを特徴とする半導体チップを提供することもできる。
また、上記方形状における上記それぞれの稜線に相当する部分において、湾曲凸面部が形成されているようにすることもできる。
当該第1の面と平行にその反対側に配置された第2の面と、
上記第1の面及び上記第2の面の周囲に配置され、当該第1の面の端部と第2の面の端部とを接続する接続面とを備える半導体チップであって、
上記第1の面及び上記第2の面における上記それぞれの端部に稜線が形成されないように、上記接続面が湾曲凸面部を有することを特徴とする半導体チップを提供することもできる。
また、上記接続面が上記湾曲凸面部により構成されるようにすることもできる。
(プラズマ処理装置の構成)
本発明の第1の実施形態にかかる半導体チップの製造方法において半導体ウェハの分割に用いられるプラズマ処理装置101の構成を模式的に示す模式構成図を図1に示す。なお、図1は、プラズマ処理装置101の縦断面を示す模式構成図である。このプラズマ処理装置101は、複数の半導体素子が回路形成面(第1の面)に形成された半導体ウェハを、半導体素子を含む半導体チップの個片に分割することで、それぞれの半導体チップを製造する装置である。
次にこのような構成を有するプラズマ処理装置101における制御系の構成について、図4に示す制御系のブロック図を用いて以下に説明する。
次に、このような構成を有するプラズマ処理装置101を用いて行われる半導体チップの製造方法およびこの半導体チップの製造方法の過程において実行される半導体ウェハの分割方法(プラズマダイシング処理)について、以下に説明する。また、半導体ウェハの分割方法おける一連の手順を示すフローチャートを図7に示し、さらに、半導体チップの製造方法における一連の処理内容を説明するための模式説明図を図8(A)〜(C)、図9(A)〜(C)、図10(A)〜(C)、及び図11(A)、(B)に示し、これらの図面を主に参照しながら以下に説明を行う。
なお、本発明は上記実施形態に限定されるものではなく、その他種々の態様で実施できる。例えば、本発明の第2の実施形態にかかる半導体チップの製造方法について、図16(A)〜(C)、図17(A)〜(C)、図18(A)〜(C)、及び図19(A)、(B)に示す模式説明図を用いて以下に説明する。
上述においては、表面保護膜として形成されるポリイミド膜146を分割領域R2に配置される絶縁膜として用いるような場合について説明したが、本第2実施形態はこのような場合についてのみに限定されるものではない。このような場合に代えて、例えば、表面保護膜として窒化シリコン(Si3N4)により形成された窒化シリコン膜が用いられるような場合であってもよい。このように窒化シリコン膜が用いられる場合について、本第2実施形態の変形例にかかる半導体チップの製造方法として以下に説明する。また、当該説明にあたって、半導体チップの製造方法に手順を示すフローチャートを図20に示すとともに、ノッチ形成工程及び窒化シリコン膜(絶縁膜)の除去工程が同時に行われている状態を示す模式説明図を図21に示す。
次に、本発明の第3の実施形態にかかる半導体チップの製造方法について、図22に示す手順のフローチャートと、図23(A)〜(C)、図24(A)〜(C)、図25(A)、(B)、及び図26(A)、(B)に示す模式説明図を用いて以下に説明する。本第3実施形態の半導体チップの製造方法においては、上記第1実施形態及び上記第2実施形態とは異なり、絶縁性を有する保護シートを、分割領域R2に配置される絶縁膜として用いて、ノッチ形成等を行うものである。なお、以降においては、この異なる点についてのみ説明を行うものとする。また、本第3実施形態に半導体チップの製造方法は、上記第1実施形態において用いられたプラズマ処理装置101において行うことができる。従って、プラズマ処理装置101の構成等の説明については省略するものとする。
2 処理室
3 下部電極
4 上部電極
5A、5B、5C 絶縁部材
6 半導体ウェハ
6a 回路形成面(あるいは第1の面)
6b マスク配置面(あるいは第2の面)
8 真空ポンプ
17 高周波電源部
18 静電吸着用DC電源部
19 ガス混合部
20A、20B、20C、20D 第1〜第4のガス供給部
21 ガス流量調整部
22A、22B、22C、22D 第1〜第4の開閉バルブ
23A、23B、23C、23D 第1〜第4の流量制御バルブ
28 圧力センサ
30 保護シート
33 制御装置
35 シリコン酸化膜(絶縁膜)
36 イオン
40 半導体チップ
40a R部(回路形成面側)
40b R部(マスク配置面側)
41 エッチング底部
42 ノッチ
43 接続端子
44 半導体素子
81 プラズマ処理条件
82 動作プログラム
91 プロセス制御部
92 記憶部
95 処理時間計測部
101 プラズマ処理装置
Claims (10)
- 分割領域により画定される複数の素子形成領域内に配置される半導体素子を、半導体ウェハの第1の面において形成し、当該半導体ウェハに対して上記分割領域において上記各々の素子形成領域を個別に分割して、個片化された上記半導体素子を含む半導体チップを製造する方法であって、
上記第1の面における上記分割領域に絶縁膜が配置され、当該第1の面とは反対側の面である第2の面に当該分割領域を画定するためのマスクが配置された上記半導体ウェハに対して、上記第2の面より異方性プラズマエッチングを施すことにより、上記分割領域に相当する部分を除去してエッチング底部より上記絶縁膜を露呈させ、
プラズマ中のイオンにより当該露呈された絶縁膜上に電荷を帯電させた状態にて、上記異方性プラズマエッチングを継続して行うことで、上記各々の素子形成領域において、上記絶縁膜に接する上記第1の面側におけるそれぞれの角部の除去を行い、
当該角部の除去の後、上記第2の面より上記露呈された絶縁膜の除去を行い、上記各々の素子形成領域を個々の上記半導体チップに分割し、
上記それぞれの半導体チップの上記第2の面に対してアッシングを施すことにより、上記マスクの除去を行い、
その後、当該マスクが除去された上記それぞれの半導体チップの上記第2の面に対して等方性プラズマエッチングを施すことにより、上記第2の面側におけるそれぞれの角部の除去を行うことを特徴とする半導体チップの製造方法。 - 上記絶縁膜は、上記半導体ウェハの上記第1の面において酸化シリコン(SiO2)により形成された膜である請求項1に記載の半導体チップの製造方法。
- 上記絶縁膜は、上記半導体ウェハの上記第1の面において形成された上記それぞれの半導体素子の表面を保護するようにポリイミド(PI)により形成された表面保護膜である請求項1に記載の半導体チップの製造方法。
- 上記それぞれの素子形成領域は大略方形状の領域を有し、
当該それぞれの素子形成領域の各々の隅部に相当する部分に、略凸状湾曲部が配置された上記マスクが配置される請求項1から3のいずれか1つに記載の半導体チップの製造方法。 - 分割領域により画定される複数の素子形成領域内に配置される半導体素子を、半導体ウェハの第1の面において形成し、当該半導体ウェハに対して上記分割領域において上記各々の素子形成領域を個別に分割して、個片化された上記半導体素子を含む半導体チップを製造する方法であって、
上記第1の面における上記分割領域に絶縁膜が配置され、当該第1の面とは反対側の面である第2の面に当該分割領域を画定するためのマスクが配置された上記半導体ウェハに対して、上記第2の面より異方性プラズマエッチングを施すことにより、上記分割領域に相当する部分を除去してエッチング底部より上記絶縁膜を露呈させ、
プラズマ中のイオンにより上記露呈された絶縁膜上に電荷を帯電させた状態にて、上記異方性プラズマエッチングを継続して行うことで、上記各々の素子形成領域において上記絶縁膜に接する上記第1の面側におけるそれぞれの角部の除去を行いながら、当該露呈された絶縁膜の除去を行い、上記各々の素子形成領域を個々の上記半導体チップに分割し、
上記それぞれの半導体チップの上記第2の面に対してアッシングを施すことにより、上記マスクの除去を行い、
その後、上記それぞれの半導体チップの上記第2の面に対して等方性プラズマエッチングを施すことにより、上記第2の面側におけるそれぞれの角部の除去を行うことを特徴とする半導体チップの製造方法。 - 上記絶縁膜は、上記半導体ウェハの上記第1の面において形成された上記それぞれの半導体素子の表面を保護するように窒化シリコン(Si3N4)により形成された表面保護膜である請求項5に記載の半導体チップの製造方法。
- 上記それぞれの素子形成領域は大略方形状の領域を有し、
当該それぞれの素子形成領域の各々の隅部に相当する部分に、略凸状湾曲部が配置された上記マスクが配置される請求項5または6に記載の半導体チップの製造方法。 - 分割領域により画定される複数の素子形成領域内に配置される半導体素子を、半導体ウェハの第1の面において形成し、当該半導体ウェハに対して上記分割領域において上記各々の素子形成領域を個別に分割して、個片化された上記半導体素子を含む半導体チップを製造する方法であって、
上記第1の面に絶縁性を有する保護シートが貼り付けられ、当該第1の面とは反対側の面である第2の面に上記分割領域を画定するためのマスクが配置された上記半導体ウェハに対して、上記第2の面より異方性プラズマエッチングを施すことにより、上記分割領域に相当する部分を除去してエッチング底部より上記絶縁性保護シートを露呈させて、上記各々の素子形成領域を個々の半導体チップとして分割し、
プラズマ中のイオンにより当該露呈された絶縁性保護シート上に電荷を帯電させた状態で、上記異方性プラズマエッチングを継続して行うことで、当該それぞれの半導体チップにおいて上記絶縁性保護シートに接するそれぞれの角部の除去を行い、
上記それぞれの半導体チップの上記第2の面に対してアッシングを施すことにより、上記マスクの除去を行い、
その後、上記それぞれの半導体チップの上記第2の面に対して等方性プラズマエッチングを施すことにより、上記第2の面側におけるそれぞれの角部の除去を行うことを特徴とする半導体チップの製造方法。 - 上記第2の面側における上記それぞれの角部の除去を行った後、上記半導体ウェハの上記第1の面より上記絶縁性保護シートを剥離して除去する請求項8に記載の半導体チップの製造方法。
- 上記それぞれの素子形成領域は大略方形状の領域を有し、
当該それぞれの素子形成領域の各々の隅部に相当する部分に、略凸状湾曲部が配置された上記マスクが配置される請求項8または9に記載の半導体チップの製造方法。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005117239A JP4275096B2 (ja) | 2005-04-14 | 2005-04-14 | 半導体チップの製造方法 |
CNB2006800124370A CN100517646C (zh) | 2005-04-14 | 2006-04-11 | 半导体芯片的制造方法 |
US11/918,429 US8026181B2 (en) | 2005-04-14 | 2006-04-11 | Manufacturing method for semiconductor chips |
AT06731933T ATE516597T1 (de) | 2005-04-14 | 2006-04-11 | Herstellungsverfahren für halbleiterchips |
PCT/JP2006/307997 WO2006112424A1 (en) | 2005-04-14 | 2006-04-11 | Manufacturing method for semiconductor chips |
KR1020077023265A KR101171137B1 (ko) | 2005-04-14 | 2006-04-11 | 반도체 칩의 제조 방법 |
EP06731933A EP1875498B1 (en) | 2005-04-14 | 2006-04-11 | Manufacturing method for semiconductor chips |
TW095113170A TW200731398A (en) | 2005-04-14 | 2006-04-13 | Manufacturing method for semiconductor chips |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005117239A JP4275096B2 (ja) | 2005-04-14 | 2005-04-14 | 半導体チップの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006295067A JP2006295067A (ja) | 2006-10-26 |
JP4275096B2 true JP4275096B2 (ja) | 2009-06-10 |
Family
ID=36600722
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005117239A Active JP4275096B2 (ja) | 2005-04-14 | 2005-04-14 | 半導体チップの製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8026181B2 (ja) |
EP (1) | EP1875498B1 (ja) |
JP (1) | JP4275096B2 (ja) |
KR (1) | KR101171137B1 (ja) |
CN (1) | CN100517646C (ja) |
TW (1) | TW200731398A (ja) |
WO (1) | WO2006112424A1 (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100517645C (zh) * | 2005-01-24 | 2009-07-22 | 松下电器产业株式会社 | 半导体芯片的制造方法及半导体芯片 |
JP4275095B2 (ja) * | 2005-04-14 | 2009-06-10 | パナソニック株式会社 | 半導体チップの製造方法 |
US8637967B2 (en) * | 2010-11-15 | 2014-01-28 | Infineon Technologies Ag | Method for fabricating a semiconductor chip and semiconductor chip |
JP6024076B2 (ja) | 2011-01-13 | 2016-11-09 | セイコーエプソン株式会社 | シリコンデバイスの製造方法 |
US8802545B2 (en) | 2011-03-14 | 2014-08-12 | Plasma-Therm Llc | Method and apparatus for plasma dicing a semi-conductor wafer |
JP2012222270A (ja) * | 2011-04-13 | 2012-11-12 | Ulvac Japan Ltd | エッチング装置及びエッチング方法 |
US8748297B2 (en) | 2012-04-20 | 2014-06-10 | Infineon Technologies Ag | Methods of forming semiconductor devices by singulating a substrate by removing a dummy fill material |
US10186458B2 (en) * | 2012-07-05 | 2019-01-22 | Infineon Technologies Ag | Component and method of manufacturing a component using an ultrathin carrier |
US9553021B2 (en) * | 2012-09-03 | 2017-01-24 | Infineon Technologies Ag | Method for processing a wafer and method for dicing a wafer |
JP2015095508A (ja) * | 2013-11-11 | 2015-05-18 | 株式会社ディスコ | ウェーハの加工方法 |
US9406564B2 (en) | 2013-11-21 | 2016-08-02 | Infineon Technologies Ag | Singulation through a masking structure surrounding expitaxial regions |
US20150147850A1 (en) * | 2013-11-25 | 2015-05-28 | Infineon Technologies Ag | Methods for processing a semiconductor workpiece |
JP6188589B2 (ja) * | 2014-01-16 | 2017-08-30 | 株式会社ディスコ | ウェーハの分割方法 |
TWI553728B (zh) * | 2014-07-30 | 2016-10-11 | 環球晶圓股份有限公司 | 邊緣氧化層剝除裝置及晶圓邊緣氧化層的剝除方法 |
JP6315470B2 (ja) * | 2014-09-10 | 2018-04-25 | 株式会社ディスコ | 分割方法 |
JP6441088B2 (ja) * | 2015-01-13 | 2018-12-19 | 株式会社Sumco | シリコンウェーハの製造方法及び半導体装置の製造方法 |
JP6490459B2 (ja) * | 2015-03-13 | 2019-03-27 | 古河電気工業株式会社 | ウェハ固定テープ、半導体ウェハの処理方法および半導体チップ |
JP6444805B2 (ja) * | 2015-05-12 | 2018-12-26 | 株式会社東芝 | 半導体チップの製造方法 |
JP6492288B2 (ja) * | 2015-10-01 | 2019-04-03 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法 |
JP6524419B2 (ja) * | 2016-02-04 | 2019-06-05 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法 |
JP6476418B2 (ja) * | 2016-02-04 | 2019-03-06 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法および電子部品実装構造体の製造方法 |
JP6575874B2 (ja) * | 2016-03-09 | 2019-09-18 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法 |
JP2017163072A (ja) * | 2016-03-11 | 2017-09-14 | パナソニックIpマネジメント株式会社 | 素子チップおよびその製造方法 |
US10204893B2 (en) | 2016-05-19 | 2019-02-12 | Invensas Bonding Technologies, Inc. | Stacked dies and methods for forming bonded structures |
US10879212B2 (en) | 2017-05-11 | 2020-12-29 | Invensas Bonding Technologies, Inc. | Processed stacked dies |
US10832933B1 (en) * | 2018-04-02 | 2020-11-10 | Facebook Technologies, Llc | Dry-etching of carrier substrate for microLED microassembly |
US11276676B2 (en) | 2018-05-15 | 2022-03-15 | Invensas Bonding Technologies, Inc. | Stacked devices and methods of fabrication |
US11158606B2 (en) | 2018-07-06 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Molded direct bonded and interconnected stack |
US20200075533A1 (en) | 2018-08-29 | 2020-03-05 | Invensas Bonding Technologies, Inc. | Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes |
WO2020150159A1 (en) | 2019-01-14 | 2020-07-23 | Invensas Bonding Technologies, Inc. | Bonded structures |
US11296053B2 (en) | 2019-06-26 | 2022-04-05 | Invensas Bonding Technologies, Inc. | Direct bonded stack structures for increased reliability and improved yield in microelectronics |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0215652A (ja) | 1988-07-01 | 1990-01-19 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US6448153B2 (en) * | 1996-10-29 | 2002-09-10 | Tru-Si Technologies, Inc. | Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners |
US6071822A (en) * | 1998-06-08 | 2000-06-06 | Plasma-Therm, Inc. | Etching process for producing substantially undercut free silicon on insulator structures |
JP4579489B2 (ja) * | 2002-09-02 | 2010-11-10 | 新光電気工業株式会社 | 半導体チップ製造方法及び半導体チップ |
JP3966168B2 (ja) * | 2002-11-20 | 2007-08-29 | 松下電器産業株式会社 | 半導体装置の製造方法 |
US6897128B2 (en) * | 2002-11-20 | 2005-05-24 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method |
JP3991872B2 (ja) | 2003-01-23 | 2007-10-17 | 松下電器産業株式会社 | 半導体装置の製造方法 |
KR100630677B1 (ko) * | 2003-07-02 | 2006-10-02 | 삼성전자주식회사 | 포토레지스트 패턴에의 불소를 포함하지 않는 탄소 함유폴리머 생성을 위한 플라즈마 전처리를 포함하는 식각 방법 |
JP4288229B2 (ja) * | 2004-12-24 | 2009-07-01 | パナソニック株式会社 | 半導体チップの製造方法 |
-
2005
- 2005-04-14 JP JP2005117239A patent/JP4275096B2/ja active Active
-
2006
- 2006-04-11 EP EP06731933A patent/EP1875498B1/en not_active Not-in-force
- 2006-04-11 US US11/918,429 patent/US8026181B2/en active Active
- 2006-04-11 KR KR1020077023265A patent/KR101171137B1/ko not_active IP Right Cessation
- 2006-04-11 WO PCT/JP2006/307997 patent/WO2006112424A1/en active Application Filing
- 2006-04-11 CN CNB2006800124370A patent/CN100517646C/zh active Active
- 2006-04-13 TW TW095113170A patent/TW200731398A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
CN100517646C (zh) | 2009-07-22 |
WO2006112424A1 (en) | 2006-10-26 |
KR101171137B1 (ko) | 2012-08-03 |
US8026181B2 (en) | 2011-09-27 |
KR20070116092A (ko) | 2007-12-06 |
TW200731398A (en) | 2007-08-16 |
JP2006295067A (ja) | 2006-10-26 |
EP1875498B1 (en) | 2011-07-13 |
EP1875498A1 (en) | 2008-01-09 |
CN101160653A (zh) | 2008-04-09 |
US20090023295A1 (en) | 2009-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4275096B2 (ja) | 半導体チップの製造方法 | |
JP4275095B2 (ja) | 半導体チップの製造方法 | |
JP4288252B2 (ja) | 半導体チップの製造方法 | |
JP4546483B2 (ja) | 半導体チップの製造方法 | |
JP3991872B2 (ja) | 半導体装置の製造方法 | |
JP4013753B2 (ja) | 半導体ウェハの切断方法 | |
KR102037542B1 (ko) | 기판 배치대 및 플라즈마 처리 장치 | |
US6235640B1 (en) | Techniques for forming contact holes through to a silicon layer of a substrate | |
JP2004172365A (ja) | 半導体装置の製造方法 | |
JP2004172364A (ja) | プラズマ処理装置およびプラズマ処理方法 | |
JPH07335570A (ja) | プラズマ処理における基板温度制御方法 | |
JP2006040914A (ja) | 半導体ウェハの分割方法及び分割装置 | |
JP2006066663A (ja) | 半導体パッケージ部品 | |
US20070077772A1 (en) | Apparatus and method for manufacturing semiconductor device using plasma | |
JP2006222154A (ja) | 半導体装置の製造方法 | |
JP2024048066A (ja) | デバイスウェーハの加工方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061208 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090203 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090303 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4275096 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140313 Year of fee payment: 5 |