JP3991872B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3991872B2 JP3991872B2 JP2003014567A JP2003014567A JP3991872B2 JP 3991872 B2 JP3991872 B2 JP 3991872B2 JP 2003014567 A JP2003014567 A JP 2003014567A JP 2003014567 A JP2003014567 A JP 2003014567A JP 3991872 B2 JP3991872 B2 JP 3991872B2
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- etching
- gas
- layer
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の半導体素子が形成された半導体ウェハを半導体素子の個片毎に分割して半導体装置を得る半導体装置の製造方法およびこの製造方法に関するものである。
【０００２】
【従来の技術】
電子機器の基板などに実装される半導体装置は、ウェハ状態で回路パターン形成が行われた半導体素子にリードフレームのピンや金属バンプなどを接続するとともに樹脂などで封止するパッケージング工程を経て製造されている。最近の電子機器の小型化に伴って半導体装置の小型化も進み、中でも半導体素子を薄くする取り組みが活発に行われている。
【０００３】
薄化された半導体素子は外力に対する強度が弱く、特にウェハ状態の半導体素子を素子毎に分離するダイシング工程においては、切断時にダメージを受けやすく、加工歩留まりの低下が避けられないという問題点がある。このような薄化された半導体素子を切断する方法として、機械的な切断方法に替えてプラズマのエッチング作用によって切断溝を形成することにより半導体ウェハを切断する方法（プラズマダイシング）が提案されている（例えば特許文献１参照）。
【０００４】
【特許文献１】
特開２００２−９３７５２号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来技術に示すプラズマダイシングにおいては、プラズマのエッチング作用の不均一さに起因して、以下のような課題が解決されないままであった。プラズマエッチングにおいては、予め切断線以外の領域をレジスト層で覆うマスキングが行われる。そしてマスキング後の半導体ウェハはプラズマ処理装置の処理室内に収容され、処理室内で切断線の範囲のみをプラズマに曝露させて、この部分のシリコンをエッチングにより除去する。
【０００６】
ところでプラズマによるエッチング作用の度合いを示すエッチングレートは必ずしも均一ではなく、エッチングレートの分布は処理室内においてばらつきを示す。このため、処理室内に載置された半導体ウェハの切断線のうち、エッチングレートが高い範囲に位置する切断線はプラズマダイシングにおいて他の部分よりも短時間でシリコンが除去され切断を完了する。
【０００７】
そしてこの範囲の切断線は、エッチングレートが低い範囲に位置する切断線でのシリコン除去が完了するまで引き続きプラズマに曝露される。したがってエッチングレートが高い範囲においては、シリコンが完全に除去されることによって半導体ウェハ下面側の保護シートがプラズマに直接曝されることとなる。
【０００８】
そしてこの状態でプラズマ処理が継続されると、保護シートにプラズマの熱が直接作用する結果、保護シートが過度に加熱されて焼損や変形などの不具合を生じるおそれがある。このように、従来のプラズマダイシングにおいては、プラズマのエッチング作用の不均一さに起因する保護シートの熱ダメージを有効に防止することができなかった。
【０００９】
そこで本発明は、プラズマエッチングによる半導体ウェハの切断において、保護シートへの熱ダメージを防止することができる半導体装置の製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
請求項１記載の半導体装置の製造方法は、シリコンを主材質とし複数の半導体素子が第１の面に形成された半導体ウェハをプラズマダイシングによって切断して半導体素子の個片毎に分割された半導体装置を得る半導体装置の製造方法であって、前記第１の面側であって半導体ウェハを前記個片に区分して設定された切断線に相当する位置に、フッ素系のガスを含んだ混合ガスである第１のプラズマ発生用ガスを用いたプラズマによるエッチングレートが前記第１のプラズマ発生用ガスを用いたプラズマによるシリコンを対象としたエッチングレートよりも低い材質を含んだエッチングストップ層を形成する工程と、前記第１の面に剥離可能な保護シートを貼付け、前記第１の面の反対側の第２の面に前記切断線を定めるマスクを形成する工程と、前記第２の面側より前記第１のプラズマ発生用ガスのプラズマを用いてシリコンをエッチングする第１のプラズマダイシング工程と、前記第１のプラズマダイシング工程により露呈した前記エッチングストップ層を前記第１のプラズマ発生用ガスのプラズマよりも高いエッチングレートでエッチング可能な第２のプラズマ発生用ガスのプラズマを用いてエッチングする第２のプラズマダイシング工程とを含み、また前記エッチングストップ層が少なくともＳｉＯ ２ であり、前記第２のプラズマ発生用ガスがＣＨＦ３またはＣＦ４＋Ｈ２を含んだ混合ガスを含む。
【００１６】
請求項２記載の半導体装置の製造方法は、シリコンを主材質とし複数の半導体素子が第１の面に形成された半導体ウェハをプラズマダイシングによって切断して半導体素子の個片毎に分割された半導体装置を得る半導体装置の製造方法であって、前記第１の面側であって半導体ウェハを前記個片に区分して設定された切断線に相当する位置に、フッ素系のガスを含んだ混合ガスである第１のプラズマ発生用ガスを用いたプラズマによるエッチングレートが前記第１のプラズマ発生用ガスを用いたプラズマによるシリコンを対象としたエッチングレートよりも低い材質を含んだエッチングストップ層を形成する工程と、前記第１の面に剥離可能な保護シートを貼付け、前記第１の面の反対側の第２の面に前記切断線を定めるマスクを形成する工程と、前記第２の面側より前記第１のプラズマ発生用ガスのプラズマを用いてシリコンをエッチングする第１のプラズマダイシング工程と、前記第１のプラズマダイシング工程により露呈した前記エッチングストップ層を前記第１のプラズマ発生用ガスのプラズマよりも高いエッチングレートでエッチング可能な第２のプラズマ発生用ガスのプラズマを用いてエッチングする第２のプラズマダイシング工程とを含み、前記エッチングストップ層が少なくとも有機物であり、前記第２のプラズマ発生用ガスが少なくとも酸素を含む。
【００２０】
本発明によれば、半導体ウェハの切断線に相当する位置に第１のプラズマ発生用ガスのプラズマによるエッチングレートが、シリコンを対象とした第１のプラズマ発生用ガスのプラズマによるエッチングレートよりも低い材質を含んだエッチングストップ層を形成しておき、第１のプラズマ発生用ガスのプラズマを用いてシリコンをエッチングする第１のプラズマダイシング工程の後に、この第１のプラズマダイシング工程により露呈したエッチングストップ層を第１のプラズマ発生用ガスのプラズマよりも高いエッチングレートでエッチング可能な第２のプラズマ発生用ガスのプラズマを用いてエッチングする第２のプラズマダイシング工程を行うことにより、プラズマエッチングによる半導体ウェハの切断において、保護シートへの熱ダメージを防止することができる。
【００２１】
【発明の実施の形態】
（実施の形態１）
図１は本発明の実施の形態１のプラズマ処理装置の側断面図、図２は本発明の実施の形態１のプラズマ処理装置の下部電極の部分断面図、図３は本発明の実施の形態１の半導体ウェハの斜視図、図４は本発明の実施の形態１のプラズマ処理装置の断面図、図５は本発明の実施の形態１のプラズマ処理装置の制御系の構成を示すブロック図、図６は本発明の実施の形態１の半導体装置の製造方法の工程説明図、図７は本発明の実施の形態１のプラズマ処理方法のフロー図、図８は本発明の実施の形態１の半導体装置の製造方法におけるプラズマダイシングの工程説明図である。
【００２２】
まず図１〜図３を参照してプラズマ処理装置について説明する。このプラズマ処理装置は、複数の半導体素子が回路形成面（第１の面）に形成された半導体ウェハを半導体素子の個片毎に分割して、薄化された半導体装置を得る半導体装置の製造過程において使用されるものであり、半導体ウェハを切断する半導体ウェハの切断装置として用いられる。
【００２３】
この半導体装置の製造過程においては、まず半導体ウェハの回路形成面に保護シートが貼り付けられ、回路形成面の反対側の裏面には、半導体ウェハを半導体素子の個片毎に分割するための切断線を定めるマスクが形成される。そしてこの状態の半導体ウェハを対象として本プラズマ処理装置によって、プラズマダイシングが行われる。
【００２４】
図１において、真空チャンバ１の内部は上述の半導体ウェハを対象としたプラズマ処理を行う処理室２となっており、減圧下でプラズマを発生させるための密閉空間が形成可能となっている。処理室２内部の下方には下部電極３が配置されており、下部電極３の上方には上部電極４が下部電極３に対して対向配置されている。下部電極３および上部電極４はそれぞれ円筒形状であり、処理室２内において同心配置となっている。
【００２５】
下部電極３はアルミニウムなどの導電体によって製作されており、円盤状の電極部３ａから下方に支持部３ｂを延出させた形状となっている。そして支持部３ｂを絶縁部材５を介して真空チャンバ１に保持させることにより、電気的に絶縁された状態で装着されている。上部電極４は下部電極３と同様にアルミニウムなどの導電体で製作されており、円盤状の電極部４ａから上方に支持部４ｂを延出させた形状となっている。
【００２６】
支持部４ｂは真空チャンバ１と電気的に導通しており、電極昇降機構（図示省略）によって昇降可能となっている。上部電極４が下降した状態では、上部電極４と下部電極３との間には、プラズマ処理のためのプラズマ放電を発生させる放電空間が形成される。電極昇降機構は電極間距離変更手段として機能し、上部電極４を昇降させることにより、下部電極３と上部電極４との間の電極間距離を変更することができる。
【００２７】
次に、下部電極３の構造および処理対象の半導体ウェハについて説明する。下部電極３の電極部３ａの上面は、半導体ウェハを載置する平面状の保持面（平面）となっており、保持面の外縁部には絶縁被覆層３ｆが設けられている。絶縁被覆層３ｆはアルミナなどのセラミックによって形成されており、これにより、下部電極３の外縁部は放電空間内に発生したプラズマから絶縁され、異常放電の発生が防止される。
【００２８】
図２は、プラズマダイシングが開始される前の半導体ウェハ６を下部電極３に載置した状態を示している。半導体ウェハ６の表面側（図２において下面側）には保護シート３０が貼着されている。半導体ウェハ６を下部電極３上に載置した状態では、保護シート３０は電極部３ａの上面の保持面３ｇに密着する。保護シート３０は、ポリオレフィン、ポリイミド、ポリエチレンテレフタレートなどの絶縁体の樹脂を１００μｍ程度の厚みの膜に形成した樹脂シートであり、保護シート３０を半導体ウェハ６に貼り付けた状態において、保護シート３０は、後述するように半導体ウェハ６を電極部３ａの保持面３ｇによって静電吸着する際の誘電体として機能する。
【００２９】
回路形成面の反対側（図２において上側）の裏面２ｂ（第２の面）には、後述するプラズマダイシングにおける切断線を定めるマスクが形成されている。このマスクは、後述するように裏面を機械加工によって研削した後に、レジスト膜でパターニングすることにより形成され、これによりプラズマエッチングの対象となる切断線３１ｂの部分を除く領域がレジスト膜３１ａで覆われる。レジスト膜３１ａを区分する切断線３１ｂは、図３に示すダイシングライン４４の位置に対応して形成される。
【００３０】
ここで図３を参照して、半導体ウェハ６の構成について説明する。半導体ウェハ６はシリコンを材質とするウェハ基部層４０を主体としており、半導体ウェハ６の回路形成面６ａ（第１の面）には、個片の半導体素子の回路を構成する活性層４１が格子状配置で形成されている。この格子状配置において、各活性層相互を隔てる間隔は、プラズマダイシングにおける切断幅に対応した大きさとなっている。
【００３１】
活性層４１の上面には、回路形成面６ａの全面を覆ってＳｉＯ2 層４２および保護層（パッシべーション層）４３が重ねて形成されている。保護層４３としては、ＳｉＮなどのセラミック層やポリイミドなどの有機物層が用いられる。保護層４３の上面に示す格子状のダイシングライン４４は、半導体ウェハ６を各活性層４１に対応した半導体素子の個片に区分するものであり、各活性層相互を隔てる位置に対応して設定される。
【００３２】
本実施の形態においては、ＳｉＯ2 層４２および保護層４３を、本来の機能のほかに、半導体ウェハ６をプラズマエッチングによって切断するプラズマダイシングにおいて、エッチングストップ層として機能させるようにしている。エッチングストップ層は、以下に説明するように、処理室２内部におけるエッチングレート分布のばらつきに起因する不具合を防止する機能を有するものである。
【００３３】
本実施の形態に示すプラズマダイシングにおいては、半導体ウェハ６の全面をプラズマエッチングの対象とすることにより、半導体ウェハ６を一括して半導体素子の個片毎に分割するようにしている。このプラズマダイシングの過程において、エッチングレート分布の不均一によりエッチングは必ずしも半導体ウェハ６の全面にわたって均一には進行せず、半導体ウェハ６上における位置によってばらつきを生じる。
【００３４】
そしてエッチングレートが高い範囲においては、半導体ウェハ６のウェハ基部層４０のエッチングが完了した後にも、他の範囲において同様にエッチングが完了するまで継続してプラズマの作用を受けることから、半導体ウェハ６に貼り付けられた保護シート３０にまでプラズマの作用が及ぶことによる不具合が生じる。エッチングストップ層は、このようなエッチングの進行のばらつきを吸収するバッファ層としての機能を有するものである。
【００３５】
すなわち、プラズマダイシングおいて切断の主対象となるシリコンのウェハ基部層４０と保護シート３０との間に、シリコンをエッチング対象として使用されるプラズマ発生用ガスを用いたプラズマエッチングの進行を遅滞させる層（エッチングストップ層）を介在させることにより、保護シート３０へのダメージを極小に抑えるようにしている。そして本実施の形態では、このエッチングストップ層として、半導体ウェハ６が本来有するＳｉＯ2 層４２や保護層４３を用いるようにしている。
【００３６】
図２に示すように、下部電極３には保持面３ｇに開口する吸着孔３ｅが複数設けられており、吸着孔３ｅは下部電極３の内部に設けられた吸引孔３ｃに連通している。吸引孔３ｃは図１に示すように、ガスライン切換バルブ１１を介して真空吸着ポンプ１２に接続されており、ガスライン切換バルブ１１はチッソガスを供給するＮ2 ガス供給部１３に接続されている。ガスライン切換バルブ１１を切り換えることにより、吸引孔３ｃを真空吸着ポンプ１２，Ｎ2 ガス供給部１３に選択的に接続させることができる。
【００３７】
吸引孔３ｃが真空吸着ポンプ１２と連通した状態で真空吸着ポンプ１２を駆動することにより、吸着孔３ｅから真空吸引して下部電極３に載置された半導体ウェハ６を真空吸着して保持する。したがって吸着孔３ｅ、吸引孔３ｃ、真空吸着ポンプ１２は下部電極３の保持面３ｇに開口した吸着孔３ｅから真空吸引することにより、保護シート３０を電極部３ａの保持面３ｇに密着させた状態で、半導体ウェハ６を真空吸着により保持する吸着保持手段となっている。
【００３８】
また吸引孔３ｃをＮ2 ガス供給部１３に接続させることにより、吸着孔３ｅから保護シート３０の下面に対してチッソガスを噴出させることができるようになっている。後述するようにこのチッソガスは、保護シート３０を保持面３ｇから強制的に離脱させる目的のブロー用ガスである。
【００３９】
下部電極３には冷却用の冷媒流路３ｄが設けられており、冷媒流路３ｄは冷却機構１０と接続されている。冷却機構１０を駆動することにより、冷媒流路３ｄ内を冷却水などの冷媒が循環し、これによりプラズマ処理時に発生した熱によって昇温した下部電極３や下部電極３上の保護テープ３０が冷却される。冷媒流路３ｄおよび冷却機構１０は、下部電極３を冷却する冷却手段となっている。
【００４０】
処理室２に連通して設けられた排気ポート１ａには、排気切換バルブ７を介して真空ポンプ８が接続されている。排気切換バルブ７を排気側に切り換えて真空ポンプ８を駆動することにより、真空チャンバ１の処理室２内部が真空排気され、処理空２内が減圧される。処理室２は圧力センサ（図示省略）を備えており、この圧力センサの圧力計測結果に基づいて真空ポンプ８を制御することにより、処理室２内を所望の圧力に減圧することができる。真空ポンプ８は、処理室２内を所望の圧力に減圧する減圧手段となっている。排気切換バルブ７を大気開放側に切り換えることにより、処理空２内には大気が導入され、処理室２内部の圧力が大気圧に復帰する。
【００４１】
次に上部電極４の詳細構造について説明する。上部電極４は、中央の電極部４ａと電極部４ａを囲んで外周部に張り出して設けられた絶縁体からなる張出部４ｆを備えた構成となっている。張出部４ｆの外形は下部電極３よりも大きく、下部電極３よりも外側に広がった形状で配置されている。上部電極４の下面中央部には、ガス吹出部４ｅが設けられている。
【００４２】
ガス吹出部４ｅは、上部電極４と下部電極３の間の放電空間においてプラズマ放電を発生させるためのプラズマ発生用ガスを供給する。ガス吹出部４ｅは、内部に多数の微細孔を有する多孔質材料を円形の板状に加工した部材であり、ガス滞留空間４ｇ内に供給されたプラズマ発生用ガスを、これらの微細孔を介して放電空間内に満遍なく吹き出させて均一な状態で供給する。支持部４ｂ内には、ガス滞留空間４ｇに連通するガス供給孔４ｃが設けられており、ガス供給孔４ｃはガス流量調整部１９を介して、以下に説明するプラズマ発生用ガス供給部に接続されている。
【００４３】
プラズマ発生用ガス供給部は、ガス切換バルブ２０、ウェハ基部層エッチング用ガス供給部２１，ＳｉＯ2 層エッチング用ガス供給部２２，保護層エッチング用ガス供給部２３より構成され、プラズマダイシングにおいて使用される複数種類のプラズマ発生用ガスのいずれかを、ガス選択手段であるガス切換バルブ２０によって選択的に切り換えて放電空間内に供給する。
【００４４】
上述のプラズマ発生用ガスの供給において、ガス流量調整部１９を後述する制御部３３からの指令に従って制御することにより、放電空間内に供給されるガスの流量を任意に調整できるようになっている。これにより、プラズマ発生用ガス供給状態における処理室２内の圧力が、予め設定されたプラズマ処理条件および圧力センサによる処理室２内の圧力に基づいて制御される。したがって、ガス流量調整部１９は、処理室２内の圧力を制御する圧力制御手段となっている。
【００４５】
ウェハ基部層エッチングガス供給部２１は、シリコンを材質とするウェハ基部層をエッチング対象とする場合に、六フッ化硫黄（ＳＦ6 ）や四フッ化炭素（ＣＦ4 ）とヘリウムガスの混合ガスなど、フッ素系のガス含んだ混合ガスをプラズマ発生用ガスとして供給する。ウェハ基部層エッチングガス供給部２１は、フッ素系のガス含んだ混合ガスである第１のプラズマ発生用ガスを供給する第１のプラズマ発生用ガス供給手段となっている。
【００４６】
ＳｉＯ2 層エッチング用ガス供給部２２は、ＳｉＯ2 層をエッチング対象とする場合に、水素結合を有するフッ素系ガス（例えばＣＨＦ3 ），またはフッ素系ガスと水素を含んだ混合ガス（例えばＣＦ4 ＋Ｈ2 ）をプラズマ発生用ガスとして供給する。また保護層エッチング用ガス供給部２３は、ポリイミドなどの有機物層をエッチング対象とする場合に、酸素を含んだ混合ガスをプラズマ発生用ガスとして供給する。また、保護層４３としてＳｉＮ層を用いる場合には、フッ素系ガスと酸素を含んだ混合ガス（例えばＣＦ4 ＋Ｏ2 ）をプラズマ発生用ガスとして供給する。これらのガスは、いずれも対象とする材質を高効率でエッチングできる特性を備えたガスである。
【００４７】
ここで、エッチングレート比について説明する。上述のようにエッチングストップ層が機能するためには、シリコンをエッチングの対象として用いられるフッ素系のガスを含む混合ガス（第１のプラズマ発生用ガス）のプラズマを用いた場合のエッチングレートが低いことが求められる。このため、ここではエッチングストップ層として機能を果たすために適当な材質であるか否かを判定するため、材質適否判定のためのエッチングレート比を定義している。
【００４８】
すなわち、基準材質としてのシリコンを対象として前述の第１のプラズマ発生用ガスを用いたプラズマによるエッチングレートｒO に対する、エッチングストップ層を対象とした第１のプラズマ発生用ガスを用いたプラズマによるエッチングレートｒの比（ｒ／ｒO ）でエッチングレート比Ｒを定義する。換言すれば、エッチングレート比Ｒは基準材質としてのシリコンをエッチング対象とした場合のエッチングレートを１としたときの、同一のプラズマ発生用ガスを用いて当該材質をプラズマエッチングしたときのエッチングレートを示すものであり、シリコンと比較してエッチングされやすい材質であるか否かを示す指標値である。
【００４９】
例えば、エッチングレート比Ｒが１であれば、第１のプラズマ発生用ガスを用いてプラズマエッチングした場合に、シリコンと同一のエッチング効果が得られることを示しており、エッチングレート比Ｒが０．１であれば、シリコンの０．１倍しかエッチングされないことを示している。そしてここでは、エッチングレート比Ｒが０．６以下であれば、エッチングストップ層として使用可能であると判定する。
【００５０】
本実施の形態に示す実際の材質例では、ＳｉＯ2 、ＳｉＮ、ポリイミドのエッチングレート比Ｒ（実測結果より）は、それぞれ０．１，０．０５，０．６である。すなわちこれらの材質はいずれも、第１のプラズマ発生用ガスを用いたプラズマではエッチングされにくい材質であり、半導体ウェハ６のＳｉＯ2 層４２，保護層４３（ＳｉＮまたはポリイミド）は、いずれもエッチングストップ層として適切であると判定されている。
【００５１】
このように、エッチングストップ層を設定する場合には、フッ素系の混合ガスを含む第１のプラズマ発生用ガスのプラズマによってエッチングされにくい材質が選定されるが、プラズマダイシングにおいては、ウェハ基部層４０のみならず、エッチングストップ層も含めて半導体ウェハ６全体を効率よく切断する必要がある。このため、本実施の形態に示すプラズマ処理装置では、上述のようにエッチングストップ層をエッチングするのに適切な種類のガスを第２のプラズマ発生用ガスとして選定し、プラズマダイシング過程において第１のプラズマ発生用ガスと切り換えて使用するようにしている。
【００５２】
すなわち、ＳｉＯ2 層エッチング用ガス供給部２２によって供給される水素結合を有するフッ素系ガス（例えばＣＨＦ3 ）やフッ素系ガスと水素を含んだ混合ガス（例えばＣＦ4 ＋Ｈ2 ），保護層エッチング用ガス供給部２３によって供給される酸素を含んだ混合ガスやフッ素系ガスと酸素を含んだ混合ガス（例えばＣＦ4 ＋Ｏ2 ）は、エッチングストップ層を第１のプラズマ発生用ガスのプラズマよりも高いエッチングレートでエッチング可能な第２のプラズマ発生用ガスであり、ＳｉＯ2 層エッチング用ガス供給部２２および保護層エッチング用ガス供給部２３は、第２のプラズマ発生用ガス供給手段となっている。
【００５３】
ここでエッチングストップ層の適正厚みについて説明する。エッチングストップ層の適正厚みは、エッチングレート分布の不均一に起因するエッチング進行度合いのばらつきを吸収するバッファ機能を果たすのに最小限必要とされる必要厚みＸに基づいて決定される。必要厚みＸは、半導体ウェハ６のウェハ基部層４０の厚みＹ、エッチングレート分布のばらつきＺ（％）およびエッチングレート比Ｒの各数値を用いて、
Ｘ＝Ｙ×２Ｚ／１００×Ｒ・・・・（式１）
の計算式を用いて求められる。ここでエッチングレート分布のばらつきＺは、半導体ウェハ６をプラズマエッチングする際の、半導体ウェハ６上におけるエッチングレートのばらつきの度合いを示す指標である。例えば、ばらつきＺが±１０％であれば、半導体ウェハ６の部分によってエッチング進行度合いに最大で２０％の差が生じることを示している。
【００５４】
（式１）によって求められたＸは、エッチング完了時点におけるばらつきＺに起因するエッチング進行度合いの差を吸収できるようなエッチングストップ層の厚みに相当し、エッチングレートが最も低い位置においてウェハ基部層４０のエッチングが完了した時点に、エッチングレートが最も高い位置においてエッチングストップ層のエッチングが完了するような厚みに相当する。
【００５５】
例えば、エッチング分布が±１０％、ウェハ厚みＹが５０μｍ、エッチングレート比が０．１のＳｉＯ2 層を単層でエッチングストップ層として用いる場合には、必要なエッチングストップ層の厚みＸは（式１）により、１μｍで与えられる。すなわち、この厚みのエッチングストップ層を設けることにより、エッチングレートが最も低い位置でウェハ基部層のエッチングが完了したタイミングにおいて、最もエッチングレートが高い位置ではウェハ基部層に加えてエッチングストップ層のエッチングが完了することになる。
【００５６】
図１において、下部電極３は、マッチング回路１６を介して高周波電源部１７に電気的に接続されている。高周波電源部１７を駆動することにより、接地部９に接地された真空チャンバ１と導通した上部電極４と下部電極３の間には高周波電圧が印加される。これにより、処理室２内部では上部電極４と下部電極３との間の放電空間においてプラズマ放電が発生し、処理室２内に供給されたプラズマ発生用ガスがプラズマ状態に移行する。マッチング回路１６は、このプラズマ発生時において処理室２内のプラズマ放電回路と高周波電源部１７のインピーダンスを整合させる。
【００５７】
また下部電極３には、ＲＦフィルタ１５を介して静電吸着用ＤＣ電源部１８が接続されている。静電吸着用ＤＣ電源部１８を駆動することにより、図４（ａ）に示すように下部電極３の表面には、負電荷が蓄積される。そしてこの状態で図４（ｂ）に示すように高周波電源部１７を駆動して処理室２内にプラズマを発生させると（図中付点部２９参照）、保持面３ｇ上に保護シート３０を介して載置された半導体ウェハ６と接地部９とを接続する直流印加回路３２が処理室２内のプラズマを介して形成される。これにより、下部電極３，ＲＦフィルタ１５，静電吸着用ＤＣ電源部１８，接地部９，プラズマ、半導体ウェハ６を順次結ぶ閉じた回路が形成され、半導体ウェハ６には正電荷が蓄積される。
【００５８】
そして導電体より成る下部電極３の保持面３ｇに蓄積された負電荷と、半導体ウェハ６に蓄積された正電荷との間には、誘電体としての絶縁層を含む保護シート３０を介してクーロン力が作用し、このクーロン力によって半導体ウェハ６は下部電極３に保持される。このとき、ＲＦフィルタ１５は、高周波電源部１７の高周波電圧が、静電吸着用ＤＣ電源部１８に直接印加されることを防止する。なお、静電吸着用ＤＣ電源部１８の極性は正負逆でもよい。
【００５９】
上記構成において、静電吸着用ＤＣ電源部１８は、下部電極３に直流電圧を印加することにより、保護シート３０で隔てられた半導体ウェハ６と下部電極３の保持面３ｇとの間に作用するクーロン力を利用して、半導体ウェハ６を静電吸着する直流電圧印加手段となっている。すなわち、下部電極３に半導体ウェハ６を保持させる保持手段は、保持面３ｇに開口する複数の吸着孔３ｅを介して保護シート３０を真空吸着する真空吸着手段と、上述の直流電圧印加手段との２種類を使い分けできるようになっている。
【００６０】
処理室２の側面には、処理対象物の出し入れ用の開口部（図示省略）が開閉自在に設けられている。半導体ウェハ６の搬入・搬出に際しては、電極昇降機構により上部電極４を上昇させて下部電極３上に搬送用のスペースを確保した状態で、ウェハ搬送機構によって開口部を介して半導体ウェハ６の出し入れが行われる。
【００６１】
次に図５を参照して、プラズマ処理装置の制御系の構成について説明する。図５において、制御部３３には各種のデータや処理プログラムを記憶する記憶部３４が接続されており、記憶部３４はプラズマ処理条件３４ａや、プラズマ処理の動作プログラム３４ｂを記憶する。操作・入力部３５はキーボードなどの入力手段であり、プラズマ処理条件などのデータ入力や操作コマンドの入力を行う。表示部３６はディスプレイ装置であり、操作入力時の案内画面などの表示を行う。
【００６２】
動作プログラム３４ｂに基づいて実行されるプラズマ処理動作においては、制御部３３が、ガス切換バルブ２２，ガス流量調整部１９，ガスライン切換バルブ１１、高周波電源部１７，静電吸着用ＤＣ電源部１８，排気切換バルブ１８，真空ポンプ８．真空吸着ポンプ１２，扉開閉機構２６，電極昇降機構２４の各部を制御する。このとき、圧力センサ２８の圧力検出結果および上述のプラズマ処理条件３４ａに基づいて、制御部３３がガス切換バルブ２２，ガス流量調整部１９を制御することにより、プラズマ処理条件にしたがってガスの種類・圧力が設定される。
【００６３】
このプラズマ処理装置は上記のように構成されており、以下このプラズマ処理装置を用いて行われる半導体装置の製造方法およびこの製造方法の過程において行われるプラズマダイシングについて、図６に沿って各図を参照しながら説明する。
【００６４】
まず図６（ａ）において、６は複数の半導体素子が形成され機械加工によって薄化された状態の半導体ウェハを示しており、前工程の薄化工程において１００μｍ以下の厚みまで薄化されている。半導体ウェハ６の回路形成面６ａには薄化工程に先立って、予め図３に示すＳｉＯ2 層４２および保護層４３がエッチングストップ層として形成されており、半導体ウェハ６を個片ごとに区分して設定された切断線に相当する位置を含めて半導体ウェハ６の全面を覆って形成されている。ＳｉＯ2 層４２および保護層４３は、第１のプラズマ発生用ガスを用いたプラズマによるエッチングレートが、第１のプラズマ発生用ガスを用いたプラズマによるシリコンを対象としたエッチングレートよりも低い材質を含んだものとなっている。
【００６５】
図６（ａ）に示すように、半導体ウェハ６には薄化工程に先立って回路形成面（第１の面）６ａには保護シート３０が貼付けられる。このとき、このとき保護シート３０は、回路形成面６ａの全面を覆い且つ半導体ウェハ６から外側にはみ出すことのないよう、半導体ウェハ６の外形形状と同じ形状に整形したものが用いられる。これにより、後工程のプラズマ処理において保護シート３０がプラズマに対して露呈することがなく、プラズマによる保護シート３０のダメージを防止することができる。
【００６６】
薄化工程後の半導体ウェハ６の回路形成面６ａの裏面６ｂ（第２の面）には、レジスト膜３１が半導体ウェハ６の全面を覆って形成される。このレジスト膜３１は、半導体ウェハ６を半導体素子の個片毎に分割する切断線を定めるマスクを形成するためのものであり、レジスト膜３１をフォトリソグラフィによってパターニングして、切断線３１ｂに相当する部分のみを除去する。これにより、図６（ｂ）に示すように、半導体ウェハ６の裏面には切断線３１ｂの部分を除く領域がレジスト膜３１ａによって覆われたマスクが形成され、この状態のマスク付きの半導体ウェハ６が、プラズマ処理の対象となる。
【００６７】
以下、このマスク付きの半導体ウェハ６を対象としたプラズマ処理方法について、図７のフローに沿って図８を参照して説明する。まずマスク付きの半導体ウェハ６が処理室２内に搬入される（ＳＴ１）。次いで、真空吸着ポンプ１２を駆動して吸着孔３ｅから真空吸引し、半導体ウェハ６の真空吸着をＯＮ状態にするとともに、静電吸着用ＤＣ電源部１８をＯＮ状態にする（ＳＴ２）。この真空吸着により、処理室内２において保護シート３０を下部電極３の保持面３ｇに密着させた状態で、半導体ウェハ６を下部電極３によって保持する。図８（ａ）は、この状態における半導体ウェハ６を示しており、保護シート３０は半導体ウェハ６の回路形成面６ａ側の保護層４３の表面に貼り付けられている。
【００６８】
この後、処理室２の扉が閉じられ、上部電極４が下降する（ＳＴ３）。これにより、上部電極４と下部電極３との間の電極間距離は、プラズマ処理条件に示す電極間距離に設定される。次いで真空ポンプ８を作動させ、処理室２内の減圧を開始する（ＳＴ４）。処理室２内が所定の真空度に到達したならば、第１のプラズマ発生用ガス供給部２１から六フッ化硫黄とヘリウムの混合ガスより成る半導体ウェハ基部層エッチング用ガスを供給する（ＳＴ５）。
【００６９】
そして処理室２内の圧力がプラズマ処理条件に示すガス圧力に到達したならば、高周波電源部１８を駆動して上部電極４と下部電極３との間に高周波電圧を印加し、プラズマ放電を開始する（ＳＴ６）。これにより、上部電極４と下部電極３との間の放電空間において、六フッ化硫黄などのフッ素系のガスを含むウェハ基部層用ガスをプラズマ状態に移行させる。
【００７０】
このプラズマ発生により、フッ素系ガスのプラズマが第２の面側（裏面側）から半導体ウェハ６に照射される。このプラズマの照射により、半導体ウェハ６の主材質であるシリコンのうち、レジスト膜３１ａに覆われていない切断線３１ｂの部分が、フッ素系ガスのプラズマによってプラズマエッチングされる。そしてこのプラズマエッチングが進行することにより、図８（ｂ）に示すようにウェハ基部層４０には切断線３１ｂの部分のみに切断溝６ｄが形成される。
【００７１】
これとともに、プラズマによって上部電極４と下部電極３との間の放電空間には直流印加回路が形成される（図３参照）。これにより、下部電極３と半導体ウェハ６との間には静電吸着力が発生し、半導体ウェハ６は下部電極３に静電吸着力により保持される。このため保護シート３０は下部電極３の保持面３ｇに良好に密着し、半導体ウェハ６はプラズマ処理過程において安定して保持されるとともに、下部電極３に備えられた冷却機能によって保護シート３０が良好に冷却され、プラズマ放電によって発生する熱による熱ダメージが防止される。
【００７２】
このようにしてプラズマダイシングが開始されてプラズマに露呈された切断線３１ｂの部分がプラズマエッチングされることにより、切断溝６ｄが半導体ウェハ６の内部に向かって形成される。図８（ｂ）は、プラズマ処理時間が経過して切断溝６ｄの形成が進行した状態を示している。このとき処理室２内におけるエッチングレート分布の不均一に起因して、切断溝３１ｂによってプラズマエッチングの進行にばらつきが生じる。
【００７３】
例えば、図８（ｂ）においては、エッチングレートが高い範囲にある右側の切断線３１ｂの位置では切断溝６ｄは既にウェハ基部層４０の全厚みを切断してさらに下方まで形成され、さらにＳｉＯ2 層４２にもプラズマエッチングが進行している。これに対し、エッチングレートが低い範囲にある左側の切断線３１ｂの位置では切断溝６ｄは未だウェハ基部層４０の下面まで到達しておらず、切断が未完了の状態にある。
【００７４】
図８（ｂ）の状態において２つの切断線３１ｂに対してプラズマエッチングが継続して行われると、ここでフッ素系ガスであるウェハ基部層用ガスのプラズマのＳｉＯ2 層４２に対するエッチングレートは低いため、右側の切断線３１ｂでの切断溝６ｄのＳｉＯ2 層４２内での進行は、左側の切断線３１ｂでの切断溝６ｄのウェハ基部層４０内での進行と比較して遅い。したがって、エッチングレートが低い範囲にある切断線３１ｂでウェハ基部層４０が完全に切断される以前に、エッチングレートが高い位置でＳｉＯ2 層４２が先に切断されてしまう事態が発生しない。このようにしてウェハ基部層４０のプラズマダイシングが完了したならば、プラズマ放電を停止する（ＳＴ７）。
【００７５】
そしてＳｉＯ2 層エッチング用ガスを供給し（ＳＴ８）、次いでプラズマ放電を開始して（ＳＴ９）、ＳｉＯ2 層４２のプラズマエッチングを行う。これにより図６（ｃ）に示すように、左右２つの切断線３１ｂにおいて切断溝６ｄがＳｉＯ2 層４２を貫通して保護層４３との境界線にまで到達する。ＳＩＯ2 層４２のプラズマダイシングが完了したならば、プラズマ放電を停止する（ＳＴ７）。
【００７６】
そして保護層エッチング用ガスを供給し（ＳＴ８）、次いでプラズマ放電を開始して（ＳＴ９）、保護層４３のプラズマエッチングを行う。そして保護層４３のプラズマエッチングが終了したならば、プラズマ放電を停止する（ＳＴ１３）。そして図８（ｄ）に示すように、切断溝６ｄがウェハ基部層４０，ＳｉＯ2 層４２および保護層４３を貫通して半導体ウェハ６の全厚みに到達することにより、半導体ウェハ６は半導体素子６ｃの個片毎に分割される（図６（ｃ）参照）。
【００７７】
すなわち、上記プラズマダイシングは、第２の面側より第１のプラズマ発生用ガスのプラズマを用いてシリコンをエッチングする第１のプラズマダイシング工程と、第１のプラズマダイシング工程により露呈したエッチングストップ層を第１のプラズマ発生用ガスのプラズマよりも高いエッチングレートでエッチング可能な第２のプラズマ発生用ガスのプラズマを用いてエッチングする第２のプラズマダイシング工程とを含む形態となっている。
【００７８】
このプラズマダイシングの進行過程では、ウェハ基部層４０と保護シート３０との間には、エッチングストップ層としてのＳｉＯ2 層４２および保護層４３が介在していることから、以下のような効果を得る。
【００７９】
まずウェハ基部層４０のシリコンを対象とする第１のプラズマダイシング工程においては、エッチングレートの低い範囲でのシリコンのエッチングが完了するまで、エッチングレートの高い範囲においてはエッチングストップ層がプラズマエッチングの進行を抑制し、エッチングレートの低い範囲においてシリコンのエッチングが完了するまで、保護シート３０にプラズマの作用が直接及ぶことがない。
【００８０】
そしてエッチングストップ層を対象とする第２のプラズマエッチング工程においては、エッチングストップ層が本来薄い層であり、しかも高いエッチングレートを実現可能なプラズマ発生用ガスをエッチングストップ層の組成に応じて選定して用いることから、エッチングは短時間で速やかに完了する。このため、エッチングレートが高い範囲においてエッチングストップ層が完全に除去された後に、エッチングレートが低い範囲で引き続いてエッチングが行われる結果保護シート３０がプラズマに直接露呈される状態は極めて短時間しか発生しない。
【００８１】
したがって、エッチングレートの不均一さに起因して生じる前述の不具合、すなわち保護シート３０がプラズマエッチングの過程においてプラズマに直接曝されて過度に加熱されることによる不具合を生じることなく、良好なプラズマダイシングを行うことができる。
【００８２】
この後、真空ポンプ８の作動を停止し（ＳＴ１４）、排気切換バルブ７を切り換えて大気開放を行う（ＳＴ１５）。これにより、処理室２内の圧力が大気圧に復帰する。そして真空吸着をＯＦＦ状態にするとともに、静電吸着用ＤＣ電源部１８をＯＦＦにする（ＳＴ１６）。これにより、半導体素子６ｃの個片毎に分割され保護テープ３０に保持された状態の半導体ウェハ６の吸着保持が解除される。
【００８３】
そしてその後、プラズマ処理後の半導体ウェハ６の搬出が行われる（ＳＴ１７）。すなわち、吸着孔３ｅからチッソガスをブローしながら、吸着ヘッド２７によって半導体ウェハ６を吸着保持して処理室２の外へ搬出する。プラズマダイシングにおいては、保護シート３０は前述のように半導体ウェハ６によって全面を覆われており、プラズマに露呈されることによる熱変形などのダメージが発生しない。従って、保護シート３０は保持面３ｇおよび半導体ウェハ６に常に良好に密着し、保護シートとしての機能を良好に果たすことができる。
【００８４】
そして、保護シート３０とともに搬出された半導体ウェハ６は、マスク除去工程に送られ、図６（ｄ）に示すように、個片の半導体素子６ｃからレジスト膜３１ａが除去される。その後半導体ウェハ６はシート剥離工程に送られ、半導体素子６ｃの個片毎に分割して得られた半導体装置の回路形成面６ａから、保護シート３０を剥離する（シート剥離工程）。このシート剥離は、図６（ｅ）に示すように、保持用の粘着シート３７を半導体素子６ｃの裏面に貼り付けて各半導体素子６ｃを粘着シート３７に保持させた後に行われる。
【００８５】
上記説明したように、本実施の形態に示す半導体ウェハ６のプラズマダイシングにおいては、回路形成面に重ねて形成されるＳｉＯ2 層４２および保護層４３をエッチングの進行を抑制するエッチングストップ層として利用するようにしている。これにより、ウェハ基部層４０のシリコンを対象とする第１のプラズマダイシング工程においては、エッチングストップ層がエッチングレート分布のばらつきに起因するエッチング進行度合いの差を緩和するバッファ層として機能する。
【００８６】
そしてエッチングストップ層としてのＳｉＯ2 層４２および保護層４３を対象とする第２のプラズマエッチング工程においては、ＳｉＯ2 層４２および保護層４３をが本来薄い層であり、しかも高いエッチングレートを実現可能なプラズマ発生用ガスを選定して用いることから、エッチングは短時間で速やかに完了し、保護シート３０がプラズマに直接露呈される状態は極めて短時間しか発生しない。
【００８７】
これにより、従来のプラズマダイシングにおいて未解決の課題であったエッチングレートの不均一に起因する保護シートへの熱ダメージ、すなわちエッチングレートが高い範囲において、半導体ウェハのシリコンがエッチングされた後においてもエッチングが継続して行われる結果、半導体ウェハ下面側の保護シートがプラズマに直接曝されることによる熱ダメージを極小に抑制することができる。
【００８８】
（実施の形態２）
図９は本発明の実施の形態２の半導体ウェハの斜視図である。実施の形態１では、ＳｉＯ2 層４２および保護層４３の２層をエッチングストップ層として用いる例を示したが、本実施の形態２では、エッチングストップ層として、ＳｉＯ2 層４２または保護層４３を単独で用いる例、さらには半導体素子の活性層形成工程において使用する導電体をエッチングストップ層として利用する例を示している。
【００８９】
図９（ａ）において、半導体ウェハ６１は 半導体ウェハ６と同様にシリコンを材質とするウェハ基部層４０を主体としており、半導体ウェハ６１の回路形成面６１ａ（第１の面）には、個片の半導体素子の回路を構成する活性層４１が格子状配置で形成されている。活性層４１の上面には、各活性層４１を個別に覆って、個別ＳｉＯ2 層４２ａが形成され、各個別ＳｉＯ2 層４２ａの間は、ダイシングラインに相当する位置に形成された溝状隙間４２ｂとなっている。
【００９０】
回路形成面６１ａの前面には、個別ＳｉＯ2 層４２ａおよび溝状隙間４２ｂを覆って保護層４３が形成されている。保護層４３は実施の形態１と同様組成であり、個別ＳｉＯ2 層４２ａを隔てる溝状隙間４２ｂの部分では、保護層４３は溝状隙間４２ｂ内に凹入し、保護膜４３の上面にはダイシングラインに相当する線に沿って線状凹部４３ｂが形成されている。
【００９１】
この半導体ウェハ６１を対象としたプラズマダイシングの進行過程について、図１０を参照して説明する。図１０（ａ）は、プラズマダイシング開始前の状態における半導体ウェハ６を示している。マスクの切断線３１ｂの位置に対応した溝状隙間４２ｂ内には保護層４３が凹入しており、この凹入部分は線状凹部４３ｂとなっている。また保護シート３０は半導体ウェハ６１の回路形成面６１ａ側の保護層４３の表面に貼り付けられている。
【００９２】
プラズマダイシングが開始され、ウェハ基部層用ガスのプラズマによるプラズマエッチングが開始されると、フッ素系ガスのプラズマがマスク側（レジスト膜３１ａ側）から半導体ウェハ６に照射され、実施の形態１と同様にウェハ基部層４０には図１０（ｂ）に示すように切断線３１ｂの部分のみに切断溝６１ｄが形成される。図１０（ｂ）は、プラズマエッチングが開始された後、プラズマ処理時間が経過して切断溝６１ｄの形成が進行した状態を示している。
【００９３】
このとき実施の形態１と同様に処理室２内におけるエッチングレート分布の不均一に起因して、切断溝３１ｂによってプラズマエッチングの進行にばらつきが生じる。図１０（ｂ）に示すように、エッチングレートが高い範囲にある右側の切断線３１ｂの位置で切断溝６１ｄが既にウェハ基部層４０の全厚みを切断して下端部が溝状隙間４２ｂ内の保護膜４３に到達する位置まで形成されている。この時点において、エッチングレートが低い範囲にある左側の切断線３１ｂの位置では切断溝６１ｄは未だウェハ基部層４０の下面まで到達しておらず、切断が未完了の状態にある。
【００９４】
この後ウェハ基部層４０の切断が完了すると、プラズマの作用が溝状隙間４２ｂ内の保護膜４３におよび、切断溝６１ｄは保護膜４３へ進入を開始する。図１０（ｃ）は、エッチングレートが低い範囲にある左側の切断線３１ｂの位置において、切断溝６１ｄがウェハ基部層４０の全厚みを貫通して、下端部が溝状隙間４２ｂ内の保護膜４３に到達している。
【００９５】
この状態で、プラズマ発生用ガスの切換が行われ、保護層エッチング用ガスがプラズマ発生用ガスとして供給される。これにより、有機物よりなる保護層４３は、酸素を含むガスのプラズマによって速やかにプラズマエッチングされ、図１０（ｄ）に示すように、切断溝６１ｄがウェハ基部層４０，ＳｉＯ2 層４２および保護層４３を貫通して半導体ウェハ６１の全厚みに到達することにより、半導体ウェハ６１は半導体素子６１ｃの個片毎に分割される。
【００９６】
次に図９（ｂ）に示す半導体ウェハ６２について説明する。図９（ｂ）において、半導体ウェハ６２は 半導体ウェハ６と同様にシリコンを材質とする基部層４０を主体としており、半導体ウェハ６２の回路形成面６２ａ（第１の面）には、個片の半導体素子の回路を構成する活性層４１が格子状配置で形成されている。活性層４１の上面には、回路形成面６１ａの全面を覆ってＳｉＯ2 層４２が形成されており、ＳｉＯ2 層４２の上面には各活性層４１を個別に覆う配置で、個別保護層４３ａが重ねて形成されている。各個別保護層４３ａの間は、ダイシングラインに相当する位置に形成された溝部４３ｃとなっている。
【００９７】
この半導体ウェハ６２を対象としたプラズマダイシングの進行過程について、図１１を参照して説明する。図１１（ａ）は、プラズマダイシング開始前の状態における半導体ウェハ６２を示しており、マスクの切断線３１ｂの位置に対応して、個別保護層４３ａの間には溝部４３ｃが設けられている。また保護シート３０は半導体ウェハ６２の回路形成面６２ａ側の個別保護層４３ａの表面に貼り付けられている。
【００９８】
プラズマダイシングが開始され、ウェハ基部層用ガスのプラズマによるプラズマエッチングが開始されると、フッ素系ガスのプラズマがマスク側（レジスト膜３１ａ側）から半導体ウェハ６に照射され、実施の形態１と同様にウェハ基部層４０には図１１（ｂ）に示すように切断線３１ｂの部分のみに切断溝６１ｄが形成される。図１１（ｂ）は、プラズマエッチングが開始された後、プラズマ処理時間が経過して切断溝６１ｄの形成が進行した状態を示している。
【００９９】
このとき実施の形態１と同様に処理室２内におけるエッチングレート分布の不均一に起因して、切断溝３１ｂによってプラズマエッチングの進行にばらつきが生じる。図１１（ｂ）に示すように、エッチングレートが高い範囲にある右側の切断線３１ｂの位置で切断溝６２ｄが既にウェハ基部層４０の全厚みをほぼ切断して下端部がＳｉＯ2 層４２に到達する位置まで形成されている。これに対し、エッチングレートが低い範囲にある左側の切断線３１ｂの位置では切断溝６２ｄは未だウェハ基部層４０の下面まで到達しておらず、切断が未完了の状態にある。
【０１００】
そしてウェハ基部層４０の切断が完了すると、プラズマの作用がＳｉＯ2 層４２に及ぶようになる。図１１（ｃ）は、エッチングレートが低い範囲にある左側の切断線３１ｂの位置において切断溝６２ｄがウェハ基部層４０の全厚みを貫通して下端部がＳｉＯ2 層に到達した状態を示している。この状態では、右側の切断溝６２ｄは既にＳｉＯ2 層４２に進入している。
【０１０１】
この状態で、プラズマ発生用ガスの切換が行われ、ＳｉＯ2 層エッチング用ガスが第２のプラズマ発生用ガスとして供給される。これにより、ＳｉＯ2 層４２は水素結合を有するフッ素系ガスのプラズマによって速やかにプラズマエッチングされ、図１１（ｄ）に示すように、切断溝６２ｄがウェハ基部層４０，ＳｉＯ2 層４２を貫通して予め形成された溝部４３ｃとつながることにより、半導体ウェハ６２は半導体素子６２ｃの個片毎に分割される。
【０１０２】
次に図９（ｃ）に示す半導体ウェハ６３について説明する。図９（ｃ）において、半導体ウェハ６３は 半導体ウェハ６と同様にシリコンを材質とする基部層４０を主体としており、半導体ウェハ６３の回路形成面６３ａ（第１の面）には、個片の半導体素子の回路を構成する活性層４１が格子状配置で形成されている。各活性層４１の間には、導体層４１ａが形成されている。
【０１０３】
この導体層４１ａは活性層４１の配線のための回路形成工程において同時に形成されるものであり、アルミニウム（Ａｌ）、アルミニウム−シリコン合金（Ａｌ−Ｓｉ）、アルミニウム−シリコン−銅合金（Ａｌ−Ｓｉ−Ｃｕ）などの導電体のいずれか１つを含んだ組成となっている。この導体層４１ａをエッチングストップ層として利用することにより、新たに別途工程を付加することなくエッチングストップ層形成が行えるという利点がある。
【０１０４】
各活性層４１の上面には、各活性層４１を個別に覆って、個別ＳｉＯ2 層４２ａ、個別保護層４３ａが重ねて形成されている。各個別ＳｉＯ2 層４２ａ、個別保護層４３ａのそれぞれの間は、ダイシングラインに相当する位置に形成された溝部４２ｃ、４３ｃとなっている。
【０１０５】
この半導体ウェハ６３を対象としたプラズマダイシングの進行過程について、図１２を参照して説明する。図１２（ａ）は、プラズマダイシング開始前の状態における半導体ウェハ６３を示しており、マスクの切断線３１ｂの位置に対応して、導体層４１ａ、溝部４２ｃ、４３ｃが設けられている。また保護シート３０は半導体ウェハ６３の回路形成面６３ａ側の個別保護層４３ａの表面に貼り付けられている。
【０１０６】
プラズマダイシングが開始され、ウェハ基部層用ガスのプラズマによるプラズマエッチングが開始されると、フッ素系ガスのプラズマがマスク側から半導体ウェハ６３に照射され、実施の形態１と同様にウェハ基部層４０には図１２（ｂ）に示すように切断線３１ｂの部分のみに切断溝６３ｄが形成される。図１２（ｂ）は、プラズマエッチングが開始された後、プラズマ処理時間が経過して切断溝６３ｄの形成が進行した状態を示している。
【０１０７】
このとき実施の形態１と同様に処理室２内におけるエッチングレート分布の不均一に起因して、切断溝３１ｂによってプラズマエッチングの進行にばらつきが生じ、図１２（ｂ）に示すように、エッチングレートが高い範囲にある右側の切断線３１ｂの位置で切断溝６３ｄが既に導体層４１ａに到達する位置まで形成された時点において、エッチングレートが低い範囲にある左側の切断線３１ｂの位置では、切断溝６３ｄは未だウェハ基部層４０の途中までしか到達していない。
【０１０８】
この後ウェハ基部層４０の切断が完了すると、切断溝６３ｄは導体層４１ａに到達するが、第１のプラズマ発生用ガスによる導体層４１ａのエッチングレートは低いため、図１２（ｃ）に示すように、左側の切断溝６３ｄが導体層４１ａに到達した時点においても、右側の切断溝６３ｄは導体層４１ａ内にほとんど進入していない。
【０１０９】
そしてこの状態で、プラズマ発生用ガスの切換が行われ、塩素または塩素系のガス（例えばＢｃｌ3 ）を含む混合ガスが第２のプラズマ発生用ガスとして供給される。これにより、導体層４１ａは塩素系ガスのプラズマによって速やかにプラズマエッチングされ、図１２（ｄ）に示すように、切断溝６３ｄが予め形成された溝部４２ｂ、４３ｂとつながることにより、半導体ウェハ６３は半導体素子６３ｃの個片毎に分割される。
【０１１０】
上記説明したように、本実施の形態２の各実施例に示す半導体ウェハ６のプラズマダイシングにおいては、回路形成面に重ねて形成されるＳｉＯ2 層４２、保護層４３および導体層４１ａのいずれかをエッチングの進行を抑制するエッチングストップ層として利用するようにしている。これにより、ウェハ基部層４０のシリコンを対象とする第１のプラズマダイシング工程においては、実施の形態１と同様にエッチングストップ層がエッチングレート分布のばらつきに起因するエッチング進行度合いの差を緩和するバッファ層として機能する。
【０１１１】
そしてエッチングストップ層としてのＳｉＯ2 層４２、保護層４３および導体層４１ａのいずれかを対象とする第２のプラズマエッチング工程においては、これらの層がいずれも本来薄い層であり、しかも高いエッチングレートを実現可能なプラズマ発生用ガスを選定して用いることから、エッチングは短時間で速やかに完了し、保護シート３０がプラズマに直接露呈される状態は極めて短時間しか発生しない。
【０１１２】
これにより、従来のプラズマダイシングにおいて未解決の課題であったエッチングレートの不均一に起因する保護シートへの熱ダメージ、すなわちエッチングレートが高い範囲において、半導体ウェハのシリコンがエッチングされた後においてもエッチングが継続して行われる結果、半導体ウェハ下面側の保護シートがプラズマに直接曝されることによる熱ダメージを極小に抑制することができる。
【０１１３】
上記説明したように、各実施の形態に示す半導体装置の製造方法においては、半導体ウェハのダイシングラインに相当する位置に、フッ素系ガスのプラズマによるエッチングレートが、シリコンを対象としたエッチングレートよりも低い材質を含んだエッチングストップ層を形成しておき、第１のプラズマ発生用ガスであるフッ素系ガスを含む混合ガス用いてシリコンよりなるウェハ基部層をエッチングする第１のプラズマダイシング工程の後に、この第１のプラズマダイシング工程により露呈したＳｉＯ2 層や保護層などのエッチングストップ層を、フッ素系ガスのプラズマよりも高いエッチングレートでエッチング可能な第２のプラズマ発生用ガスのプラズマを用いてエッチングする第２のプラズマダイシング工程を行うようにしたものである。
【０１１４】
これにより、ウェハ基部層をエッチングする過程においてエッチングレート分布の不均一に起因して発生するエッチング進行度合いのばらつきを、エッチングストップ層のバッファ機能によって吸収することができる。そしてエッチングストップ層を対象としたエッチングにおいては、エッチングストップ層の組成に応じて高いエッチングレートが実現可能なプラズマ発生用ガスを選定して用いることにより、短時間で速やかにエッチングを完了することができる。したがって、半導体ウェハのエッチング完了後もなお保護シートへプラズマの作用が及ぶことによる保護シートへの熱ダメージを防止することができる。
【０１１５】
【発明の効果】
本発明によれば、半導体ウェハの切断線に相当する位置に第１のプラズマ発生用ガスのプラズマによるエッチングレートが、シリコンを対象とした第１のプラズマ発生用ガスのプラズマによるエッチングレートよりも低い材質を含んだエッチングストップ層を形成しておき、第１のプラズマ発生用ガスのプラズマを用いてシリコンをエッチングする第１のプラズマダイシング工程の後に、この第１のプラズマダイシング工程により露呈したエッチングストップ層を第１のプラズマ発生用ガスのプラズマよりも高いエッチングレートでエッチング可能な第２のプラズマ発生用ガスのプラズマを用いてエッチングする第２のプラズマダイシング工程を行うようにしたので、プラズマエッチングによる半導体ウェハの切断において、保護シートへの熱ダメージを防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１のプラズマ処理装置の側断面図
【図２】本発明の実施の形態１のプラズマ処理装置の下部電極の部分断面図
【図３】本発明の実施の形態１の半導体ウェハの斜視図
【図４】本発明の実施の形態１のプラズマ処理装置の断面図
【図５】本発明の実施の形態１のプラズマ処理装置の制御系の構成を示すブロック図
【図６】本発明の実施の形態１の半導体装置の製造方法の工程説明図
【図７】本発明の実施の形態１のプラズマ処理方法のフロー図
【図８】本発明の実施の形態１の半導体装置の製造方法におけるプラズマダイシングの工程説明図
【図９】本発明の実施の形態２の半導体ウェハの斜視図
【図１０】本発明の実施の形態２の半導体装置の製造方法におけるプラズマダイシングの工程説明図
【図１１】本発明の実施の形態２の半導体装置の製造方法におけるプラズマダイシングの工程説明図
【図１２】本発明の実施の形態２の半導体装置の製造方法におけるプラズマダイシングの工程説明図
【符号の説明】
２ 処理室
３ 下部電極
４ 上部電極
６、６１、６２、６３ 半導体ウェハ
６ａ、６１ａ、６２ａ、６３ａ 回路形成面
６ｃ、６１ｃ、６２ｃ、６３ｃ 半導体素子
６ｄ、６１ｄ、６２ｄ、６３ｄ 切断溝
２１ ウェハ基部層用エッチングガス供給部
２２ ＳｉＯ2 層用エッチングガス供給部
２３ 保護層用エッチングガス供給部
３０ 保護シート
３１ レジスト膜
３１ｂ 切断線
４１ 活性層
４２ ＳｉＯ2 層
４３ 保護層
【発明の属する技術分野】
本発明は、複数の半導体素子が形成された半導体ウェハを半導体素子の個片毎に分割して半導体装置を得る半導体装置の製造方法およびこの製造方法に関するものである。
【０００２】
【従来の技術】
電子機器の基板などに実装される半導体装置は、ウェハ状態で回路パターン形成が行われた半導体素子にリードフレームのピンや金属バンプなどを接続するとともに樹脂などで封止するパッケージング工程を経て製造されている。最近の電子機器の小型化に伴って半導体装置の小型化も進み、中でも半導体素子を薄くする取り組みが活発に行われている。
【０００３】
薄化された半導体素子は外力に対する強度が弱く、特にウェハ状態の半導体素子を素子毎に分離するダイシング工程においては、切断時にダメージを受けやすく、加工歩留まりの低下が避けられないという問題点がある。このような薄化された半導体素子を切断する方法として、機械的な切断方法に替えてプラズマのエッチング作用によって切断溝を形成することにより半導体ウェハを切断する方法（プラズマダイシング）が提案されている（例えば特許文献１参照）。
【０００４】
【特許文献１】
特開２００２−９３７５２号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来技術に示すプラズマダイシングにおいては、プラズマのエッチング作用の不均一さに起因して、以下のような課題が解決されないままであった。プラズマエッチングにおいては、予め切断線以外の領域をレジスト層で覆うマスキングが行われる。そしてマスキング後の半導体ウェハはプラズマ処理装置の処理室内に収容され、処理室内で切断線の範囲のみをプラズマに曝露させて、この部分のシリコンをエッチングにより除去する。
【０００６】
ところでプラズマによるエッチング作用の度合いを示すエッチングレートは必ずしも均一ではなく、エッチングレートの分布は処理室内においてばらつきを示す。このため、処理室内に載置された半導体ウェハの切断線のうち、エッチングレートが高い範囲に位置する切断線はプラズマダイシングにおいて他の部分よりも短時間でシリコンが除去され切断を完了する。
【０００７】
そしてこの範囲の切断線は、エッチングレートが低い範囲に位置する切断線でのシリコン除去が完了するまで引き続きプラズマに曝露される。したがってエッチングレートが高い範囲においては、シリコンが完全に除去されることによって半導体ウェハ下面側の保護シートがプラズマに直接曝されることとなる。
【０００８】
そしてこの状態でプラズマ処理が継続されると、保護シートにプラズマの熱が直接作用する結果、保護シートが過度に加熱されて焼損や変形などの不具合を生じるおそれがある。このように、従来のプラズマダイシングにおいては、プラズマのエッチング作用の不均一さに起因する保護シートの熱ダメージを有効に防止することができなかった。
【０００９】
そこで本発明は、プラズマエッチングによる半導体ウェハの切断において、保護シートへの熱ダメージを防止することができる半導体装置の製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
請求項１記載の半導体装置の製造方法は、シリコンを主材質とし複数の半導体素子が第１の面に形成された半導体ウェハをプラズマダイシングによって切断して半導体素子の個片毎に分割された半導体装置を得る半導体装置の製造方法であって、前記第１の面側であって半導体ウェハを前記個片に区分して設定された切断線に相当する位置に、フッ素系のガスを含んだ混合ガスである第１のプラズマ発生用ガスを用いたプラズマによるエッチングレートが前記第１のプラズマ発生用ガスを用いたプラズマによるシリコンを対象としたエッチングレートよりも低い材質を含んだエッチングストップ層を形成する工程と、前記第１の面に剥離可能な保護シートを貼付け、前記第１の面の反対側の第２の面に前記切断線を定めるマスクを形成する工程と、前記第２の面側より前記第１のプラズマ発生用ガスのプラズマを用いてシリコンをエッチングする第１のプラズマダイシング工程と、前記第１のプラズマダイシング工程により露呈した前記エッチングストップ層を前記第１のプラズマ発生用ガスのプラズマよりも高いエッチングレートでエッチング可能な第２のプラズマ発生用ガスのプラズマを用いてエッチングする第２のプラズマダイシング工程とを含み、また前記エッチングストップ層が少なくともＳｉＯ ２ であり、前記第２のプラズマ発生用ガスがＣＨＦ３またはＣＦ４＋Ｈ２を含んだ混合ガスを含む。
【００１６】
請求項２記載の半導体装置の製造方法は、シリコンを主材質とし複数の半導体素子が第１の面に形成された半導体ウェハをプラズマダイシングによって切断して半導体素子の個片毎に分割された半導体装置を得る半導体装置の製造方法であって、前記第１の面側であって半導体ウェハを前記個片に区分して設定された切断線に相当する位置に、フッ素系のガスを含んだ混合ガスである第１のプラズマ発生用ガスを用いたプラズマによるエッチングレートが前記第１のプラズマ発生用ガスを用いたプラズマによるシリコンを対象としたエッチングレートよりも低い材質を含んだエッチングストップ層を形成する工程と、前記第１の面に剥離可能な保護シートを貼付け、前記第１の面の反対側の第２の面に前記切断線を定めるマスクを形成する工程と、前記第２の面側より前記第１のプラズマ発生用ガスのプラズマを用いてシリコンをエッチングする第１のプラズマダイシング工程と、前記第１のプラズマダイシング工程により露呈した前記エッチングストップ層を前記第１のプラズマ発生用ガスのプラズマよりも高いエッチングレートでエッチング可能な第２のプラズマ発生用ガスのプラズマを用いてエッチングする第２のプラズマダイシング工程とを含み、前記エッチングストップ層が少なくとも有機物であり、前記第２のプラズマ発生用ガスが少なくとも酸素を含む。
【００２０】
本発明によれば、半導体ウェハの切断線に相当する位置に第１のプラズマ発生用ガスのプラズマによるエッチングレートが、シリコンを対象とした第１のプラズマ発生用ガスのプラズマによるエッチングレートよりも低い材質を含んだエッチングストップ層を形成しておき、第１のプラズマ発生用ガスのプラズマを用いてシリコンをエッチングする第１のプラズマダイシング工程の後に、この第１のプラズマダイシング工程により露呈したエッチングストップ層を第１のプラズマ発生用ガスのプラズマよりも高いエッチングレートでエッチング可能な第２のプラズマ発生用ガスのプラズマを用いてエッチングする第２のプラズマダイシング工程を行うことにより、プラズマエッチングによる半導体ウェハの切断において、保護シートへの熱ダメージを防止することができる。
【００２１】
【発明の実施の形態】
（実施の形態１）
図１は本発明の実施の形態１のプラズマ処理装置の側断面図、図２は本発明の実施の形態１のプラズマ処理装置の下部電極の部分断面図、図３は本発明の実施の形態１の半導体ウェハの斜視図、図４は本発明の実施の形態１のプラズマ処理装置の断面図、図５は本発明の実施の形態１のプラズマ処理装置の制御系の構成を示すブロック図、図６は本発明の実施の形態１の半導体装置の製造方法の工程説明図、図７は本発明の実施の形態１のプラズマ処理方法のフロー図、図８は本発明の実施の形態１の半導体装置の製造方法におけるプラズマダイシングの工程説明図である。
【００２２】
まず図１〜図３を参照してプラズマ処理装置について説明する。このプラズマ処理装置は、複数の半導体素子が回路形成面（第１の面）に形成された半導体ウェハを半導体素子の個片毎に分割して、薄化された半導体装置を得る半導体装置の製造過程において使用されるものであり、半導体ウェハを切断する半導体ウェハの切断装置として用いられる。
【００２３】
この半導体装置の製造過程においては、まず半導体ウェハの回路形成面に保護シートが貼り付けられ、回路形成面の反対側の裏面には、半導体ウェハを半導体素子の個片毎に分割するための切断線を定めるマスクが形成される。そしてこの状態の半導体ウェハを対象として本プラズマ処理装置によって、プラズマダイシングが行われる。
【００２４】
図１において、真空チャンバ１の内部は上述の半導体ウェハを対象としたプラズマ処理を行う処理室２となっており、減圧下でプラズマを発生させるための密閉空間が形成可能となっている。処理室２内部の下方には下部電極３が配置されており、下部電極３の上方には上部電極４が下部電極３に対して対向配置されている。下部電極３および上部電極４はそれぞれ円筒形状であり、処理室２内において同心配置となっている。
【００２５】
下部電極３はアルミニウムなどの導電体によって製作されており、円盤状の電極部３ａから下方に支持部３ｂを延出させた形状となっている。そして支持部３ｂを絶縁部材５を介して真空チャンバ１に保持させることにより、電気的に絶縁された状態で装着されている。上部電極４は下部電極３と同様にアルミニウムなどの導電体で製作されており、円盤状の電極部４ａから上方に支持部４ｂを延出させた形状となっている。
【００２６】
支持部４ｂは真空チャンバ１と電気的に導通しており、電極昇降機構（図示省略）によって昇降可能となっている。上部電極４が下降した状態では、上部電極４と下部電極３との間には、プラズマ処理のためのプラズマ放電を発生させる放電空間が形成される。電極昇降機構は電極間距離変更手段として機能し、上部電極４を昇降させることにより、下部電極３と上部電極４との間の電極間距離を変更することができる。
【００２７】
次に、下部電極３の構造および処理対象の半導体ウェハについて説明する。下部電極３の電極部３ａの上面は、半導体ウェハを載置する平面状の保持面（平面）となっており、保持面の外縁部には絶縁被覆層３ｆが設けられている。絶縁被覆層３ｆはアルミナなどのセラミックによって形成されており、これにより、下部電極３の外縁部は放電空間内に発生したプラズマから絶縁され、異常放電の発生が防止される。
【００２８】
図２は、プラズマダイシングが開始される前の半導体ウェハ６を下部電極３に載置した状態を示している。半導体ウェハ６の表面側（図２において下面側）には保護シート３０が貼着されている。半導体ウェハ６を下部電極３上に載置した状態では、保護シート３０は電極部３ａの上面の保持面３ｇに密着する。保護シート３０は、ポリオレフィン、ポリイミド、ポリエチレンテレフタレートなどの絶縁体の樹脂を１００μｍ程度の厚みの膜に形成した樹脂シートであり、保護シート３０を半導体ウェハ６に貼り付けた状態において、保護シート３０は、後述するように半導体ウェハ６を電極部３ａの保持面３ｇによって静電吸着する際の誘電体として機能する。
【００２９】
回路形成面の反対側（図２において上側）の裏面２ｂ（第２の面）には、後述するプラズマダイシングにおける切断線を定めるマスクが形成されている。このマスクは、後述するように裏面を機械加工によって研削した後に、レジスト膜でパターニングすることにより形成され、これによりプラズマエッチングの対象となる切断線３１ｂの部分を除く領域がレジスト膜３１ａで覆われる。レジスト膜３１ａを区分する切断線３１ｂは、図３に示すダイシングライン４４の位置に対応して形成される。
【００３０】
ここで図３を参照して、半導体ウェハ６の構成について説明する。半導体ウェハ６はシリコンを材質とするウェハ基部層４０を主体としており、半導体ウェハ６の回路形成面６ａ（第１の面）には、個片の半導体素子の回路を構成する活性層４１が格子状配置で形成されている。この格子状配置において、各活性層相互を隔てる間隔は、プラズマダイシングにおける切断幅に対応した大きさとなっている。
【００３１】
活性層４１の上面には、回路形成面６ａの全面を覆ってＳｉＯ2 層４２および保護層（パッシべーション層）４３が重ねて形成されている。保護層４３としては、ＳｉＮなどのセラミック層やポリイミドなどの有機物層が用いられる。保護層４３の上面に示す格子状のダイシングライン４４は、半導体ウェハ６を各活性層４１に対応した半導体素子の個片に区分するものであり、各活性層相互を隔てる位置に対応して設定される。
【００３２】
本実施の形態においては、ＳｉＯ2 層４２および保護層４３を、本来の機能のほかに、半導体ウェハ６をプラズマエッチングによって切断するプラズマダイシングにおいて、エッチングストップ層として機能させるようにしている。エッチングストップ層は、以下に説明するように、処理室２内部におけるエッチングレート分布のばらつきに起因する不具合を防止する機能を有するものである。
【００３３】
本実施の形態に示すプラズマダイシングにおいては、半導体ウェハ６の全面をプラズマエッチングの対象とすることにより、半導体ウェハ６を一括して半導体素子の個片毎に分割するようにしている。このプラズマダイシングの過程において、エッチングレート分布の不均一によりエッチングは必ずしも半導体ウェハ６の全面にわたって均一には進行せず、半導体ウェハ６上における位置によってばらつきを生じる。
【００３４】
そしてエッチングレートが高い範囲においては、半導体ウェハ６のウェハ基部層４０のエッチングが完了した後にも、他の範囲において同様にエッチングが完了するまで継続してプラズマの作用を受けることから、半導体ウェハ６に貼り付けられた保護シート３０にまでプラズマの作用が及ぶことによる不具合が生じる。エッチングストップ層は、このようなエッチングの進行のばらつきを吸収するバッファ層としての機能を有するものである。
【００３５】
すなわち、プラズマダイシングおいて切断の主対象となるシリコンのウェハ基部層４０と保護シート３０との間に、シリコンをエッチング対象として使用されるプラズマ発生用ガスを用いたプラズマエッチングの進行を遅滞させる層（エッチングストップ層）を介在させることにより、保護シート３０へのダメージを極小に抑えるようにしている。そして本実施の形態では、このエッチングストップ層として、半導体ウェハ６が本来有するＳｉＯ2 層４２や保護層４３を用いるようにしている。
【００３６】
図２に示すように、下部電極３には保持面３ｇに開口する吸着孔３ｅが複数設けられており、吸着孔３ｅは下部電極３の内部に設けられた吸引孔３ｃに連通している。吸引孔３ｃは図１に示すように、ガスライン切換バルブ１１を介して真空吸着ポンプ１２に接続されており、ガスライン切換バルブ１１はチッソガスを供給するＮ2 ガス供給部１３に接続されている。ガスライン切換バルブ１１を切り換えることにより、吸引孔３ｃを真空吸着ポンプ１２，Ｎ2 ガス供給部１３に選択的に接続させることができる。
【００３７】
吸引孔３ｃが真空吸着ポンプ１２と連通した状態で真空吸着ポンプ１２を駆動することにより、吸着孔３ｅから真空吸引して下部電極３に載置された半導体ウェハ６を真空吸着して保持する。したがって吸着孔３ｅ、吸引孔３ｃ、真空吸着ポンプ１２は下部電極３の保持面３ｇに開口した吸着孔３ｅから真空吸引することにより、保護シート３０を電極部３ａの保持面３ｇに密着させた状態で、半導体ウェハ６を真空吸着により保持する吸着保持手段となっている。
【００３８】
また吸引孔３ｃをＮ2 ガス供給部１３に接続させることにより、吸着孔３ｅから保護シート３０の下面に対してチッソガスを噴出させることができるようになっている。後述するようにこのチッソガスは、保護シート３０を保持面３ｇから強制的に離脱させる目的のブロー用ガスである。
【００３９】
下部電極３には冷却用の冷媒流路３ｄが設けられており、冷媒流路３ｄは冷却機構１０と接続されている。冷却機構１０を駆動することにより、冷媒流路３ｄ内を冷却水などの冷媒が循環し、これによりプラズマ処理時に発生した熱によって昇温した下部電極３や下部電極３上の保護テープ３０が冷却される。冷媒流路３ｄおよび冷却機構１０は、下部電極３を冷却する冷却手段となっている。
【００４０】
処理室２に連通して設けられた排気ポート１ａには、排気切換バルブ７を介して真空ポンプ８が接続されている。排気切換バルブ７を排気側に切り換えて真空ポンプ８を駆動することにより、真空チャンバ１の処理室２内部が真空排気され、処理空２内が減圧される。処理室２は圧力センサ（図示省略）を備えており、この圧力センサの圧力計測結果に基づいて真空ポンプ８を制御することにより、処理室２内を所望の圧力に減圧することができる。真空ポンプ８は、処理室２内を所望の圧力に減圧する減圧手段となっている。排気切換バルブ７を大気開放側に切り換えることにより、処理空２内には大気が導入され、処理室２内部の圧力が大気圧に復帰する。
【００４１】
次に上部電極４の詳細構造について説明する。上部電極４は、中央の電極部４ａと電極部４ａを囲んで外周部に張り出して設けられた絶縁体からなる張出部４ｆを備えた構成となっている。張出部４ｆの外形は下部電極３よりも大きく、下部電極３よりも外側に広がった形状で配置されている。上部電極４の下面中央部には、ガス吹出部４ｅが設けられている。
【００４２】
ガス吹出部４ｅは、上部電極４と下部電極３の間の放電空間においてプラズマ放電を発生させるためのプラズマ発生用ガスを供給する。ガス吹出部４ｅは、内部に多数の微細孔を有する多孔質材料を円形の板状に加工した部材であり、ガス滞留空間４ｇ内に供給されたプラズマ発生用ガスを、これらの微細孔を介して放電空間内に満遍なく吹き出させて均一な状態で供給する。支持部４ｂ内には、ガス滞留空間４ｇに連通するガス供給孔４ｃが設けられており、ガス供給孔４ｃはガス流量調整部１９を介して、以下に説明するプラズマ発生用ガス供給部に接続されている。
【００４３】
プラズマ発生用ガス供給部は、ガス切換バルブ２０、ウェハ基部層エッチング用ガス供給部２１，ＳｉＯ2 層エッチング用ガス供給部２２，保護層エッチング用ガス供給部２３より構成され、プラズマダイシングにおいて使用される複数種類のプラズマ発生用ガスのいずれかを、ガス選択手段であるガス切換バルブ２０によって選択的に切り換えて放電空間内に供給する。
【００４４】
上述のプラズマ発生用ガスの供給において、ガス流量調整部１９を後述する制御部３３からの指令に従って制御することにより、放電空間内に供給されるガスの流量を任意に調整できるようになっている。これにより、プラズマ発生用ガス供給状態における処理室２内の圧力が、予め設定されたプラズマ処理条件および圧力センサによる処理室２内の圧力に基づいて制御される。したがって、ガス流量調整部１９は、処理室２内の圧力を制御する圧力制御手段となっている。
【００４５】
ウェハ基部層エッチングガス供給部２１は、シリコンを材質とするウェハ基部層をエッチング対象とする場合に、六フッ化硫黄（ＳＦ6 ）や四フッ化炭素（ＣＦ4 ）とヘリウムガスの混合ガスなど、フッ素系のガス含んだ混合ガスをプラズマ発生用ガスとして供給する。ウェハ基部層エッチングガス供給部２１は、フッ素系のガス含んだ混合ガスである第１のプラズマ発生用ガスを供給する第１のプラズマ発生用ガス供給手段となっている。
【００４６】
ＳｉＯ2 層エッチング用ガス供給部２２は、ＳｉＯ2 層をエッチング対象とする場合に、水素結合を有するフッ素系ガス（例えばＣＨＦ3 ），またはフッ素系ガスと水素を含んだ混合ガス（例えばＣＦ4 ＋Ｈ2 ）をプラズマ発生用ガスとして供給する。また保護層エッチング用ガス供給部２３は、ポリイミドなどの有機物層をエッチング対象とする場合に、酸素を含んだ混合ガスをプラズマ発生用ガスとして供給する。また、保護層４３としてＳｉＮ層を用いる場合には、フッ素系ガスと酸素を含んだ混合ガス（例えばＣＦ4 ＋Ｏ2 ）をプラズマ発生用ガスとして供給する。これらのガスは、いずれも対象とする材質を高効率でエッチングできる特性を備えたガスである。
【００４７】
ここで、エッチングレート比について説明する。上述のようにエッチングストップ層が機能するためには、シリコンをエッチングの対象として用いられるフッ素系のガスを含む混合ガス（第１のプラズマ発生用ガス）のプラズマを用いた場合のエッチングレートが低いことが求められる。このため、ここではエッチングストップ層として機能を果たすために適当な材質であるか否かを判定するため、材質適否判定のためのエッチングレート比を定義している。
【００４８】
すなわち、基準材質としてのシリコンを対象として前述の第１のプラズマ発生用ガスを用いたプラズマによるエッチングレートｒO に対する、エッチングストップ層を対象とした第１のプラズマ発生用ガスを用いたプラズマによるエッチングレートｒの比（ｒ／ｒO ）でエッチングレート比Ｒを定義する。換言すれば、エッチングレート比Ｒは基準材質としてのシリコンをエッチング対象とした場合のエッチングレートを１としたときの、同一のプラズマ発生用ガスを用いて当該材質をプラズマエッチングしたときのエッチングレートを示すものであり、シリコンと比較してエッチングされやすい材質であるか否かを示す指標値である。
【００４９】
例えば、エッチングレート比Ｒが１であれば、第１のプラズマ発生用ガスを用いてプラズマエッチングした場合に、シリコンと同一のエッチング効果が得られることを示しており、エッチングレート比Ｒが０．１であれば、シリコンの０．１倍しかエッチングされないことを示している。そしてここでは、エッチングレート比Ｒが０．６以下であれば、エッチングストップ層として使用可能であると判定する。
【００５０】
本実施の形態に示す実際の材質例では、ＳｉＯ2 、ＳｉＮ、ポリイミドのエッチングレート比Ｒ（実測結果より）は、それぞれ０．１，０．０５，０．６である。すなわちこれらの材質はいずれも、第１のプラズマ発生用ガスを用いたプラズマではエッチングされにくい材質であり、半導体ウェハ６のＳｉＯ2 層４２，保護層４３（ＳｉＮまたはポリイミド）は、いずれもエッチングストップ層として適切であると判定されている。
【００５１】
このように、エッチングストップ層を設定する場合には、フッ素系の混合ガスを含む第１のプラズマ発生用ガスのプラズマによってエッチングされにくい材質が選定されるが、プラズマダイシングにおいては、ウェハ基部層４０のみならず、エッチングストップ層も含めて半導体ウェハ６全体を効率よく切断する必要がある。このため、本実施の形態に示すプラズマ処理装置では、上述のようにエッチングストップ層をエッチングするのに適切な種類のガスを第２のプラズマ発生用ガスとして選定し、プラズマダイシング過程において第１のプラズマ発生用ガスと切り換えて使用するようにしている。
【００５２】
すなわち、ＳｉＯ2 層エッチング用ガス供給部２２によって供給される水素結合を有するフッ素系ガス（例えばＣＨＦ3 ）やフッ素系ガスと水素を含んだ混合ガス（例えばＣＦ4 ＋Ｈ2 ），保護層エッチング用ガス供給部２３によって供給される酸素を含んだ混合ガスやフッ素系ガスと酸素を含んだ混合ガス（例えばＣＦ4 ＋Ｏ2 ）は、エッチングストップ層を第１のプラズマ発生用ガスのプラズマよりも高いエッチングレートでエッチング可能な第２のプラズマ発生用ガスであり、ＳｉＯ2 層エッチング用ガス供給部２２および保護層エッチング用ガス供給部２３は、第２のプラズマ発生用ガス供給手段となっている。
【００５３】
ここでエッチングストップ層の適正厚みについて説明する。エッチングストップ層の適正厚みは、エッチングレート分布の不均一に起因するエッチング進行度合いのばらつきを吸収するバッファ機能を果たすのに最小限必要とされる必要厚みＸに基づいて決定される。必要厚みＸは、半導体ウェハ６のウェハ基部層４０の厚みＹ、エッチングレート分布のばらつきＺ（％）およびエッチングレート比Ｒの各数値を用いて、
Ｘ＝Ｙ×２Ｚ／１００×Ｒ・・・・（式１）
の計算式を用いて求められる。ここでエッチングレート分布のばらつきＺは、半導体ウェハ６をプラズマエッチングする際の、半導体ウェハ６上におけるエッチングレートのばらつきの度合いを示す指標である。例えば、ばらつきＺが±１０％であれば、半導体ウェハ６の部分によってエッチング進行度合いに最大で２０％の差が生じることを示している。
【００５４】
（式１）によって求められたＸは、エッチング完了時点におけるばらつきＺに起因するエッチング進行度合いの差を吸収できるようなエッチングストップ層の厚みに相当し、エッチングレートが最も低い位置においてウェハ基部層４０のエッチングが完了した時点に、エッチングレートが最も高い位置においてエッチングストップ層のエッチングが完了するような厚みに相当する。
【００５５】
例えば、エッチング分布が±１０％、ウェハ厚みＹが５０μｍ、エッチングレート比が０．１のＳｉＯ2 層を単層でエッチングストップ層として用いる場合には、必要なエッチングストップ層の厚みＸは（式１）により、１μｍで与えられる。すなわち、この厚みのエッチングストップ層を設けることにより、エッチングレートが最も低い位置でウェハ基部層のエッチングが完了したタイミングにおいて、最もエッチングレートが高い位置ではウェハ基部層に加えてエッチングストップ層のエッチングが完了することになる。
【００５６】
図１において、下部電極３は、マッチング回路１６を介して高周波電源部１７に電気的に接続されている。高周波電源部１７を駆動することにより、接地部９に接地された真空チャンバ１と導通した上部電極４と下部電極３の間には高周波電圧が印加される。これにより、処理室２内部では上部電極４と下部電極３との間の放電空間においてプラズマ放電が発生し、処理室２内に供給されたプラズマ発生用ガスがプラズマ状態に移行する。マッチング回路１６は、このプラズマ発生時において処理室２内のプラズマ放電回路と高周波電源部１７のインピーダンスを整合させる。
【００５７】
また下部電極３には、ＲＦフィルタ１５を介して静電吸着用ＤＣ電源部１８が接続されている。静電吸着用ＤＣ電源部１８を駆動することにより、図４（ａ）に示すように下部電極３の表面には、負電荷が蓄積される。そしてこの状態で図４（ｂ）に示すように高周波電源部１７を駆動して処理室２内にプラズマを発生させると（図中付点部２９参照）、保持面３ｇ上に保護シート３０を介して載置された半導体ウェハ６と接地部９とを接続する直流印加回路３２が処理室２内のプラズマを介して形成される。これにより、下部電極３，ＲＦフィルタ１５，静電吸着用ＤＣ電源部１８，接地部９，プラズマ、半導体ウェハ６を順次結ぶ閉じた回路が形成され、半導体ウェハ６には正電荷が蓄積される。
【００５８】
そして導電体より成る下部電極３の保持面３ｇに蓄積された負電荷と、半導体ウェハ６に蓄積された正電荷との間には、誘電体としての絶縁層を含む保護シート３０を介してクーロン力が作用し、このクーロン力によって半導体ウェハ６は下部電極３に保持される。このとき、ＲＦフィルタ１５は、高周波電源部１７の高周波電圧が、静電吸着用ＤＣ電源部１８に直接印加されることを防止する。なお、静電吸着用ＤＣ電源部１８の極性は正負逆でもよい。
【００５９】
上記構成において、静電吸着用ＤＣ電源部１８は、下部電極３に直流電圧を印加することにより、保護シート３０で隔てられた半導体ウェハ６と下部電極３の保持面３ｇとの間に作用するクーロン力を利用して、半導体ウェハ６を静電吸着する直流電圧印加手段となっている。すなわち、下部電極３に半導体ウェハ６を保持させる保持手段は、保持面３ｇに開口する複数の吸着孔３ｅを介して保護シート３０を真空吸着する真空吸着手段と、上述の直流電圧印加手段との２種類を使い分けできるようになっている。
【００６０】
処理室２の側面には、処理対象物の出し入れ用の開口部（図示省略）が開閉自在に設けられている。半導体ウェハ６の搬入・搬出に際しては、電極昇降機構により上部電極４を上昇させて下部電極３上に搬送用のスペースを確保した状態で、ウェハ搬送機構によって開口部を介して半導体ウェハ６の出し入れが行われる。
【００６１】
次に図５を参照して、プラズマ処理装置の制御系の構成について説明する。図５において、制御部３３には各種のデータや処理プログラムを記憶する記憶部３４が接続されており、記憶部３４はプラズマ処理条件３４ａや、プラズマ処理の動作プログラム３４ｂを記憶する。操作・入力部３５はキーボードなどの入力手段であり、プラズマ処理条件などのデータ入力や操作コマンドの入力を行う。表示部３６はディスプレイ装置であり、操作入力時の案内画面などの表示を行う。
【００６２】
動作プログラム３４ｂに基づいて実行されるプラズマ処理動作においては、制御部３３が、ガス切換バルブ２２，ガス流量調整部１９，ガスライン切換バルブ１１、高周波電源部１７，静電吸着用ＤＣ電源部１８，排気切換バルブ１８，真空ポンプ８．真空吸着ポンプ１２，扉開閉機構２６，電極昇降機構２４の各部を制御する。このとき、圧力センサ２８の圧力検出結果および上述のプラズマ処理条件３４ａに基づいて、制御部３３がガス切換バルブ２２，ガス流量調整部１９を制御することにより、プラズマ処理条件にしたがってガスの種類・圧力が設定される。
【００６３】
このプラズマ処理装置は上記のように構成されており、以下このプラズマ処理装置を用いて行われる半導体装置の製造方法およびこの製造方法の過程において行われるプラズマダイシングについて、図６に沿って各図を参照しながら説明する。
【００６４】
まず図６（ａ）において、６は複数の半導体素子が形成され機械加工によって薄化された状態の半導体ウェハを示しており、前工程の薄化工程において１００μｍ以下の厚みまで薄化されている。半導体ウェハ６の回路形成面６ａには薄化工程に先立って、予め図３に示すＳｉＯ2 層４２および保護層４３がエッチングストップ層として形成されており、半導体ウェハ６を個片ごとに区分して設定された切断線に相当する位置を含めて半導体ウェハ６の全面を覆って形成されている。ＳｉＯ2 層４２および保護層４３は、第１のプラズマ発生用ガスを用いたプラズマによるエッチングレートが、第１のプラズマ発生用ガスを用いたプラズマによるシリコンを対象としたエッチングレートよりも低い材質を含んだものとなっている。
【００６５】
図６（ａ）に示すように、半導体ウェハ６には薄化工程に先立って回路形成面（第１の面）６ａには保護シート３０が貼付けられる。このとき、このとき保護シート３０は、回路形成面６ａの全面を覆い且つ半導体ウェハ６から外側にはみ出すことのないよう、半導体ウェハ６の外形形状と同じ形状に整形したものが用いられる。これにより、後工程のプラズマ処理において保護シート３０がプラズマに対して露呈することがなく、プラズマによる保護シート３０のダメージを防止することができる。
【００６６】
薄化工程後の半導体ウェハ６の回路形成面６ａの裏面６ｂ（第２の面）には、レジスト膜３１が半導体ウェハ６の全面を覆って形成される。このレジスト膜３１は、半導体ウェハ６を半導体素子の個片毎に分割する切断線を定めるマスクを形成するためのものであり、レジスト膜３１をフォトリソグラフィによってパターニングして、切断線３１ｂに相当する部分のみを除去する。これにより、図６（ｂ）に示すように、半導体ウェハ６の裏面には切断線３１ｂの部分を除く領域がレジスト膜３１ａによって覆われたマスクが形成され、この状態のマスク付きの半導体ウェハ６が、プラズマ処理の対象となる。
【００６７】
以下、このマスク付きの半導体ウェハ６を対象としたプラズマ処理方法について、図７のフローに沿って図８を参照して説明する。まずマスク付きの半導体ウェハ６が処理室２内に搬入される（ＳＴ１）。次いで、真空吸着ポンプ１２を駆動して吸着孔３ｅから真空吸引し、半導体ウェハ６の真空吸着をＯＮ状態にするとともに、静電吸着用ＤＣ電源部１８をＯＮ状態にする（ＳＴ２）。この真空吸着により、処理室内２において保護シート３０を下部電極３の保持面３ｇに密着させた状態で、半導体ウェハ６を下部電極３によって保持する。図８（ａ）は、この状態における半導体ウェハ６を示しており、保護シート３０は半導体ウェハ６の回路形成面６ａ側の保護層４３の表面に貼り付けられている。
【００６８】
この後、処理室２の扉が閉じられ、上部電極４が下降する（ＳＴ３）。これにより、上部電極４と下部電極３との間の電極間距離は、プラズマ処理条件に示す電極間距離に設定される。次いで真空ポンプ８を作動させ、処理室２内の減圧を開始する（ＳＴ４）。処理室２内が所定の真空度に到達したならば、第１のプラズマ発生用ガス供給部２１から六フッ化硫黄とヘリウムの混合ガスより成る半導体ウェハ基部層エッチング用ガスを供給する（ＳＴ５）。
【００６９】
そして処理室２内の圧力がプラズマ処理条件に示すガス圧力に到達したならば、高周波電源部１８を駆動して上部電極４と下部電極３との間に高周波電圧を印加し、プラズマ放電を開始する（ＳＴ６）。これにより、上部電極４と下部電極３との間の放電空間において、六フッ化硫黄などのフッ素系のガスを含むウェハ基部層用ガスをプラズマ状態に移行させる。
【００７０】
このプラズマ発生により、フッ素系ガスのプラズマが第２の面側（裏面側）から半導体ウェハ６に照射される。このプラズマの照射により、半導体ウェハ６の主材質であるシリコンのうち、レジスト膜３１ａに覆われていない切断線３１ｂの部分が、フッ素系ガスのプラズマによってプラズマエッチングされる。そしてこのプラズマエッチングが進行することにより、図８（ｂ）に示すようにウェハ基部層４０には切断線３１ｂの部分のみに切断溝６ｄが形成される。
【００７１】
これとともに、プラズマによって上部電極４と下部電極３との間の放電空間には直流印加回路が形成される（図３参照）。これにより、下部電極３と半導体ウェハ６との間には静電吸着力が発生し、半導体ウェハ６は下部電極３に静電吸着力により保持される。このため保護シート３０は下部電極３の保持面３ｇに良好に密着し、半導体ウェハ６はプラズマ処理過程において安定して保持されるとともに、下部電極３に備えられた冷却機能によって保護シート３０が良好に冷却され、プラズマ放電によって発生する熱による熱ダメージが防止される。
【００７２】
このようにしてプラズマダイシングが開始されてプラズマに露呈された切断線３１ｂの部分がプラズマエッチングされることにより、切断溝６ｄが半導体ウェハ６の内部に向かって形成される。図８（ｂ）は、プラズマ処理時間が経過して切断溝６ｄの形成が進行した状態を示している。このとき処理室２内におけるエッチングレート分布の不均一に起因して、切断溝３１ｂによってプラズマエッチングの進行にばらつきが生じる。
【００７３】
例えば、図８（ｂ）においては、エッチングレートが高い範囲にある右側の切断線３１ｂの位置では切断溝６ｄは既にウェハ基部層４０の全厚みを切断してさらに下方まで形成され、さらにＳｉＯ2 層４２にもプラズマエッチングが進行している。これに対し、エッチングレートが低い範囲にある左側の切断線３１ｂの位置では切断溝６ｄは未だウェハ基部層４０の下面まで到達しておらず、切断が未完了の状態にある。
【００７４】
図８（ｂ）の状態において２つの切断線３１ｂに対してプラズマエッチングが継続して行われると、ここでフッ素系ガスであるウェハ基部層用ガスのプラズマのＳｉＯ2 層４２に対するエッチングレートは低いため、右側の切断線３１ｂでの切断溝６ｄのＳｉＯ2 層４２内での進行は、左側の切断線３１ｂでの切断溝６ｄのウェハ基部層４０内での進行と比較して遅い。したがって、エッチングレートが低い範囲にある切断線３１ｂでウェハ基部層４０が完全に切断される以前に、エッチングレートが高い位置でＳｉＯ2 層４２が先に切断されてしまう事態が発生しない。このようにしてウェハ基部層４０のプラズマダイシングが完了したならば、プラズマ放電を停止する（ＳＴ７）。
【００７５】
そしてＳｉＯ2 層エッチング用ガスを供給し（ＳＴ８）、次いでプラズマ放電を開始して（ＳＴ９）、ＳｉＯ2 層４２のプラズマエッチングを行う。これにより図６（ｃ）に示すように、左右２つの切断線３１ｂにおいて切断溝６ｄがＳｉＯ2 層４２を貫通して保護層４３との境界線にまで到達する。ＳＩＯ2 層４２のプラズマダイシングが完了したならば、プラズマ放電を停止する（ＳＴ７）。
【００７６】
そして保護層エッチング用ガスを供給し（ＳＴ８）、次いでプラズマ放電を開始して（ＳＴ９）、保護層４３のプラズマエッチングを行う。そして保護層４３のプラズマエッチングが終了したならば、プラズマ放電を停止する（ＳＴ１３）。そして図８（ｄ）に示すように、切断溝６ｄがウェハ基部層４０，ＳｉＯ2 層４２および保護層４３を貫通して半導体ウェハ６の全厚みに到達することにより、半導体ウェハ６は半導体素子６ｃの個片毎に分割される（図６（ｃ）参照）。
【００７７】
すなわち、上記プラズマダイシングは、第２の面側より第１のプラズマ発生用ガスのプラズマを用いてシリコンをエッチングする第１のプラズマダイシング工程と、第１のプラズマダイシング工程により露呈したエッチングストップ層を第１のプラズマ発生用ガスのプラズマよりも高いエッチングレートでエッチング可能な第２のプラズマ発生用ガスのプラズマを用いてエッチングする第２のプラズマダイシング工程とを含む形態となっている。
【００７８】
このプラズマダイシングの進行過程では、ウェハ基部層４０と保護シート３０との間には、エッチングストップ層としてのＳｉＯ2 層４２および保護層４３が介在していることから、以下のような効果を得る。
【００７９】
まずウェハ基部層４０のシリコンを対象とする第１のプラズマダイシング工程においては、エッチングレートの低い範囲でのシリコンのエッチングが完了するまで、エッチングレートの高い範囲においてはエッチングストップ層がプラズマエッチングの進行を抑制し、エッチングレートの低い範囲においてシリコンのエッチングが完了するまで、保護シート３０にプラズマの作用が直接及ぶことがない。
【００８０】
そしてエッチングストップ層を対象とする第２のプラズマエッチング工程においては、エッチングストップ層が本来薄い層であり、しかも高いエッチングレートを実現可能なプラズマ発生用ガスをエッチングストップ層の組成に応じて選定して用いることから、エッチングは短時間で速やかに完了する。このため、エッチングレートが高い範囲においてエッチングストップ層が完全に除去された後に、エッチングレートが低い範囲で引き続いてエッチングが行われる結果保護シート３０がプラズマに直接露呈される状態は極めて短時間しか発生しない。
【００８１】
したがって、エッチングレートの不均一さに起因して生じる前述の不具合、すなわち保護シート３０がプラズマエッチングの過程においてプラズマに直接曝されて過度に加熱されることによる不具合を生じることなく、良好なプラズマダイシングを行うことができる。
【００８２】
この後、真空ポンプ８の作動を停止し（ＳＴ１４）、排気切換バルブ７を切り換えて大気開放を行う（ＳＴ１５）。これにより、処理室２内の圧力が大気圧に復帰する。そして真空吸着をＯＦＦ状態にするとともに、静電吸着用ＤＣ電源部１８をＯＦＦにする（ＳＴ１６）。これにより、半導体素子６ｃの個片毎に分割され保護テープ３０に保持された状態の半導体ウェハ６の吸着保持が解除される。
【００８３】
そしてその後、プラズマ処理後の半導体ウェハ６の搬出が行われる（ＳＴ１７）。すなわち、吸着孔３ｅからチッソガスをブローしながら、吸着ヘッド２７によって半導体ウェハ６を吸着保持して処理室２の外へ搬出する。プラズマダイシングにおいては、保護シート３０は前述のように半導体ウェハ６によって全面を覆われており、プラズマに露呈されることによる熱変形などのダメージが発生しない。従って、保護シート３０は保持面３ｇおよび半導体ウェハ６に常に良好に密着し、保護シートとしての機能を良好に果たすことができる。
【００８４】
そして、保護シート３０とともに搬出された半導体ウェハ６は、マスク除去工程に送られ、図６（ｄ）に示すように、個片の半導体素子６ｃからレジスト膜３１ａが除去される。その後半導体ウェハ６はシート剥離工程に送られ、半導体素子６ｃの個片毎に分割して得られた半導体装置の回路形成面６ａから、保護シート３０を剥離する（シート剥離工程）。このシート剥離は、図６（ｅ）に示すように、保持用の粘着シート３７を半導体素子６ｃの裏面に貼り付けて各半導体素子６ｃを粘着シート３７に保持させた後に行われる。
【００８５】
上記説明したように、本実施の形態に示す半導体ウェハ６のプラズマダイシングにおいては、回路形成面に重ねて形成されるＳｉＯ2 層４２および保護層４３をエッチングの進行を抑制するエッチングストップ層として利用するようにしている。これにより、ウェハ基部層４０のシリコンを対象とする第１のプラズマダイシング工程においては、エッチングストップ層がエッチングレート分布のばらつきに起因するエッチング進行度合いの差を緩和するバッファ層として機能する。
【００８６】
そしてエッチングストップ層としてのＳｉＯ2 層４２および保護層４３を対象とする第２のプラズマエッチング工程においては、ＳｉＯ2 層４２および保護層４３をが本来薄い層であり、しかも高いエッチングレートを実現可能なプラズマ発生用ガスを選定して用いることから、エッチングは短時間で速やかに完了し、保護シート３０がプラズマに直接露呈される状態は極めて短時間しか発生しない。
【００８７】
これにより、従来のプラズマダイシングにおいて未解決の課題であったエッチングレートの不均一に起因する保護シートへの熱ダメージ、すなわちエッチングレートが高い範囲において、半導体ウェハのシリコンがエッチングされた後においてもエッチングが継続して行われる結果、半導体ウェハ下面側の保護シートがプラズマに直接曝されることによる熱ダメージを極小に抑制することができる。
【００８８】
（実施の形態２）
図９は本発明の実施の形態２の半導体ウェハの斜視図である。実施の形態１では、ＳｉＯ2 層４２および保護層４３の２層をエッチングストップ層として用いる例を示したが、本実施の形態２では、エッチングストップ層として、ＳｉＯ2 層４２または保護層４３を単独で用いる例、さらには半導体素子の活性層形成工程において使用する導電体をエッチングストップ層として利用する例を示している。
【００８９】
図９（ａ）において、半導体ウェハ６１は 半導体ウェハ６と同様にシリコンを材質とするウェハ基部層４０を主体としており、半導体ウェハ６１の回路形成面６１ａ（第１の面）には、個片の半導体素子の回路を構成する活性層４１が格子状配置で形成されている。活性層４１の上面には、各活性層４１を個別に覆って、個別ＳｉＯ2 層４２ａが形成され、各個別ＳｉＯ2 層４２ａの間は、ダイシングラインに相当する位置に形成された溝状隙間４２ｂとなっている。
【００９０】
回路形成面６１ａの前面には、個別ＳｉＯ2 層４２ａおよび溝状隙間４２ｂを覆って保護層４３が形成されている。保護層４３は実施の形態１と同様組成であり、個別ＳｉＯ2 層４２ａを隔てる溝状隙間４２ｂの部分では、保護層４３は溝状隙間４２ｂ内に凹入し、保護膜４３の上面にはダイシングラインに相当する線に沿って線状凹部４３ｂが形成されている。
【００９１】
この半導体ウェハ６１を対象としたプラズマダイシングの進行過程について、図１０を参照して説明する。図１０（ａ）は、プラズマダイシング開始前の状態における半導体ウェハ６を示している。マスクの切断線３１ｂの位置に対応した溝状隙間４２ｂ内には保護層４３が凹入しており、この凹入部分は線状凹部４３ｂとなっている。また保護シート３０は半導体ウェハ６１の回路形成面６１ａ側の保護層４３の表面に貼り付けられている。
【００９２】
プラズマダイシングが開始され、ウェハ基部層用ガスのプラズマによるプラズマエッチングが開始されると、フッ素系ガスのプラズマがマスク側（レジスト膜３１ａ側）から半導体ウェハ６に照射され、実施の形態１と同様にウェハ基部層４０には図１０（ｂ）に示すように切断線３１ｂの部分のみに切断溝６１ｄが形成される。図１０（ｂ）は、プラズマエッチングが開始された後、プラズマ処理時間が経過して切断溝６１ｄの形成が進行した状態を示している。
【００９３】
このとき実施の形態１と同様に処理室２内におけるエッチングレート分布の不均一に起因して、切断溝３１ｂによってプラズマエッチングの進行にばらつきが生じる。図１０（ｂ）に示すように、エッチングレートが高い範囲にある右側の切断線３１ｂの位置で切断溝６１ｄが既にウェハ基部層４０の全厚みを切断して下端部が溝状隙間４２ｂ内の保護膜４３に到達する位置まで形成されている。この時点において、エッチングレートが低い範囲にある左側の切断線３１ｂの位置では切断溝６１ｄは未だウェハ基部層４０の下面まで到達しておらず、切断が未完了の状態にある。
【００９４】
この後ウェハ基部層４０の切断が完了すると、プラズマの作用が溝状隙間４２ｂ内の保護膜４３におよび、切断溝６１ｄは保護膜４３へ進入を開始する。図１０（ｃ）は、エッチングレートが低い範囲にある左側の切断線３１ｂの位置において、切断溝６１ｄがウェハ基部層４０の全厚みを貫通して、下端部が溝状隙間４２ｂ内の保護膜４３に到達している。
【００９５】
この状態で、プラズマ発生用ガスの切換が行われ、保護層エッチング用ガスがプラズマ発生用ガスとして供給される。これにより、有機物よりなる保護層４３は、酸素を含むガスのプラズマによって速やかにプラズマエッチングされ、図１０（ｄ）に示すように、切断溝６１ｄがウェハ基部層４０，ＳｉＯ2 層４２および保護層４３を貫通して半導体ウェハ６１の全厚みに到達することにより、半導体ウェハ６１は半導体素子６１ｃの個片毎に分割される。
【００９６】
次に図９（ｂ）に示す半導体ウェハ６２について説明する。図９（ｂ）において、半導体ウェハ６２は 半導体ウェハ６と同様にシリコンを材質とする基部層４０を主体としており、半導体ウェハ６２の回路形成面６２ａ（第１の面）には、個片の半導体素子の回路を構成する活性層４１が格子状配置で形成されている。活性層４１の上面には、回路形成面６１ａの全面を覆ってＳｉＯ2 層４２が形成されており、ＳｉＯ2 層４２の上面には各活性層４１を個別に覆う配置で、個別保護層４３ａが重ねて形成されている。各個別保護層４３ａの間は、ダイシングラインに相当する位置に形成された溝部４３ｃとなっている。
【００９７】
この半導体ウェハ６２を対象としたプラズマダイシングの進行過程について、図１１を参照して説明する。図１１（ａ）は、プラズマダイシング開始前の状態における半導体ウェハ６２を示しており、マスクの切断線３１ｂの位置に対応して、個別保護層４３ａの間には溝部４３ｃが設けられている。また保護シート３０は半導体ウェハ６２の回路形成面６２ａ側の個別保護層４３ａの表面に貼り付けられている。
【００９８】
プラズマダイシングが開始され、ウェハ基部層用ガスのプラズマによるプラズマエッチングが開始されると、フッ素系ガスのプラズマがマスク側（レジスト膜３１ａ側）から半導体ウェハ６に照射され、実施の形態１と同様にウェハ基部層４０には図１１（ｂ）に示すように切断線３１ｂの部分のみに切断溝６１ｄが形成される。図１１（ｂ）は、プラズマエッチングが開始された後、プラズマ処理時間が経過して切断溝６１ｄの形成が進行した状態を示している。
【００９９】
このとき実施の形態１と同様に処理室２内におけるエッチングレート分布の不均一に起因して、切断溝３１ｂによってプラズマエッチングの進行にばらつきが生じる。図１１（ｂ）に示すように、エッチングレートが高い範囲にある右側の切断線３１ｂの位置で切断溝６２ｄが既にウェハ基部層４０の全厚みをほぼ切断して下端部がＳｉＯ2 層４２に到達する位置まで形成されている。これに対し、エッチングレートが低い範囲にある左側の切断線３１ｂの位置では切断溝６２ｄは未だウェハ基部層４０の下面まで到達しておらず、切断が未完了の状態にある。
【０１００】
そしてウェハ基部層４０の切断が完了すると、プラズマの作用がＳｉＯ2 層４２に及ぶようになる。図１１（ｃ）は、エッチングレートが低い範囲にある左側の切断線３１ｂの位置において切断溝６２ｄがウェハ基部層４０の全厚みを貫通して下端部がＳｉＯ2 層に到達した状態を示している。この状態では、右側の切断溝６２ｄは既にＳｉＯ2 層４２に進入している。
【０１０１】
この状態で、プラズマ発生用ガスの切換が行われ、ＳｉＯ2 層エッチング用ガスが第２のプラズマ発生用ガスとして供給される。これにより、ＳｉＯ2 層４２は水素結合を有するフッ素系ガスのプラズマによって速やかにプラズマエッチングされ、図１１（ｄ）に示すように、切断溝６２ｄがウェハ基部層４０，ＳｉＯ2 層４２を貫通して予め形成された溝部４３ｃとつながることにより、半導体ウェハ６２は半導体素子６２ｃの個片毎に分割される。
【０１０２】
次に図９（ｃ）に示す半導体ウェハ６３について説明する。図９（ｃ）において、半導体ウェハ６３は 半導体ウェハ６と同様にシリコンを材質とする基部層４０を主体としており、半導体ウェハ６３の回路形成面６３ａ（第１の面）には、個片の半導体素子の回路を構成する活性層４１が格子状配置で形成されている。各活性層４１の間には、導体層４１ａが形成されている。
【０１０３】
この導体層４１ａは活性層４１の配線のための回路形成工程において同時に形成されるものであり、アルミニウム（Ａｌ）、アルミニウム−シリコン合金（Ａｌ−Ｓｉ）、アルミニウム−シリコン−銅合金（Ａｌ−Ｓｉ−Ｃｕ）などの導電体のいずれか１つを含んだ組成となっている。この導体層４１ａをエッチングストップ層として利用することにより、新たに別途工程を付加することなくエッチングストップ層形成が行えるという利点がある。
【０１０４】
各活性層４１の上面には、各活性層４１を個別に覆って、個別ＳｉＯ2 層４２ａ、個別保護層４３ａが重ねて形成されている。各個別ＳｉＯ2 層４２ａ、個別保護層４３ａのそれぞれの間は、ダイシングラインに相当する位置に形成された溝部４２ｃ、４３ｃとなっている。
【０１０５】
この半導体ウェハ６３を対象としたプラズマダイシングの進行過程について、図１２を参照して説明する。図１２（ａ）は、プラズマダイシング開始前の状態における半導体ウェハ６３を示しており、マスクの切断線３１ｂの位置に対応して、導体層４１ａ、溝部４２ｃ、４３ｃが設けられている。また保護シート３０は半導体ウェハ６３の回路形成面６３ａ側の個別保護層４３ａの表面に貼り付けられている。
【０１０６】
プラズマダイシングが開始され、ウェハ基部層用ガスのプラズマによるプラズマエッチングが開始されると、フッ素系ガスのプラズマがマスク側から半導体ウェハ６３に照射され、実施の形態１と同様にウェハ基部層４０には図１２（ｂ）に示すように切断線３１ｂの部分のみに切断溝６３ｄが形成される。図１２（ｂ）は、プラズマエッチングが開始された後、プラズマ処理時間が経過して切断溝６３ｄの形成が進行した状態を示している。
【０１０７】
このとき実施の形態１と同様に処理室２内におけるエッチングレート分布の不均一に起因して、切断溝３１ｂによってプラズマエッチングの進行にばらつきが生じ、図１２（ｂ）に示すように、エッチングレートが高い範囲にある右側の切断線３１ｂの位置で切断溝６３ｄが既に導体層４１ａに到達する位置まで形成された時点において、エッチングレートが低い範囲にある左側の切断線３１ｂの位置では、切断溝６３ｄは未だウェハ基部層４０の途中までしか到達していない。
【０１０８】
この後ウェハ基部層４０の切断が完了すると、切断溝６３ｄは導体層４１ａに到達するが、第１のプラズマ発生用ガスによる導体層４１ａのエッチングレートは低いため、図１２（ｃ）に示すように、左側の切断溝６３ｄが導体層４１ａに到達した時点においても、右側の切断溝６３ｄは導体層４１ａ内にほとんど進入していない。
【０１０９】
そしてこの状態で、プラズマ発生用ガスの切換が行われ、塩素または塩素系のガス（例えばＢｃｌ3 ）を含む混合ガスが第２のプラズマ発生用ガスとして供給される。これにより、導体層４１ａは塩素系ガスのプラズマによって速やかにプラズマエッチングされ、図１２（ｄ）に示すように、切断溝６３ｄが予め形成された溝部４２ｂ、４３ｂとつながることにより、半導体ウェハ６３は半導体素子６３ｃの個片毎に分割される。
【０１１０】
上記説明したように、本実施の形態２の各実施例に示す半導体ウェハ６のプラズマダイシングにおいては、回路形成面に重ねて形成されるＳｉＯ2 層４２、保護層４３および導体層４１ａのいずれかをエッチングの進行を抑制するエッチングストップ層として利用するようにしている。これにより、ウェハ基部層４０のシリコンを対象とする第１のプラズマダイシング工程においては、実施の形態１と同様にエッチングストップ層がエッチングレート分布のばらつきに起因するエッチング進行度合いの差を緩和するバッファ層として機能する。
【０１１１】
そしてエッチングストップ層としてのＳｉＯ2 層４２、保護層４３および導体層４１ａのいずれかを対象とする第２のプラズマエッチング工程においては、これらの層がいずれも本来薄い層であり、しかも高いエッチングレートを実現可能なプラズマ発生用ガスを選定して用いることから、エッチングは短時間で速やかに完了し、保護シート３０がプラズマに直接露呈される状態は極めて短時間しか発生しない。
【０１１２】
これにより、従来のプラズマダイシングにおいて未解決の課題であったエッチングレートの不均一に起因する保護シートへの熱ダメージ、すなわちエッチングレートが高い範囲において、半導体ウェハのシリコンがエッチングされた後においてもエッチングが継続して行われる結果、半導体ウェハ下面側の保護シートがプラズマに直接曝されることによる熱ダメージを極小に抑制することができる。
【０１１３】
上記説明したように、各実施の形態に示す半導体装置の製造方法においては、半導体ウェハのダイシングラインに相当する位置に、フッ素系ガスのプラズマによるエッチングレートが、シリコンを対象としたエッチングレートよりも低い材質を含んだエッチングストップ層を形成しておき、第１のプラズマ発生用ガスであるフッ素系ガスを含む混合ガス用いてシリコンよりなるウェハ基部層をエッチングする第１のプラズマダイシング工程の後に、この第１のプラズマダイシング工程により露呈したＳｉＯ2 層や保護層などのエッチングストップ層を、フッ素系ガスのプラズマよりも高いエッチングレートでエッチング可能な第２のプラズマ発生用ガスのプラズマを用いてエッチングする第２のプラズマダイシング工程を行うようにしたものである。
【０１１４】
これにより、ウェハ基部層をエッチングする過程においてエッチングレート分布の不均一に起因して発生するエッチング進行度合いのばらつきを、エッチングストップ層のバッファ機能によって吸収することができる。そしてエッチングストップ層を対象としたエッチングにおいては、エッチングストップ層の組成に応じて高いエッチングレートが実現可能なプラズマ発生用ガスを選定して用いることにより、短時間で速やかにエッチングを完了することができる。したがって、半導体ウェハのエッチング完了後もなお保護シートへプラズマの作用が及ぶことによる保護シートへの熱ダメージを防止することができる。
【０１１５】
【発明の効果】
本発明によれば、半導体ウェハの切断線に相当する位置に第１のプラズマ発生用ガスのプラズマによるエッチングレートが、シリコンを対象とした第１のプラズマ発生用ガスのプラズマによるエッチングレートよりも低い材質を含んだエッチングストップ層を形成しておき、第１のプラズマ発生用ガスのプラズマを用いてシリコンをエッチングする第１のプラズマダイシング工程の後に、この第１のプラズマダイシング工程により露呈したエッチングストップ層を第１のプラズマ発生用ガスのプラズマよりも高いエッチングレートでエッチング可能な第２のプラズマ発生用ガスのプラズマを用いてエッチングする第２のプラズマダイシング工程を行うようにしたので、プラズマエッチングによる半導体ウェハの切断において、保護シートへの熱ダメージを防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１のプラズマ処理装置の側断面図
【図２】本発明の実施の形態１のプラズマ処理装置の下部電極の部分断面図
【図３】本発明の実施の形態１の半導体ウェハの斜視図
【図４】本発明の実施の形態１のプラズマ処理装置の断面図
【図５】本発明の実施の形態１のプラズマ処理装置の制御系の構成を示すブロック図
【図６】本発明の実施の形態１の半導体装置の製造方法の工程説明図
【図７】本発明の実施の形態１のプラズマ処理方法のフロー図
【図８】本発明の実施の形態１の半導体装置の製造方法におけるプラズマダイシングの工程説明図
【図９】本発明の実施の形態２の半導体ウェハの斜視図
【図１０】本発明の実施の形態２の半導体装置の製造方法におけるプラズマダイシングの工程説明図
【図１１】本発明の実施の形態２の半導体装置の製造方法におけるプラズマダイシングの工程説明図
【図１２】本発明の実施の形態２の半導体装置の製造方法におけるプラズマダイシングの工程説明図
【符号の説明】
２ 処理室
３ 下部電極
４ 上部電極
６、６１、６２、６３ 半導体ウェハ
６ａ、６１ａ、６２ａ、６３ａ 回路形成面
６ｃ、６１ｃ、６２ｃ、６３ｃ 半導体素子
６ｄ、６１ｄ、６２ｄ、６３ｄ 切断溝
２１ ウェハ基部層用エッチングガス供給部
２２ ＳｉＯ2 層用エッチングガス供給部
２３ 保護層用エッチングガス供給部
３０ 保護シート
３１ レジスト膜
３１ｂ 切断線
４１ 活性層
４２ ＳｉＯ2 層
４３ 保護層
Claims (2)
- シリコンを主材質とし複数の半導体素子が第１の面に形成された半導体ウェハをプラズマダイシングによって切断して半導体素子の個片毎に分割された半導体装置を得る半導体装置の製造方法であって、
前記第１の面側であって半導体ウェハを前記個片に区分して設定された切断線に相当する位置に、フッ素系のガスを含んだ混合ガスである第１のプラズマ発生用ガスを用いたプラズマによるエッチングレートが前記第１のプラズマ発生用ガスを用いたプラズマによるシリコンを対象としたエッチングレートよりも低い材質を含んだエッチングストップ層を形成する工程と、前記第１の面に剥離可能な保護シートを貼付け、前記第１の面の反対側の第２の面に前記切断線を定めるマスクを形成する工程と、前記第２の面側より前記第１のプラズマ発生用ガスのプラズマを用いてシリコンをエッチングする第１のプラズマダイシング工程と、前記第１のプラズマダイシング工程により露呈した前記エッチングストップ層を前記第１のプラズマ発生用ガスのプラズマよりも高いエッチングレートでエッチング可能な第２のプラズマ発生用ガスのプラズマを用いてエッチングする第２のプラズマダイシング工程とを含み、また前記エッチングストップ層が少なくともＳｉＯ ２ であり、前記第２のプラズマ発生用ガスがＣＨＦ３またはＣＦ４＋Ｈ２を含んだ混合ガスを含むことを特徴とする半導体装置の製造方法。 - シリコンを主材質とし複数の半導体素子が第１の面に形成された半導体ウェハをプラズマダイシングによって切断して半導体素子の個片毎に分割された半導体装置を得る半導体装置の製造方法であって、
前記第１の面側であって半導体ウェハを前記個片に区分して設定された切断線に相当する位置に、フッ素系のガスを含んだ混合ガスである第１のプラズマ発生用ガスを用いたプラズマによるエッチングレートが前記第１のプラズマ発生用ガスを用いたプラズマによるシリコンを対象としたエッチングレートよりも低い材質を含んだエッチングストップ層を形成する工程と、前記第１の面に剥離可能な保護シートを貼付け、前記第１の面の反対側の第２の面に前記切断線を定めるマスクを形成する工程と、前記第２の面側より前記第１のプラズマ発生用ガスのプラズマを用いてシリコンをエッチングする第１のプラズマダイシング工程と、前記第１のプラズマダイシング工程により露呈した前記エッチングストップ層を前記第１のプラズマ発生用ガスのプラズマよりも高いエッチングレートでエッチング可能な第２のプラズマ発生用ガスのプラズマを用いてエッチングする第２のプラズマダイシング工程とを含み、前記エッチングストップ層が少なくとも有機物であり、前記第２のプラズマ発生用ガスが少なくとも酸素を含むことを特徴とする半導体装置の製造方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003014567A JP3991872B2 (ja) | 2003-01-23 | 2003-01-23 | 半導体装置の製造方法 |
| US10/762,015 US6969669B2 (en) | 2003-01-23 | 2004-01-21 | Method of manufacturing semiconductor device and cutting apparatus for cutting semiconductor wafer |
| EP04704337A EP1586116B1 (en) | 2003-01-23 | 2004-01-22 | Method of manufacturing semiconductor device |
| CNB2004800011621A CN1306564C (zh) | 2003-01-23 | 2004-01-22 | 制造半导体器件的方法 |
| DE602004018745T DE602004018745D1 (de) | 2003-01-23 | 2004-01-22 | Verfahren zum herstellen einer halbleitervorrichtung |
| AT04704337T ATE419647T1 (de) | 2003-01-23 | 2004-01-22 | Verfahren zum herstellen einer halbleitervorrichtung |
| KR1020057007372A KR101085982B1 (ko) | 2003-01-23 | 2004-01-22 | 반도체 장치 제조 방법 및 반도체 웨이퍼를 절단하기 위한절단 장치 |
| PCT/JP2004/000556 WO2004066382A1 (en) | 2003-01-23 | 2004-01-22 | Method of manufacturing semiconductor device and cutting apparatus for cutting semiconductor wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003014567A JP3991872B2 (ja) | 2003-01-23 | 2003-01-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004265902A JP2004265902A (ja) | 2004-09-24 |
| JP3991872B2 true JP3991872B2 (ja) | 2007-10-17 |
Family
ID=32767407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003014567A Expired - Fee Related JP3991872B2 (ja) | 2003-01-23 | 2003-01-23 | 半導体装置の製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6969669B2 (ja) |
| EP (1) | EP1586116B1 (ja) |
| JP (1) | JP3991872B2 (ja) |
| KR (1) | KR101085982B1 (ja) |
| CN (1) | CN1306564C (ja) |
| AT (1) | ATE419647T1 (ja) |
| DE (1) | DE602004018745D1 (ja) |
| WO (1) | WO2004066382A1 (ja) |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4338650B2 (ja) | 2005-01-12 | 2009-10-07 | パナソニック株式会社 | 半導体チップの製造方法 |
| JP4546483B2 (ja) * | 2005-01-24 | 2010-09-15 | パナソニック株式会社 | 半導体チップの製造方法 |
| JP4275096B2 (ja) | 2005-04-14 | 2009-06-10 | パナソニック株式会社 | 半導体チップの製造方法 |
| JP4275095B2 (ja) | 2005-04-14 | 2009-06-10 | パナソニック株式会社 | 半導体チップの製造方法 |
| JP4288252B2 (ja) * | 2005-04-19 | 2009-07-01 | パナソニック株式会社 | 半導体チップの製造方法 |
| JP4778288B2 (ja) * | 2005-09-30 | 2011-09-21 | 株式会社山武 | 圧力波発生装置の製造方法 |
| JP4544231B2 (ja) * | 2006-10-06 | 2010-09-15 | パナソニック株式会社 | 半導体チップの製造方法 |
| JP2008166588A (ja) * | 2006-12-28 | 2008-07-17 | Tokyo Electron Ltd | チップ切り出し方法及び治具 |
| US7781310B2 (en) | 2007-08-07 | 2010-08-24 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
| US8012857B2 (en) * | 2007-08-07 | 2011-09-06 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
| US8859396B2 (en) | 2007-08-07 | 2014-10-14 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
| US7989319B2 (en) * | 2007-08-07 | 2011-08-02 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
| US20110175209A1 (en) * | 2010-01-18 | 2011-07-21 | Seddon Michael J | Method of forming an em protected semiconductor die |
| US8384231B2 (en) | 2010-01-18 | 2013-02-26 | Semiconductor Components Industries, Llc | Method of forming a semiconductor die |
| US9299664B2 (en) * | 2010-01-18 | 2016-03-29 | Semiconductor Components Industries, Llc | Method of forming an EM protected semiconductor die |
| US9165833B2 (en) | 2010-01-18 | 2015-10-20 | Semiconductor Components Industries, Llc | Method of forming a semiconductor die |
| US9343365B2 (en) * | 2011-03-14 | 2016-05-17 | Plasma-Therm Llc | Method and apparatus for plasma dicing a semi-conductor wafer |
| US8802545B2 (en) * | 2011-03-14 | 2014-08-12 | Plasma-Therm Llc | Method and apparatus for plasma dicing a semi-conductor wafer |
| US8748297B2 (en) | 2012-04-20 | 2014-06-10 | Infineon Technologies Ag | Methods of forming semiconductor devices by singulating a substrate by removing a dummy fill material |
| US8946057B2 (en) * | 2012-04-24 | 2015-02-03 | Applied Materials, Inc. | Laser and plasma etch wafer dicing using UV-curable adhesive film |
| JP2013251509A (ja) * | 2012-06-04 | 2013-12-12 | Tokyo Electron Ltd | 基板検査装置 |
| US8969177B2 (en) | 2012-06-29 | 2015-03-03 | Applied Materials, Inc. | Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film |
| US9484260B2 (en) | 2012-11-07 | 2016-11-01 | Semiconductor Components Industries, Llc | Heated carrier substrate semiconductor die singulation method |
| US9136173B2 (en) | 2012-11-07 | 2015-09-15 | Semiconductor Components Industries, Llc | Singulation method for semiconductor die having a layer of material along one major surface |
| CN103060920A (zh) * | 2013-01-05 | 2013-04-24 | 武汉电信器件有限公司 | 一种高精度无污染的半导体晶片解理方法 |
| US9299614B2 (en) * | 2013-12-10 | 2016-03-29 | Applied Materials, Inc. | Method and carrier for dicing a wafer |
| JP6188587B2 (ja) * | 2014-01-15 | 2017-08-30 | 株式会社ディスコ | ウェーハの分割方法 |
| JP6101227B2 (ja) * | 2014-03-17 | 2017-03-22 | 株式会社東芝 | プラズマダイシング方法およびプラズマダイシング装置 |
| US9418894B2 (en) | 2014-03-21 | 2016-08-16 | Semiconductor Components Industries, Llc | Electronic die singulation method |
| US9112050B1 (en) * | 2014-05-13 | 2015-08-18 | Applied Materials, Inc. | Dicing tape thermal management by wafer frame support ring cooling during plasma dicing |
| US9385041B2 (en) | 2014-08-26 | 2016-07-05 | Semiconductor Components Industries, Llc | Method for insulating singulated electronic die |
| JP6339514B2 (ja) * | 2015-03-25 | 2018-06-06 | Ｔｏｗａ株式会社 | 切断装置及び切断方法 |
| JP2016207737A (ja) * | 2015-04-17 | 2016-12-08 | 株式会社ディスコ | 分割方法 |
| US9559007B1 (en) * | 2015-09-30 | 2017-01-31 | Semicondudtor Components Industries, Llc | Plasma etch singulated semiconductor packages and related methods |
| JP6492288B2 (ja) * | 2015-10-01 | 2019-04-03 | パナソニックＩｐマネジメント株式会社 | 素子チップの製造方法 |
| JP6524419B2 (ja) * | 2016-02-04 | 2019-06-05 | パナソニックＩｐマネジメント株式会社 | 素子チップの製造方法 |
| JP6524535B2 (ja) * | 2016-03-11 | 2019-06-05 | パナソニックＩｐマネジメント株式会社 | 素子チップおよびその製造方法 |
| US10366923B2 (en) | 2016-06-02 | 2019-07-30 | Semiconductor Components Industries, Llc | Method of separating electronic devices having a back layer and apparatus |
| US10373869B2 (en) | 2017-05-24 | 2019-08-06 | Semiconductor Components Industries, Llc | Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus |
| TWI741262B (zh) | 2018-06-04 | 2021-10-01 | 美商帕斯馬舍門有限責任公司 | 切割晶粒附接膜的方法 |
| KR102133279B1 (ko) * | 2018-06-20 | 2020-07-13 | 주식회사 엘지화학 | 회절 격자 도광판용 몰드의 제조방법 및 회절 격자 도광판의 제조방법 |
| CN111112808A (zh) * | 2018-10-30 | 2020-05-08 | 三星钻石工业股份有限公司 | 基板分断装置及基板分断方法 |
| JP7210100B2 (ja) * | 2018-12-03 | 2023-01-23 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7296718B2 (ja) * | 2018-12-11 | 2023-06-23 | 株式会社ディスコ | ウェーハの加工方法 |
| US10818551B2 (en) | 2019-01-09 | 2020-10-27 | Semiconductor Components Industries, Llc | Plasma die singulation systems and related methods |
| DE102020115687A1 (de) * | 2020-06-15 | 2021-12-16 | Infineon Technologies Ag | Herstellung von halbleitervorrichtungen durch dünnen und zerteilen |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2538616B1 (fr) | 1982-12-28 | 1986-01-24 | Thomson Csf | Procede de fabrication collective de diodes hyperfrequence avec encapsulation incorporee et diodes ainsi obtenues |
| DE19538634C2 (de) | 1995-10-17 | 1997-09-04 | Itt Ind Gmbh Deutsche | Verfahren zum Vereinzeln von elektronischen Elementen aus einem Halbleiterwafer |
| DE19505906A1 (de) | 1995-02-21 | 1996-08-22 | Siemens Ag | Verfahren zum Damage-Ätzen der Rückseite einer Halbleiterscheibe bei geschützter Scheibenvorderseite |
| US6013534A (en) | 1997-07-25 | 2000-01-11 | The United States Of America As Represented By The National Security Agency | Method of thinning integrated circuits received in die form |
| JP3695184B2 (ja) | 1998-12-03 | 2005-09-14 | 松下電器産業株式会社 | プラズマエッチング装置およびプラズマエッチング方法 |
| JP2002093752A (ja) | 2000-09-14 | 2002-03-29 | Tokyo Electron Ltd | 半導体素子分離方法及び半導体素子分離装置 |
| US6642127B2 (en) * | 2001-10-19 | 2003-11-04 | Applied Materials, Inc. | Method for dicing a semiconductor wafer |
-
2003
- 2003-01-23 JP JP2003014567A patent/JP3991872B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-21 US US10/762,015 patent/US6969669B2/en not_active Expired - Lifetime
- 2004-01-22 AT AT04704337T patent/ATE419647T1/de not_active IP Right Cessation
- 2004-01-22 KR KR1020057007372A patent/KR101085982B1/ko not_active IP Right Cessation
- 2004-01-22 CN CNB2004800011621A patent/CN1306564C/zh not_active Expired - Lifetime
- 2004-01-22 EP EP04704337A patent/EP1586116B1/en not_active Expired - Fee Related
- 2004-01-22 WO PCT/JP2004/000556 patent/WO2004066382A1/en active Application Filing
- 2004-01-22 DE DE602004018745T patent/DE602004018745D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004265902A (ja) | 2004-09-24 |
| WO2004066382A1 (en) | 2004-08-05 |
| EP1586116B1 (en) | 2008-12-31 |
| DE602004018745D1 (de) | 2009-02-12 |
| US20050072766A1 (en) | 2005-04-07 |
| CN1306564C (zh) | 2007-03-21 |
| EP1586116A1 (en) | 2005-10-19 |
| US6969669B2 (en) | 2005-11-29 |
| KR101085982B1 (ko) | 2011-11-22 |
| ATE419647T1 (de) | 2009-01-15 |
| KR20050093760A (ko) | 2005-09-23 |
| CN1701435A (zh) | 2005-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3991872B2 (ja) | 半導体装置の製造方法 | |
| JP4013753B2 (ja) | 半導体ウェハの切断方法 | |
| JP4288252B2 (ja) | 半導体チップの製造方法 | |
| JP4546483B2 (ja) | 半導体チップの製造方法 | |
| JP4275095B2 (ja) | 半導体チップの製造方法 | |
| JP4275096B2 (ja) | 半導体チップの製造方法 | |
| JP3966168B2 (ja) | 半導体装置の製造方法 | |
| JP4013745B2 (ja) | プラズマ処理方法 | |
| US6897128B2 (en) | Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method | |
| KR100949953B1 (ko) | 플라즈마 처리 장치 및 플라즈마 처리 방법 | |
| US10468303B2 (en) | Device chip manufacturing method | |
| JP7139065B2 (ja) | ウェーハの加工方法 | |
| JP2006066663A (ja) | 半導体パッケージ部品 | |
| JP2006040914A (ja) | 半導体ウェハの分割方法及び分割装置 | |
| JP7210100B2 (ja) | ウェーハの加工方法 | |
| JP7229631B2 (ja) | ウェーハの加工方法 | |
| JP3695429B2 (ja) | プラズマ処理装置 | |
| JP2024048066A (ja) | デバイスウェーハの加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041124 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070315 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070716 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3991872 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |