JP2024048066A - デバイスウェーハの加工方法 - Google Patents

デバイスウェーハの加工方法 Download PDF

Info

Publication number
JP2024048066A
JP2024048066A JP2022153913A JP2022153913A JP2024048066A JP 2024048066 A JP2024048066 A JP 2024048066A JP 2022153913 A JP2022153913 A JP 2022153913A JP 2022153913 A JP2022153913 A JP 2022153913A JP 2024048066 A JP2024048066 A JP 2024048066A
Authority
JP
Japan
Prior art keywords
plasma etching
device wafer
device layer
substrate
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022153913A
Other languages
English (en)
Inventor
匡俊 若原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2022153913A priority Critical patent/JP2024048066A/ja
Priority to KR1020230123596A priority patent/KR20240043690A/ko
Priority to US18/469,790 priority patent/US20240105458A1/en
Priority to DE102023209146.1A priority patent/DE102023209146A1/de
Publication of JP2024048066A publication Critical patent/JP2024048066A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Abstract

【課題】デバイス層の上面にデブリが突出することを抑制できるデバイスウェーハの加工方法を提供すること。【解決手段】デバイスウェーハの加工方法は、デバイスウェーハの表面を被覆する保護膜を形成する保護膜形成ステップ１００１と、保護膜形成ステップ１００１を実施した後、レーザビームをストリートに沿って照射して保護膜にストリートに沿った開口が形成されたマスクを形成するマスク形成ステップ１００２と、マスク形成ステップ１００２を実施した後、マスクを介してデバイスウェーハのデバイス層をデバイス層用ガスでプラズマエッチングするデバイス層プラズマエッチングステップ１００３と、デバイス層プラズマエッチングステップ１００３を実施した後、マスクを介して基材を基材用ガスでプラズマエッチングする基材プラズマエッチングステップ１００４と、を備える。【選択図】図２

Description

本発明は、デバイスウェーハの加工方法に関する。
近年、デバイスの高集積化に伴いデバイス表面の電極同士を合わせて接続するハイブリッドボンディングが採用され始めている。ハイブリッドボンディングでは、デバイスの表面同士を貼り合わせるため、デバイス表面に異物が付着していると接合不良を引き起こしかねない。
そこで、ハイブリッドボンディングするデバイスをウェーハから個片化する方法として、例えばプラズマエッチングにより個片化する方法が検討されている（例えば、特許文献１参照）。
特開２０１８－０９８３１８号公報
特許文献１に示されたウェーハの加工方法では、水溶性樹脂でデバイスウエーハ表面を覆い、レーザビームを照射することで保護膜とともに機能層をストリートに沿って除去することでプラズマエッチング時のマスクとしている。
しかし、レーザビーム照射によってレーザ加工溝が形成されると、レーザ加工溝の縁には機能層（デバイス層）のデブリが形成される。デブリは、機能層（デバイス層）の上面から上方に突出して伸長するため、後にハイブリッドボンディングでデバイスを接合する際に問題となる。
本発明の目的は、デバイス層の上面にデブリが突出することを抑制できるデバイスウェーハの加工方法を提供することである。
上述した課題を解決し、目的を達成するために、本発明のデバイスウェーハの加工方法は、基材上にデバイスを構成するデバイス層が積層されるとともに表面の交差する複数のストリートで区画された各領域にそれぞれデバイスが形成されたデバイスウェーハの加工方法であって、デバイスウェーハの該表面を被覆する保護膜を形成する保護膜形成ステップと、該保護膜形成ステップを実施した後、レーザビームを該ストリートに沿って照射して該保護膜に該ストリートに沿った開口が形成されたマスクを形成するマスク形成ステップと、該マスク形成ステップを実施した後、該マスクを介してデバイスウェーハの該デバイス層をデバイス層用ガスでプラズマエッチングするデバイス層プラズマエッチングステップと、該デバイス層プラズマエッチングステップを実施した後、該マスクを介して該基材を基材用ガスでプラズマエッチングする基材プラズマエッチングステップと、を備えたことを特徴とする。
前記デバイスウェーハの加工方法において、該デバイス層プラズマエッチングステップでは、該基材の上面に至らないエッチング溝を該デバイス層に形成するとともに該エッチング溝の下方に該デバイス層の残し部を形成し、該デバイス層プラズマエッチングステップを実施した後、該基材プラズマエッチングステップを実施する前に、レーザビームを該デバイス層の該残し部に照射して該残し部を分断し該基材に至るレーザ加工溝を形成するレーザ加工ステップと、を備え、該レーザ加工溝の溝幅は該エッチング溝の溝幅よりも狭く形成されるとともに、該エッチング溝の深さは、該レーザ加工ステップで形成されるデブリが該デバイス層の上面から突出しない深さに設定されても良い。
本発明は、デバイス層の上面にデブリが突出することを抑制できるという効果を奏する。
図１は、実施形態１に係るデバイスウェーハの加工方法の加工対象の被加工物の一例を示す斜視図である。 図２は、実施形態１に係るデバイスウェーハの加工方法の流れを示すフローチャートである。 図３は、図２に示されたデバイスウェーハの加工方法の保護膜形成ステップにおいて、ウェーハの裏面にテープを貼着し、テープの外縁部にフレームを貼着した状態を模式的に示す斜視図である。 図４は、図２に示されたデバイスウェーハの加工方法の保護膜形成ステップにおいて、ウェーハの表面全体に水溶性樹脂を塗布する状態を一部断面で模式的に示す側面図である。 図５は、図２に示されたデバイスウェーハの加工方法の保護膜形成ステップにおいて、表面に保護膜が形成されたデバイスウェーハの一部を模式的に示す断面図である。 図６は、図２に示されたデバイスウェーハの加工方法のマスク形成ステップを模式的に一部断面で示す側面図である。 図７は、図２に示されたデバイスウェーハの加工方法のマスク形成ステップ後のウェーハの一部を模式的に示す断面図である。 図８は、図２に示されたデバイスウェーハの加工方法のデバイス層プラズマエッチングステップ及び基材プラズマエッチングステップを実施するプラズマエッチング装置の構成例を模式的に示す断面図である。 図９は、図２に示されたデバイスウェーハの加工方法のデバイス層プラズマエッチングステップを模式的に示すデバイスウェーハの一部の断面図である。 図１０は、図２に示されたデバイスウェーハの加工方法の基材プラズマエッチングステップを模式的に示すデバイスウェーハの一部の断面図である。 図１１は、図２に示されたデバイスウェーハの加工方法のマスク除去ステップ後のデバイスウェーハの一部を模式的に示す断面図である。 図１２は、実施形態２に係るデバイスウェーハの加工方法の流れを示すフローチャートである。 図１３は、図１２に示されたデバイスウェーハの加工方法のデバイス層プラズマエッチングステップを模式的に示すデバイスウェーハの一部の断面図である。 図１４は、図１２に示されたデバイスウェーハの加工方法のレーザ加工ステップを模式的に示すデバイスウェーハの一部の断面図である。 図１５は、図１２に示されたデバイスウェーハの加工方法のレーザ加工ステップ後のデバイスウェーハの一部を模式的に示す断面図である。 図１６は、図１２に示されたデバイスウェーハの加工方法の基材プラズマエッチングステップを模式的に示すデバイスウェーハの一部の断面図である。
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
〔実施形態１〕
本発明の実施形態１に係るデバイスウェーハの加工方法を図面に基づいて説明する。図１は、実施形態１に係るデバイスウェーハの加工方法の加工対象の被加工物の一例を示す斜視図である。図２は、実施形態１に係るデバイスウェーハの加工方法の流れを示すフローチャートである。
（デバイスウェーハ）
実施形態１に係るデバイスウェーハの加工方法は、図１に示すデバイスウェーハ１のデバイスウェーハの加工方法である。実施形態１では、デバイスウェーハ１は、シリコン等を基材２とし、基材２上にデバイス層３が積層された半導体ウェーハなどのウェーハである。デバイスウェーハ１は、図１に示すように、表面４の互いに交差する複数のストリート５で格子状に区画された各領域にそれぞれデバイス６が形成されている。
デバイス６は、例えば、ＩＣ（Integrated Circuit）、又はＬＳＩ（Large Scale Integration）等の集積回路、又はメモリ（半導体記憶装置）である。実施形態１では、デバイス層３は、例えば、Ｓｉ０２からなる互いに積層された複数の層間絶縁膜と、層間絶縁膜間に配置された導電性の金属からなる回路層とを備える。
デバイス６は、デバイス層３の層間絶縁膜と回路層とが積層されて構成される。なお、ストリート５では、デバイス層３は、層間絶縁膜のみにより構成される。また、デバイス６は、表面に図示しない電極を設けている。電極は、平坦であり、実施形態１では、デバイス６の表面と同一平面上に位置することが望ましい。電極は、銅合金等の導電性を有する金属により構成され、他のウェーハのデバイスやデバイスチップのデバイスと接続するものである。
即ち、実施形態１において、デバイスウェーハ１は、デバイス６に他のウェーハのデバイス又はデバイスチップのデバイスが重ねられ、デバイス６の電極が他のウェーハのデバイス又はデバイスチップのデバイスの電極と接合されるウェーハである。このように、実施形態１では、加工対象のデバイスウェーハ１は、所謂ハイブリッドボンディングされるウェーハであるが、本発明では、ハイブリッドボンディングされるウェーハに限定されない。
（デバイスウェーハの加工方法）
実施形態１に係るデバイスウェーハの加工方法は、デバイスウェーハ１をストリート５に沿って個々のデバイスチップ１０に分割する方法である。なお、デバイスチップ１０は、基材２の一部と、基材２上のデバイス６とを含む。
実施形態１に係るデバイスウェーハの加工方法は、デバイスウェーハ１をプラズマエッチングによりデバイスチップ１０に分割する方法、所謂プラズマダイシングによりデバイスウェーハ１をデバイスチップ１０に分割する方法でもある。デバイスウェーハの加工方法は、図２に示すように、保護膜形成ステップ１００１と、マスク形成ステップ１００２と、デバイス層プラズマエッチングステップ１００３と、基材プラズマエッチングステップ１００４と、マスク除去ステップ１００５とを備える。
（保護膜形成ステップ）
図３は、図２に示されたデバイスウェーハの加工方法の保護膜形成ステップにおいて、ウェーハの裏面にテープを貼着し、テープの外縁部にフレームを貼着した状態を模式的に示す斜視図である。図４は、図２に示されたデバイスウェーハの加工方法の保護膜形成ステップにおいて、ウェーハの表面全体に水溶性樹脂を塗布する状態を一部断面で模式的に示す側面図である。図５は、図２に示されたデバイスウェーハの加工方法の保護膜形成ステップにおいて、表面に保護膜が形成されたデバイスウェーハの一部を模式的に示す断面図である。なお、図４は、デバイス層３を省略している。
保護膜形成ステップ１００１は、デバイスウェーハ１の表面４全体を被覆する保護膜１２を形成するステップである。実施形態１において、保護膜形成ステップ１００１では、まず、図３に示すように、デバイスウェーハ１の裏面７にデバイスウェーハ１よりも大径な円板状のテープ８の中央部を貼着し、テープ８の外縁部に内径がデバイスウェーハ１の外径よりも大径な環状のフレーム９を貼着する。なお、実施形態１では、テープ８は、非粘着性と可撓性を有する樹脂により構成された基材と、基材に積層されかつ粘着性と可撓性を有する樹脂により構成された糊層とを備え、糊層がデバイスウェーハ１及びフレーム９に貼着される粘着テープ、又は、糊層を備えずに熱可塑性樹脂により構成されかつデバイスウェーハ１及びフレーム９に熱圧着される基材のみから構成されるシートである。
実施形態１において、保護膜形成ステップ１００１では、図４に示す保護膜被覆装置２０が、スピンナテーブル２１の保持面２２にデバイスウェーハ１の裏面７側がテープ８を介して載置され、保持面２２にデバイスウェーハ１の裏面７側をテープ８を介して吸引保持し、フレーム９をスピンナテーブル２１の周囲に設けられたクランプ部２３で挟持する。実施形態１において、保護膜形成ステップ１００１では、保護膜被覆装置２０が、図４に示すように、スピンナテーブル２１を軸心回りに回転させながら、デバイスウェーハ１の上方の塗布ノズル２４からデバイスウェーハ１の表面４の中央に液状の水溶性樹脂１１を塗布する。すると、デバイスウェーハ１の表面４に塗布された水溶性樹脂１１は、スピンナテーブル２１の回転により生じる遠心力によりデバイスウェーハ１の外縁側に拡げられて、デバイスウェーハ１の表面４全体を被覆する。
こうして、実施形態１において、保護膜形成ステップ１００１では、軸心回りに回転するスピンナテーブル２１に保持されたデバイスウェーハ１に水溶性樹脂１１を供給して塗布する、所謂スピンコートで塗布する。実施形態１において、保護膜形成ステップ１００１では、水溶性樹脂１１を乾燥させて、図５に示すように、デバイスウェーハ１の表面４全体を被覆する保護膜１２を形成する。
なお、実施形態１において、水溶性樹脂１１は、例えば、ポリビニルアルコール（polyvinyl alcohol：ＰＶＡ）、又はポリビニルピロリドン（Polyvinylpyrrolidone：ＰＶＰ）等の水溶性樹脂を含んでいる。また、水溶性樹脂１１により構成された保護膜１２は、デバイス層プラズマエッチングステップ１００３で用いられるプラズマ化したデバイス層用ガス５８１及び基材プラズマエッチングステップ１００４で用いられるプラズマ化した基材用ガス５８２に対して耐性を有している。また、実施形態１では、水溶性樹脂１１は、マスク形成ステップ１００２で照射される波長が３５５ｎｍのレーザビーム３６を吸収する吸光材が分散されているが、本発明では、吸光材を含んでいなくても良い。吸光材として、例えば、カーボンブラック又はフタロシアニンが用いられる。
水溶性樹脂１１が乾燥してデバイスウェーハ１の表面４全体上に形成される保護膜１２は、前述した水溶性樹脂１１により構成されるので、デバイス層プラズマエッチングステップ１００３で用いられるプラズマ化したデバイス層用ガス５８１及び基材プラズマエッチングステップ１００４で用いられるプラズマ化した基材用ガス５８２に対して耐性を有する材質から構成されることとなり、プラズマ化したガス５８１，５８２に対する耐性を有する一様な厚みに形成されている。
（マスク形成ステップ）
図６は、図２に示されたデバイスウェーハの加工方法のマスク形成ステップを模式的に一部断面で示す側面図である。図７は、図２に示されたデバイスウェーハの加工方法のマスク形成ステップ後のウェーハの一部を模式的に示す断面図である。なお、図６は、デバイス層３を省略している。マスク形成ステップ１００２は、保護膜形成ステップ１００１を実施した後、レーザビーム３６（図６に示す）をストリート５に沿って照射して保護膜１２にストリート５に沿った開口１３１（図７に示す）が形成されたマスク１３（図７に示す）を形成するステップである。
実施形態１において、マスク形成ステップ１００２では、図６に示すレーザ加工装置３０が、デバイスウェーハ１の裏面７をテープ８を介してチャックテーブル３１の保持面３２に吸引保持し、フレーム９をチャックテーブル３１の周囲に設けられたクランプ部３７で挟持する。実施形態１において、マスク形成ステップ１００２では、レーザ加工装置３０が、撮像カメラでデバイスウェーハ１の表面４を撮像し、デバイスウェーハ１のストリート５とレーザビーム照射ユニット３３の集光レンズ３４との位置合わせを行なうアライメントを遂行する。
実施形態１において、マスク形成ステップ１００２では、レーザ加工装置３０が、図７に示すように、チャックテーブル３１とレーザビーム照射ユニット３３とをストリート５に沿って相対的に移動させながら、集光点をストリート５上の保護膜１２の表面に設定して、発振器３５が発振した保護膜１２に対して吸収性を有する波長（例えば、３５５ｎｍ）のレーザビーム３６を各ストリート５上の保護膜１２に向かって照射して、ストリート５上の保護膜１２を除去する。実施形態１において、マスク形成ステップ１００２では、レーザ加工装置３０が、ストリート５に沿った開口１３１を各ストリート５の全長に亘って形成して、保護膜１２を図７に示す開口１３１が形成されたマスク１３に形成する。なお、開口１３１は、底にストリート５を露出させている。
なお、実施形態１において、マスク形成ステップ１００２では、レーザ加工装置３０が、ストリート５上の保護膜１２の厚み方向の全体を除去しているが、本発明では、開口１３１の底に保護膜１２を僅かに残存させても良い。なお、開口１３１の底の僅かに残存させた保護膜１２は次のデバイス層プラズマエッチングステップ１００３でエッチングされて除去される。このように、本発明では、マスク形成ステップ１００２において、レーザ加工装置３０が、ストリート５上の保護膜１２を除去するとともに、ストリート５のデバイス層３を除去することが規制された加工条件で、レーザビーム３６をデバイスウェーハ１に照射して、デバイスウェーハ１上にマスク１３を形成する。
（プラズマエッチング装置）
次に、デバイス層プラズマエッチングステップ１００３及び基材プラズマエッチングステップ１００４を実施するプラズマエッチング装置５０を図面に基づいて説明する。図８は、図２に示されたデバイスウェーハの加工方法のデバイス層プラズマエッチングステップ及び基材プラズマエッチングステップを実施するプラズマエッチング装置の構成例を模式的に示す断面図である。プラズマエッチング装置５０は、図８に示すように、直方体状のチャンバー５１と、保持ユニット５２と、上部電極５３と、制御ユニット５５とを備える。
チャンバー５１は、内側にプラズマエッチングが実施される処理空間５１１が形成されている。チャンバー５１は、一つの側壁５１２に、デバイスウェーハ１を搬入及び搬出するための開口５１３と、開口５１３を開閉する開閉扉５１４が設けられている。開閉扉５１４は、エアシリンダ等で構成される開閉機構５１５によって昇降することで、開口５１３を開閉する。
また、チャンバー５１は、底壁５１６にチャンバー５１の内部と外部とを連通させる排気口５１７が形成されている。排気口５１７は、真空ポンプ等の排気機構５１０が接続されている。
保持ユニット５２と上部電極５３とは、チャンバー５１の処理空間５１１に、互いに対向して配置されている。保持ユニット５２の上面は、テープ８を介してデバイスウェーハ１を保持する保持面５２４である。また、保持ユニット５２は、導電性の材料により構成され、下部電極としても機能する。
保持ユニット５２は、円盤状の保持部５２１と、保持部５２１の下面の中央部から下方に突出する円柱状の支持部５２０とを含む。支持部５２０は、チャンバー５１の底壁５１６に形成された開口５２２に挿入されている。開口５２２内において、底壁５１６と支持部５２０との間には環状の絶縁部材５２３が配置されており、チャンバー５１と保持ユニット５２とは電気的に絶縁されている。また、保持ユニット５２は、チャンバー５１の外部で高周波電源５６と接続されている。
保持ユニット５２の保持部５２１には、図示しない高周波電源に接続された電極５２６が設けられている。保持ユニット５２は、電極５２６に高周波電源から電力が印加されて、保持面５２４とデバイスウェーハ１との間に誘電分極現象を発生させ、電荷の分極による静電吸着力によってデバイスウェーハ１を保持面５２４上に吸着保持する。
また、保持ユニット５２の保持部５２１の内部及び支持部５２０の内部には、保持ユニット５２を冷却するための冷却流体が流れる冷却流路５２７が形成されている。冷却流路５２７の両端は、冷媒循環機構５２８に接続されている。冷媒循環機構５２８を作動させると、水等の冷却流体が、冷却流路５２７内を循環して流れ、保持ユニット５２が冷却される。
上部電極５３は、導電性の材料でなり、円盤状のガス噴出部５３１と、ガス噴出部５３１の上面の中央部から上方に突出する円柱状の支持部５３０とを含む。支持部５３０は、チャンバー５１の上壁５１８に形成された開口５３２に挿入されている。開口５３２内において、上壁５１８と支持部５３０との間には環状の絶縁部材５３３が配置されており、チャンバー５１と上部電極５３とは電気的に絶縁されている。
上部電極５３は、チャンバー５１の外部で高周波電源５７と接続されている。また、支持部５３０の上端部には、昇降機構５３４の支持アームが取り付けられている。上部電極５３は、昇降機構５３４により昇降する。
ガス噴出部５３１の下面側には、複数の噴出口５３５が設けられている。噴出口５３５は、ガス噴出部５３１及び支持部５３０に形成された流路５３６を介して、第１エッチングガス供給源５８及び第２エッチングガス供給源５９に接続されている。第１エッチングガス供給源５８は、ガス５８１，５８２を流路５３６を通して噴出口５３５からチャンバー５１内に供給する。実施形態１では、第１エッチングガス供給源５８は、デバイスウェーハ１の基材２がシリコンにより構成される場合、ガス５８１，５８２として、フッ素系ガスをチャンバー５１内に供給する。第２エッチングガス供給源５９は、エッチングガスを流路５３６を通して噴出口５３５からチャンバー５１内に供給する。実施形態１では、第２エッチングガス供給源５９は、ガスとして、酸素系ガスをチャンバー５１内に供給する。
制御ユニット５５は、プラズマエッチング装置５０の各構成要素を制御して、プラズマエッチング装置５０にデバイスウェーハ１に対するプラズマエッチングを実施させるものである。なお、制御ユニット５５は、ＣＰＵ（central processing unit）のようなマイクロプロセッサを有する演算処理装置と、ＲＯＭ（read only memory）又はＲＡＭ（random access memory）のようなメモリを有する記憶装置と、入出力インターフェース装置とを有するコンピュータである。制御ユニット５５の演算処理装置は、記憶装置に記憶されているコンピュータプログラムに従って演算処理を実施して、プラズマエッチング装置５０を制御するための制御信号を、入出力インターフェース装置を介してプラズマエッチング装置５０の各構成要素に出力する。
また、制御ユニット５５は、各種の情報や画像などを表示する液晶表示装置などにより構成される表示ユニットと、オペレータが加工内容情報などを登録する際に用いる入力ユニットとが接続されている。入力ユニットは、表示ユニットに設けられたタッチパネルと、キーボード等の外部入力装置とのうち少なくとも一つにより構成される。
（デバイス層プラズマエッチングステップ）
図９は、図２に示されたデバイスウェーハの加工方法のデバイス層プラズマエッチングステップを模式的に示すデバイスウェーハの一部の断面図である。デバイス層プラズマエッチングステップ１００３は、マスク形成ステップ１００２を実施した後、マスク１３を介してデバイスウェーハ１のデバイス層３をプラズマ化したデバイス層用ガス５８１（エッチングガスに相当）でプラズマエッチングするステップである。
実施形態１において、デバイス層プラズマエッチングステップ１００３では、プラズマエッチング装置５０が、昇降機構５３４により上部電極５３を上昇させ、昇降機構によりフレーム挟持プレート５４２を上昇させた状態で、開閉機構５１５により開閉扉５１４を下降させて開口５１３を開放する。
デバイス層プラズマエッチングステップ１００３では、プラズマエッチング装置５０は、図示しない搬送ユニットによりマスク形成ステップ１００２でマスク１３が形成されたデバイスウェーハ１が処理空間５１１内に搬入され、テープ８を介してデバイスウェーハ１の裏面７が保持ユニット５２の保持面５２４に載置される。デバイス層プラズマエッチングステップ１００３では、プラズマエッチング装置５０は、高周波電源から電力を電極５２６に印加して、保持面５２４にテープ８を介してデバイスウェーハ１の裏面７を吸着保持する。
デバイス層プラズマエッチングステップ１００３では、プラズマエッチング装置５０は、開閉機構５１５により開閉扉５１４を上昇させて開口５１３を閉じ、排気機構５１０を作動させてチャンバー５１内を減圧し、処理空間５１１を真空状態（低圧状態）とし、冷媒循環機構５２８を作動させて、水等の冷却流体を冷却流路５２７内で循環し、保持ユニット５２の異常昇温を抑制する。デバイス層プラズマエッチングステップ１００３では、プラズマエッチング装置５０は、昇降機構５３４により上部電極５３を下降させ、上部電極５３の下面と、下部電極を構成する保持ユニット５２に保持されたデバイスウェーハ１との間の距離をプラズマエッチングに適した所定の電極間距離に位置付ける。
デバイス層プラズマエッチングステップ１００３では、プラズマエッチング装置５０は、第１エッチングガス供給源５８からデバイス層用ガス５８１を所定の流量で供給してガス噴出部５３１の複数の噴出口５３５から保持ユニット５２上に保持されたデバイスウェーハ１に向けて噴出する。デバイス層プラズマエッチングステップ１００３では、プラズマエッチング装置５０は、第１エッチングガス供給源５８からデバイス層用ガス５８１を供給した状態で、高周波電源５７から上部電極５３にプラズマを作り維持する高周波電力を印加し、高周波電源５６から下部電極である保持ユニット５２にイオンを引き込むための高周波電力を印加する。
デバイス層プラズマエッチングステップ１００３では、プラズマエッチング装置５０は、保持ユニット５２と上部電極５３との間の空間のデバイス層用ガス５８１がプラズマ化され、図９に示すように、このプラズマ化されたデバイス層用ガス５８１がデバイスウェーハ１側に引き込まれて、デバイスウェーハ１のマスク１３の開口１３１から露出したストリート５の表面４をエッチング（所謂プラズマエッチング）する。デバイス層プラズマエッチングステップ１００３では、プラズマエッチング装置５０は、ストリート５のデバイス層３にエッチング溝１４（図９に示す）を形成し、エッチング溝１４をデバイスウェーハ１の裏面７に向かって進行させる。このように、実施形態１において、デバイス層プラズマエッチングステップ１００３では、マスク１３を介してデバイスウェーハ１のデバイス層３にプラズマエッチングを施す。
なお、実施形態１では、ストリート５のデバイス層３がＳｉＯ２で構成される場合、デバイス層用ガス５８１として、ＣＦ４等のフッ素系ガスを用いるが、本発明では、Ｃ４Ｆ８を用いても良い。実施形態１において、デバイス層プラズマエッチングステップ１００３では、プラズマエッチング装置５０は、デバイスウェーハ１のデバイス層３の厚さに応じて、デバイスウェーハ１のデバイス層３をプラズマエッチングする所定時間が予め設定されている。
デバイス層プラズマエッチングステップ１００３では、プラズマエッチング装置５０は、所定時間、デバイス層用ガス５８１を供給しながら保持ユニット５２及び上部電極５３に高周波電力を印加して、図９に示すように、マスク１３の開口１３１から露出したストリート５のデバイス層３を完全に除去して、デバイスウェーハ１のデバイス層３を開口１３１即ちエッチング溝１４に沿って分断する。即ち、デバイス層プラズマエッチングステップ１００３では、プラズマエッチング装置５０は、デバイスウェーハ１の各ストリート５のデバイス層３を全長に亘って除去する。
（基材プラズマエッチングステップ）
図１０は、図２に示されたデバイスウェーハの加工方法の基材プラズマエッチングステップを模式的に示すデバイスウェーハの一部の断面図である。基材プラズマエッチングステップ１００４は、デバイス層プラズマエッチングステップ１００３を実施した後、マスク１３を介してデバイスウェーハ１の基材２をプラズマ化した基材用ガス５８２（エッチングガスに相当）でプラズマエッチングするステップである。
基材プラズマエッチングステップ１００４では、プラズマエッチング装置５０は、第１エッチングガス供給源５８から基材用ガス５８２を所定の流量で供給してガス噴出部５３１の複数の噴出口５３５から保持ユニット５２上に保持されたデバイスウェーハ１に向けて噴出する。基材プラズマエッチングステップ１００４では、プラズマエッチング装置５０は、第１エッチングガス供給源５８から基材用ガス５８２を供給した状態で、高周波電源５７から上部電極５３にプラズマを作り維持する高周波電力を印加し、高周波電源５６から下部電極である保持ユニット５２にイオンを引き込むための高周波電力を印加する。
基材プラズマエッチングステップ１００４では、プラズマエッチング装置５０は、保持ユニット５２と上部電極５３との間の空間の基材用ガス５８２がプラズマ化され、図１０に示すように、このプラズマ化された基材用ガス５８２がデバイスウェーハ１側に引き込まれて、デバイスウェーハ１のマスク１３の開口１３１から露出したエッチング溝１４の底即ち基材２をエッチング（所謂プラズマエッチング）する。基材プラズマエッチングステップ１００４では、プラズマエッチング装置５０は、エッチング溝１４をデバイスウェーハ１の裏面７に向かって進行させる。このように、実施形態１において、基材プラズマエッチングステップ１００４では、マスク１３を介してデバイスウェーハ１の基材２にプラズマエッチングを施す。
なお、実施形態１では、基材２がシリコンで構成される場合、基材用ガス５８２として、ＳＦ６、Ｃ４Ｆ８又はＣＦ４等のフッ素系ガスを用いるが、基材用ガス５８２は、これらに限定されない。また、実施形態１において、基材プラズマエッチングステップ１００４では、プラズマエッチング装置５０は、ＳＦ６を供給することによるプラズマエッチングとＣ４Ｆ８を供給することによるエッチング溝１４の内側面等に対する保護膜堆積（デポジション）とを交互に繰り返すボッシュ法によりデバイスウェーハ１の基材２をプラズマエッチングするが、本発明では、単一のエッチングガスを供給することでプラズマエッチングしても良い。
基材プラズマエッチングステップ１００４では、プラズマエッチング装置５０は、デバイスウェーハ１の基材２の厚さに応じて、デバイスウェーハ１の基材２をプラズマエッチングする所定時間が予め設定されている。基材プラズマエッチングステップ１００４では、プラズマエッチング装置５０は、所定時間、基材用ガス５８２を供給しながら保持ユニット５２及び上部電極５３に高周波電力を印加して、図１０に示すように、マスク１３の開口１３１から露出したストリート５の基材２を完全に除去して、デバイスウェーハ１を開口１３１即ちエッチング溝１４に沿って分断して、個々のデバイスチップ１０に分割する。即ち、基材プラズマエッチングステップ１００４では、デバイスウェーハ１に各ストリート５の全長に亘ってエッチング溝１４を貫通させる。
（マスク除去ステップ）
図１１は、図２に示されたデバイスウェーハの加工方法のマスク除去ステップ後のデバイスウェーハの一部を模式的に示す断面図である。マスク除去ステップ１００５は、基材プラズマエッチングステップ１００４を実施した後、デバイスウェーハ１の表面４上からマスク１３を除去するステップである。
実施形態１において、マスク除去ステップ１００５では、図示しない洗浄装置がスピンナテーブルの保持面にデバイスウェーハ１の裏面７側がテープ８を介して載置され、保持面にデバイスウェーハ１の裏面７側をテープ８を介して吸引保持し、フレーム９をスピンナテーブルの周囲に設けられたクランプ部で挟持する。実施形態１において、マスク除去ステップ１００５では、洗浄装置が、スピンナテーブルを軸心回りに回転させながら、デバイスウェーハ１の上方の洗浄ノズルからデバイスウェーハ１の表面４の中央に例えば純水である洗浄液を供給する。すると、デバイスウェーハ１の表面４に供給された洗浄液は、スピンナテーブルの回転により生じる遠心力によりデバイスウェーハ１の外縁側に向かって流れて、図１１に示すように、デバイスウェーハ１の表面４上からマスク１３を洗い流す。
こうして、実施形態１において、マスク除去ステップ１００５では、軸心回りに回転するスピンナテーブルに保持されたデバイスウェーハ１に洗浄液を供給して洗浄する、所謂スピンナー洗浄する。実施形態１において、マスク除去ステップ１００５では、デバイスウェーハ１を乾燥させて、デバイスウェーハの加工方法を終了する。
以上説明した実施形態１に係るデバイスウェーハの加工方法は、マスク形成ステップ１００２において、レーザ加工装置３０がストリート５上の保護膜１２を除去するとともにストリート５のデバイス層３を除去することが規制された加工条件でレーザビーム３６を照射して、デバイスウェーハ１上にマスク１３を形成するので、マスク形成ステップ１００２後にデバイス層３から凸のデブリがデバイスウェーハ１の表面４上に形成されることを抑制できる。また、実施形態１に係るデバイスウェーハの加工方法は、デバイス層プラズマエッチングステップ１００３においてストリート５上のデバイス層３を除去する。
その結果、実施形態１に係るデバイスウェーハの加工方法は、個々に分割されたデバイスチップ１０において、デバイス層３の上面にデブリが突出することを抑制できるという効果を奏する。
〔実施形態２〕
次に、実施形態２に係るデバイスウェーハの加工方法を図面に基づいて説明する。図１２は、実施形態２に係るデバイスウェーハの加工方法の流れを示すフローチャートである。図１３は、図１２に示されたデバイスウェーハの加工方法のデバイス層プラズマエッチングステップを模式的に示すデバイスウェーハの一部の断面図である。図１４は、図１２に示されたデバイスウェーハの加工方法のレーザ加工ステップを模式的に示すデバイスウェーハの一部の断面図である。図１５は、図１２に示されたデバイスウェーハの加工方法のレーザ加工ステップ後のデバイスウェーハの一部を模式的に示す断面図である。図１６は、図１２に示されたデバイスウェーハの加工方法の基材プラズマエッチングステップを模式的に示すデバイスウェーハの一部の断面図である。なお、図１２、図１３、図１４、図１５及び図１６は、実施形態１と同一部分に同一符号を付して説明を省略する。
実施形態２に係るデバイスウェーハの加工方法は、デバイス層プラズマエッチングステップ１００３と基材プラズマエッチングステップ１００４とが異なり、図１２に示すように、更にレーザ加工ステップ１０１０を備える事以外、実施形態１と同じである。実施形態２において、保護膜形成ステップ１００１とマスク形成ステップ１００２とは、実施形態１と同様に実施される。
実施形態２に係るデバイスウェーハの加工方法において、デバイス層プラズマエッチングステップ１００３では、プラズマエッチング装置５０が、デバイスウェーハ１のデバイス層３の厚み方向全体をプラズマ化したデバイス層用ガス５８１により除去する所定時間よりも短い第２所定時間、デバイス層用ガス５８１を供給しながら保持ユニット５２及び上部電極５３に高周波電力を印加して、マスク１３を介してデバイスウェーハ１をプラズマエッチングして、デバイスウェーハ１のストリート５のデバイス層３にエッチング溝１４を形成する。
こうして、実施形態２に係るデバイスウェーハの加工方法において、デバイス層プラズマエッチングステップ１００３では、プラズマエッチング装置５０が、図１３に示すように、基材２の上面に至らない即ち底にデバイス層３を残存させたエッチング溝１４をストリート５のデバイス層３に形成する。実施形態２に係るデバイスウェーハの加工方法において、デバイス層プラズマエッチングステップ１００３では、プラズマエッチング装置５０が、デバイスウェーハ１のストリート５のデバイス層３に形成したエッチング溝１４の下方にデバイス層３の残し部１４１を形成する。
レーザ加工ステップ１０１０は、デバイス層プラズマエッチングステップ１００３を実施した後、基材プラズマエッチングステップ１００４を実施する前に、レーザビーム６２（図１４に示す）をデバイス層３の残し部１４１に照射して残し部１４１を分断し、基材２に至るレーザ加工溝１５（図１５に示す）を形成するステップである。実施形態２において、レーザ加工ステップ１０１０では、図１４に示すレーザ加工装置６０が、デバイスウェーハ１の裏面７をテープ８を介してチャックテーブルの保持面に吸引保持し、フレーム９をチャックテーブルの周囲に設けられたクランプ部で挟持する。
実施形態２において、レーザ加工ステップ１０１０では、レーザ加工装置６０が、撮像カメラでデバイスウェーハ１の表面４を撮像し、デバイスウェーハ１のストリート５に形成されたエッチング溝１４とレーザビーム照射ユニット６１の集光レンズとの位置合わせを行なうアライメントを遂行する。実施形態２において、レーザ加工ステップ１０１０では、レーザ加工装置６０が、図１４に示すように、チャックテーブルとレーザビーム照射ユニット６１とをストリート５に形成されたエッチング溝１４に沿って相対的に移動させながら、集光点をエッチング溝１４の底の残し部１４１の表面に設定して、デバイス層３に対して吸収性を有する波長のレーザビーム６２を各ストリート５に形成されたエッチング溝１４の底に向かって照射して、ストリート５のエッチング溝１４の底の残し部１４１を除去し、残し部１４１の底にデバイス層３を分断して基材２に至るレーザ加工溝１５を形成して、デバイス層３をストリート５に沿って分断する。なお、レーザ加工溝１５の溝幅１５２は、エッチング溝１４の溝幅１４２よりも狭い。
レーザ加工ステップ１０１０では、ストリート５のエッチング溝１４の底の残し部１４１を分断すると、図１５に示すように、レーザ加工溝１５の幅方向の両縁に、レーザ加工溝１５の底から突出したデバイス層３により構成されるデブリ１５１が付着する。実施形態２において、レーザ加工ステップ１０１０では、レーザ加工装置６０が、ストリート５に形成されたエッチング溝１４の底に、エッチング溝１４の溝幅１４２よりも溝幅１５２が狭い基材２に至るレーザ加工溝１５を形成し、デブリ１５１のエッチング溝１４の底からの高さ１５３がエッチング溝１４の表面４からの深さ１４３よりも低くなる加工条件で、レーザビーム６２をデバイスウェーハ１に照射して、デバイスウェーハ１のストリート５のデバイス層３を分断する。このように、実施形態２において、レーザ加工溝１５の溝幅１５２は、エッチング溝１４の溝幅１４２よりも狭く形成されるとともに、エッチング溝１４の深さ１４３は、レーザ加工ステップ１０１０で形成されるデブリ１５１がデバイス層３の上面から突出しない（即ち、突出することが規制された）深さに設定される。
実施形態２において、基材プラズマエッチングステップ１００４では、プラズマエッチング装置５０が、図１６に示すように、プラズマ化された基材用ガス５８２により、レーザ加工溝１５の底に露出した基材２をエッチング（所謂プラズマエッチング）して、レーザ加工溝１５の底に第２エッチング溝１６を形成し、第２エッチング溝１６をデバイスウェーハ１の裏面７に向かって進行させる。なお、実施形態２において、基材プラズマエッチングステップ１００４では、実施形態１と同様に、ボッシュ法によりデバイスウェーハ１の基材２をプラズマエッチングして、レーザ加工溝１５から露出したストリート５の基材２を完全に除去して、デバイスウェーハ１をレーザ加工溝１５即ち第２エッチング溝１６に沿って分断して、個々のデバイスチップ１０に分割する。
実施形態２において、デバイスウェーハの加工方法は、基材プラズマエッチングステップ１００４実施後、実施形態１と同様に、マスク除去ステップ１００５を実施する。
実施形態２に係るデバイスウェーハの加工方法は、マスク形成ステップ１００２において、レーザ加工装置３０がレーザビーム３３６を照射して、デバイスウェーハ１上にマスク１３を形成し、デバイス層プラズマエッチングステップ１００３においてストリート５上のデバイス層３をプラズマエッチングするので、実施形態１と同様に、個々に分割されたデバイスチップ１０において、デバイス層３の上面にデブリが突出することを抑制できるという効果を奏する。
また、実施形態２に係るデバイスウェーハの加工方法は、デバイス層３のプラズマエッチングには時間を要するが、デバイス層プラズマエッチングステップ１００３ではデバイス層３の途中までプラズマエッチングし、レーザ加工ステップ１０１０において残し部１４１をレーザビーム６２を照射して分断するため、デバイス層３の全ての厚みをプラズマエッチングする場合よりも加工時間を短縮できる。
また、実施形態２に係るデバイスウェーハの加工方法は、残し部１４１に形成されるレーザ加工溝１５の溝幅１５２がエッチング溝１４の溝幅１４２よりも狭く、レーザ加工ステップ１０１０で形成されるデブリ１５１がエッチング溝１４の底のデバイス層３の残し部１４１上に形成される。また、実施形態２に係るデバイスウェーハの加工方法は、エッチング溝１４の深さ１４３を、デブリ１５１の高さ１５３よりも深く設定している。その結果、実施形態２に係るデバイスウェーハの加工方法は、レーザ加工ステップ１０１０で形成されるデブリ１５１がデバイス層３の上面から突出することを抑制できる。
なお、本発明は、上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。本発明では、保護膜１２は、例えばレジスト膜のような非水溶性膜でもよく、その場合、マスク除去ステップ１００５において例えば酸素系ガスによるアッシングで除去される。
１ デバイスウェーハ
２ 基材
３ デバイス層
４ 表面（上面）
５ ストリート
６ デバイス
１２ 保護膜
１３ マスク
１４ エッチング溝
１５ レーザ加工溝
３６ レーザビーム
６２ レーザビーム
１３１ 開口
１４１ 残し部
１４２ 溝幅
１４３ 深さ
１５１ デブリ
１５２ 溝幅
５８１ デバイス層用ガス
５８２ 基材用ガス
１００１ 保護膜形成ステップ
１００２ マスク形成ステップ
１００３ デバイス層プラズマエッチングステップ
１００４ 基材プラズマエッチングステップ
１０１０ レーザ加工ステップ

Claims (2)

  1. 基材上にデバイスを構成するデバイス層が積層されるとともに表面の交差する複数のストリートで区画された各領域にそれぞれデバイスが形成されたデバイスウェーハの加工方法であって、
    デバイスウェーハの該表面を被覆する保護膜を形成する保護膜形成ステップと、
    該保護膜形成ステップを実施した後、レーザビームを該ストリートに沿って照射して該保護膜に該ストリートに沿った開口が形成されたマスクを形成するマスク形成ステップと、
    該マスク形成ステップを実施した後、該マスクを介してデバイスウェーハの該デバイス層をデバイス層用ガスでプラズマエッチングするデバイス層プラズマエッチングステップと、
    該デバイス層プラズマエッチングステップを実施した後、該マスクを介して該基材を基材用ガスでプラズマエッチングする基材プラズマエッチングステップと、を備えたデバイスウェーハの加工方法。
  2. 該デバイス層プラズマエッチングステップでは、該基材の上面に至らないエッチング溝を該デバイス層に形成するとともに該エッチング溝の下方に該デバイス層の残し部を形成し、
    該デバイス層プラズマエッチングステップを実施した後、該基材プラズマエッチングステップを実施する前に、レーザビームを該デバイス層の該残し部に照射して該残し部を分断し該基材に至るレーザ加工溝を形成するレーザ加工ステップと、を備え、
    該レーザ加工溝の溝幅は該エッチング溝の溝幅よりも狭く形成されるとともに、該エッチング溝の深さは、該レーザ加工ステップで形成されるデブリが該デバイス層の上面から突出しない深さに設定される、請求項１に記載のデバイスウェーハの加工方法。
JP2022153913A 2022-09-27 2022-09-27 デバイスウェーハの加工方法 Pending JP2024048066A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022153913A JP2024048066A (ja) 2022-09-27 2022-09-27 デバイスウェーハの加工方法
KR1020230123596A KR20240043690A (ko) 2022-09-27 2023-09-18 디바이스 웨이퍼의 가공 방법
US18/469,790 US20240105458A1 (en) 2022-09-27 2023-09-19 Device wafer processing method
DE102023209146.1A DE102023209146A1 (de) 2022-09-27 2023-09-20 Bauelementwafer-bearbeitungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022153913A JP2024048066A (ja) 2022-09-27 2022-09-27 デバイスウェーハの加工方法

Publications (1)

Publication Number Publication Date
JP2024048066A true JP2024048066A (ja) 2024-04-08

Family

ID=90140096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022153913A Pending JP2024048066A (ja) 2022-09-27 2022-09-27 デバイスウェーハの加工方法

Country Status (4)

Country Link
US (1) US20240105458A1 (ja)
JP (1) JP2024048066A (ja)
KR (1) KR20240043690A (ja)
DE (1) DE102023209146A1 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6765949B2 (ja) 2016-12-12 2020-10-07 株式会社ディスコ ウェーハの加工方法

Also Published As

Publication number Publication date
DE102023209146A1 (de) 2024-03-28
US20240105458A1 (en) 2024-03-28
KR20240043690A (ko) 2024-04-03

Similar Documents

Publication Publication Date Title
US9379015B2 (en) Wafer processing method
JP3991872B2 (ja) 半導体装置の製造方法
JP4275096B2 (ja) 半導体チップの製造方法
JP4275095B2 (ja) 半導体チップの製造方法
JP6509744B2 (ja) フィルムフレームウェハアプリケーションのためのエッチングチャンバシールドリングを用いたレーザ・プラズマエッチングウェハダイシング
JP2008159985A (ja) 半導体チップの製造方法
JP6770858B2 (ja) 分割方法
JP2006303077A (ja) 半導体チップの製造方法
JP6560969B2 (ja) ウエーハの分割方法
TW201834037A (zh) 晶圓的加工方法
JP7128054B2 (ja) ウェーハの加工方法
JP6519759B2 (ja) 素子チップの製造方法
US20230005792A1 (en) Method of manufacturing chips
JP2024048066A (ja) デバイスウェーハの加工方法
JP7154697B2 (ja) 被加工物の加工方法
TW202414548A (zh) 器件晶圓之加工方法
JP7139065B2 (ja) ウェーハの加工方法
JP7401183B2 (ja) ウェーハの加工方法
JP2024038909A (ja) ウェーハの加工方法及び保護膜剤
JP2023029071A (ja) ウェーハの加工方法
JP7229631B2 (ja) ウェーハの加工方法
JP2024038907A (ja) ウェーハの加工方法
US20240079245A1 (en) Method for processing device wafer
CN108878284B (zh) 被加工物的加工方法
JP7146555B2 (ja) ウェーハの加工方法