CN108878284B - 被加工物的加工方法 - Google Patents

被加工物的加工方法 Download PDF

Info

Publication number
CN108878284B
CN108878284B CN201810409277.8A CN201810409277A CN108878284B CN 108878284 B CN108878284 B CN 108878284B CN 201810409277 A CN201810409277 A CN 201810409277A CN 108878284 B CN108878284 B CN 108878284B
Authority
CN
China
Prior art keywords
workpiece
mask
plasma
processing
cleaning liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810409277.8A
Other languages
English (en)
Other versions
CN108878284A (zh
Inventor
F·韦
田渕智隆
山铜英之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN108878284A publication Critical patent/CN108878284A/zh
Application granted granted Critical
Publication of CN108878284B publication Critical patent/CN108878284B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Abstract

提供被加工物的加工方法，能够抑制器件的安装不良、断线等加工后的破损。该被加工物的加工方法包含如下的步骤：掩模准备步骤，准备将被加工物正面的器件覆盖并且使间隔道露出的掩模；等离子蚀刻步骤，在该等离子蚀刻步骤中反复进行如下过程：隔着掩模对背面配设有保持部件的被加工物提供等离子化的SF6而形成槽，接着隔着掩模对被加工物提供等离子化的C4F8而使被膜堆积于被加工物，然后隔着掩模对被加工物提供等离子化的SF6从而将槽底的被膜去除而对槽底进行蚀刻；以及异物去除步骤，在实施了等离子蚀刻步骤(ST3)之后，利用清洗液对被加工物进行清洗而将通过等离子蚀刻步骤(ST3)而生成的被膜去除。

Description

被加工物的加工方法
技术领域
本发明涉及被加工物的加工方法，该被加工物具有在由交叉的多条间隔道划分的各区域内分别形成有器件的正面，该器件具有突起电极。
背景技术
作为对由硅构成的基板或晶片进行分割的方法，使用等离子切割(例如，参照专利文献1和专利文献2)。另一方面，具有倒装芯片安装用的器件的晶片或具有由WLCSP(Waferlevel Chip Size Package：晶圆级芯片尺寸封装)构成的器件的晶片等形成有突起电极，该突起电极呈球状、立柱(柱)状，或立柱的上端部呈球状等。
专利文献1：日本特开2006-114825号公报
专利文献2：日本特许第4090492号公报
但是，特别是当对形成有突起电极的晶片实施专利文献2所示的使用了BOSCH法的等离子切割时，所生成的异物(被膜)堆积于突起电极。当在异物附着于突起电极的状态下安装器件时，有可能出现安装不良或断线，或者之后在突起电极上从异物起产生腐蚀而出现破损。
发明内容
本发明是鉴于该问题点而完成的，其目的在于，提供被加工物的加工方法，能够抑制器件的安装不良、断线等加工后的破损。
根据本发明，提供被加工物的加工方法，该被加工物具有在由交叉的多条间隔道划分的各区域内分别形成有器件的正面，该器件具有突起电极，其中，该被加工物的加工方法具有如下的步骤：掩模准备步骤，准备将被加工物正面的该器件覆盖并且使该间隔道露出的掩模；等离子蚀刻步骤，在该等离子蚀刻步骤中反复进行如下过程：隔着该掩模对正面的该器件被该掩模覆盖并且在背面配设有保持部件的被加工物提供等离子化的SF6而形成槽，接着隔着该掩模对被加工物提供等离子化的C4F8而使被膜堆积于被加工物，然后隔着该掩模对被加工物提供等离子化的SF6从而将该槽底的该被膜去除而对该槽底进行蚀刻；以及异物去除步骤，在实施了该等离子蚀刻步骤之后，利用清洗液对被加工物进行清洗而将通过该等离子蚀刻步骤而生成的该被膜去除。
优选所述被加工物的加工方法还具有如下的保持部件配设步骤：在实施该等离子蚀刻步骤之前，在被加工物的背面配设保持部件。
优选该异物去除步骤是将被加工物浸渍在清洗液中而实施的。
优选该保持部件由带和环状框架构成，该带由基材层和配设在该基材层上的糊层构成，该带的外周缘粘贴在该环状框架上，在该异物去除步骤中，被加工物与背面上所粘贴的该带和该环状框架一起被浸渍在该清洗液中。
优选在该异物去除步骤中，将该清洗液加热到比常温高，对该清洗液赋予超声波振动而实施该异物去除步骤。
本申请发明的加工方法起到了能够抑制器件的安装不良、断线等加工后的破损的效果。
附图说明
图1是示出第1实施方式的被加工物的加工方法的加工对象的被加工物的一例的立体图。
图2是将图1中的II部放大而示出的俯视图。
图3是图2所示的被加工物的突起电极等的剖视图。
图4是示出第1实施方式的加工方法的流程的流程图。
图5是示出图4所示的加工方法的保持部件配设步骤后的被加工物的立体图。
图6是图5所示的被加工物和粘接带的一部分的剖视图。
图7是示出图4所示的加工方法的掩模准备步骤的局部剖视侧视图。
图8是示出在图4所示的加工方法的等离子蚀刻步骤中使用的蚀刻装置的结构的剖视图。
图9是图4所示的加工方法的等离子蚀刻步骤后的被加工物的主要部分的剖视图。
图10是示出图4所示的加工方法的异物去除步骤的剖视图。
图11是示出第2实施方式的被加工物的加工方法的流程的流程图。
图12是示出第3实施方式的被加工物的加工方法的流程的流程图。
标号说明
100：清洗液；200：被加工物；201：间隔道；202：器件；203：正面；204：突起电极；205：钝化层(掩模)；208：背面；210：保持部件；211：粘接带(带)；212：环状框架；213：基材层；214：糊层；220：槽；300：被膜；ST1：保持部件配设步骤；ST2：掩模准备步骤；ST3：等离子蚀刻步骤；ST4：异物去除步骤。
具体实施方式
参照附图对用于实施本发明的方式(实施方式)进行详细地说明。本发明并不限定于以下的实施方式所记载的内容。并且，以下所记载的构成要素包含本领域技术人员所容易想到的、实际上相同的构成要素。此外，能够对以下所记载的结构进行适当组合。并且，能够在不脱离本发明的主旨的范围内进行结构的各种省略、置换或变更。
〔第1实施方式〕
根据附图对本发明的第1实施方式的被加工物的加工方法进行说明。图1是示出第1实施方式的加工方法的加工对象的被加工物的一例的立体图。图2是将图1中的II部放大而示出的俯视图。图3是图2所示的被加工物的突起电极等的剖视图。
第1实施方式的加工方法是图1所示的被加工物200的加工方法。在第1实施方式中，被加工物200是以硅、蓝宝石或砷化镓等为基板的圆板状的半导体晶片或光器件晶片。如图1所示，被加工物200具有在由交叉的多条间隔道201划分的各区域内分别形成有器件202的正面203。
如图2所示，器件202具有多个突起电极204。并且，如图3所示，除了突起电极204之外，在被加工物200的基板的正面还层叠有钝化层205。钝化层205是钝化膜。钝化膜作为形成突起电极204时的掩模来使用。并且，钝化膜层叠在基板的正面上，保护器件202的电路远离外部环境，对器件202的电路进行物理性和化学性保护。钝化膜例如由感光性聚酰亚胺构成。钝化膜是很难进行等离子蚀刻的膜。在第1实施方式中，钝化层205形成在除了突起电极204之外的被加工物200的基板的正面上，但在本发明中，为了起到对器件202正面进行保护的钝化的作用，钝化层205也可以形成在器件202整个面上。并且，在本发明中，也可以仅在与突起电极204对应的位置形成有由感光性聚酰亚胺构成的钝化膜，在该情况下，通过由与掩模用聚酰亚胺不同的材料形成的钝化膜来保护器件202上表面。
突起电极204设置在器件202上。在第1实施方式中，如图3所示，突起电极204具有器件202上的焊接电极206和设置在焊接电极206上的球状的凸块207。在第1实施方式中，焊接电极206是由镍或镍合金构成的UBM(Underbump Meta：凸块下金属)。在第1实施方式中，凸块207由所谓的无铅焊料构成，该无铅焊料由Sn-Ag系合金构成。在第1实施方式中，器件202是具有突起电极204的所谓WLCSP(Wafer level Chip Size Package：晶圆级芯片尺寸封装)。另外，在第1实施方式中，突起电极204具有球状的凸块207，但在本发明中也可以形成为柱状。
图4是示出第1实施方式的加工方法的流程的流程图。图5是示出图4所示的加工方法的保持部件配设步骤后的被加工物的立体图。图6是图5所示的被加工物和粘接带的一部分的剖视图。图7是示出图4所示的加工方法的掩模准备步骤的侧视图。图8是示出在图4所示的加工方法的等离子蚀刻步骤中使用的蚀刻装置的结构的剖视图。图9是图4所示的加工方法的等离子蚀刻步骤后的被加工物的主要部分的剖视图。图10是示出图4所示的加工方法的异物去除步骤的说明图。
第1实施方式的加工方法是将被加工物200沿着间隔道201切断而分割成各个器件202的方法。如图4所示，加工方法具有保持部件配设步骤ST1、掩模准备步骤ST2、等离子蚀刻步骤ST3以及异物去除步骤ST4。
保持部件配设步骤ST1是在实施等离子蚀刻步骤ST3之前将保持部件210配设在被加工物200的正面203的相反侧的背面208上的步骤。在第1实施方式中，如图5所示，保持部件210由作为带的粘接带211和粘贴有粘接带211的外周缘的环状框架212构成。如图6所示，粘接带211由基材层213和糊层214构成，其中，该基材层213由PET(PolyethyleneTerephthalate：聚对苯二甲酸乙二醇酯)、PO(Polyolefin：聚烯烃)或PVC(PolyvinylChloride：聚氯乙烯)等合成树脂构成，该糊层214由丙烯酸系或橡胶系树脂构成，其配设在基材层213上并粘贴在被加工物200的背面208。在保持部件配设步骤ST1中，如图5所示，将被加工物200的背面208粘贴在粘接带211上，在该粘接带211的外缘部粘贴有环状框架212。另外，图6中省略了凸块207即突起电极204。
另外，在本发明中，在保持部件配设步骤ST1中，也可以将大小与被加工物200相同的由PET(Polyethylene Terephthalate：聚对苯二甲酸乙二醇酯)、PO(Polyolefin：聚烯烃)或PVC(Polyvinyl Chloride：聚氯乙烯)等合成树脂构成的作为保持部件的保护带粘贴在背面208上。并且，在本发明中，在保持部件配设步骤ST1中，也可以将玻璃板、硅晶片、陶瓷板作为保持部件粘贴在被加工物200的背面208上。加工方法进入到掩模准备步骤ST2。
掩模准备步骤ST2是准备将被加工物200的正面203的器件202覆盖并且使间隔道201露出的掩模的步骤。在第1实施方式中，关于掩模准备步骤ST2，如图7所示，将被加工物200隔着粘接带211吸引保持在切削装置1的卡盘工作台2上，并利用夹持部3来夹持环状框架212。在掩模准备步骤ST2中，一边使切削装置1的切削单元4沿着间隔道201相对于被加工物200相对地移动，一边使切削刀具5切入间隔道201上的钝化层205，将间隔道201上的钝化层205去除而使间隔道201的基板露出。在第1实施方式中，钝化层205被去除了间隔道201上的部分而形成掩模。
在第1实施方式中，关于掩模准备步骤ST2，对间隔道201实施切削加工而使间隔道201的基板露出，但本发明中，并不限定于此，也可以对间隔道201照射激光而实施烧蚀加工，将间隔道201上的钝化层205去除而使间隔道201的基板露出。并且，在本发明中，当在之前工序中间隔道201上的钝化层205被去除的情况下，掩模准备步骤ST2中，也可以通过准备粘贴有保持部件210的被加工物200来准备前述的掩模。加工方法进入到等离子蚀刻步骤ST3。
等离子蚀刻步骤ST3是反复进行如下过程的步骤：对正面203的器件202被作为掩模的钝化层205覆盖并且在背面208上配设有作为保持部件的粘接带211的该被加工物200隔着钝化层205提供等离子化的SF6，在间隔道201上形成图9所示的槽220，接着将等离子化的C4F8隔着钝化层205提供给被加工物200而使被膜堆积于被加工物200，然后通过将等离子化的SF6隔着钝化层205提供给被加工物200而将槽220底的被膜去除，对槽220底的底面进行蚀刻。在第1实施方式中，等离子蚀刻步骤ST3中，利用蚀刻将间隔道201去除，将被加工物200分割成各个器件202。
使用图8所示的蚀刻装置10来实施等离子蚀刻步骤ST3。图8所示的蚀刻装置10具有形成密封空间11的外壳12。在该外壳12的侧壁13上设置有用于搬出搬入被加工物200的开口14。在开口14的外侧以能够在上下方向上移动的方式配设有用于对开口14进行开闭的门20。门20通过门动作单元23在上下方向上移动，该门动作单元23由气缸21和从气缸21自由伸缩的活塞杆22构成。并且，在外壳12的底壁15设置有与气体排出单元24连接的排气口16。
蚀刻装置10在密封空间11内被配设成下部电极30与上部电极40对置。下部电极30由导电性的材料形成，其包含圆盘状的被加工物保持部31和从被加工物保持部31的下表面中央部突出的圆柱状的支承部32。下部电极30在支承部32贯穿插入到形成于外壳12的底壁15的孔17内并借助绝缘体33被底壁15密封的状态下被支承。下部电极30经由支承部32与高频电源50电连接。
在下部电极30的被加工物保持部31的上部设置有吸附保持部件34(静电卡盘，ESC：Electrostatic chuck)。吸附保持部件34具有：正极电极35，从未图示的电源对其施加正的电压；以及负极电极36，从电源对其施加负的电压。被加工物200被载置在吸附保持部件34上，对正极电极35施加正的电压，对负极电极36施加负的电压，从而下部电极30利用在电极35、36之间产生的静电吸附力将被加工物200吸附保持在吸附保持部件34上。
并且，在下部电极30的被加工物保持部31的下部形成有冷却通路37。该冷却通路37的一端与形成于支承部32的制冷剂导入通路38连通，冷却通路37的另一端与形成于支承部32的制冷剂排出通路39连通。制冷剂导入通路38和制冷剂排出通路39与制冷剂提供单元51连通。当制冷剂提供单元51进行动作时，下部电极30使作为制冷剂的氦气通过制冷剂导入通路38、冷却通路37以及制冷剂排出通路39而进行循环，防止了下部电极30的异常升温。
上部电极40由导电性的材料形成，其包含圆盘状的气体喷出部41和从气体喷出部41的上表面中央部突出的圆柱状的支承部42。上部电极40被配设成气体喷出部41与构成下部电极30的被加工物保持部31对置，支承部42贯穿插入到形成于外壳12的上壁18的孔19内，并被安装于孔19的密封部件25支承为能够在上下方向上移动。支承部42的上端部经由动作部件26与升降驱动单元27连结。另外，并且，对上部电极40从高频电源50施加高频电力。
上部电极40的气体喷出部41设置有多个在下表面开口的喷出口43。喷出口43经由形成于气体喷出部41的连通路44和形成于支承部42的连通路45而与SF6气体提供单元52和C4F8气体提供单元53连接。
蚀刻装置10具有控制单元60，该控制单元60对上述门动作单元23、气体排出单元24、高频电源50、制冷剂提供单元51、升降驱动单元27、SF6气体提供单元52以及C4F8气体提供单元53等进行控制。控制单元60分别对蚀刻装置10的构成要素进行控制而使蚀刻装置10实施对被加工物200进行等离子蚀刻的动作。另外，控制单元60是计算机。控制单元60具有：运算处理装置，其具有CPU(Central Processing Unit：中央处理单元)那样的微处理器；存储装置，其具有ROM(Read Only Memory：只读存储器)或RAM(Random Access Memory：随机存取存储器)那样的存储器；以及输入输出接口装置。控制单元60的运算处理装置根据存储于存储装置的计算机程序来实施运算处理，将用于控制蚀刻装置10的控制信号经由输入输出接口装置输出给蚀刻装置10的上述的构成要素。
在等离子蚀刻步骤ST3中，控制单元60使门动作单元23进行动作而使门20向图8中的下方移动，将外壳12的开口14打开。接着，通过未图示的搬出搬入单元将已实施了掩模准备步骤ST2的被加工物200通过开口14搬送到外壳12内的密封空间11，将被加工物200的背面208隔着粘接带211载置在构成下部电极30的被加工物保持部31的吸附保持部件34上。此时，控制单元60使升降驱动单元27进行动作而使上部电极40上升。控制单元60对电极35、36施加电力而将被加工物200吸附保持在吸附保持部件34上。
控制单元60使门动作单元23进行动作而使门20向上方移动，将外壳12的开口14关闭。控制单元60使升降驱动单元27进行动作而使上部电极40下降，将构成上部电极40的气体喷出部41的下表面与保持在构成下部电极30的被加工物保持部31上的被加工物200之间的距离定位成适合等离子蚀刻处理的规定的电极间距离(例如为10mm)。
控制单元60使气体排出单元24进行动作而对外壳12内的密封空间11进行真空排气，将密封空间11的压力维持为25Pa。控制单元60交替地反复进行蚀刻步骤和被膜堆积步骤，在该蚀刻步骤中，对被加工物200提供等离子化的SF6而形成槽220，在该被膜堆积步骤中，紧接着蚀刻步骤将等离子化的C4F8提供给被加工物200而使被膜堆积于被加工物200。另外，通过被膜堆积步骤后的蚀刻步骤将槽220底部的被膜去除而对槽220底的底面进行蚀刻。这样，等离子蚀刻步骤ST3利用所谓的BOSCH法对被加工物200进行等离子蚀刻。
另外，在蚀刻步骤中，控制单元60使SF6气体提供单元52进行动作而将等离子产生用的SF6气体从上部电极40的多个喷出口43朝向保持在下部电极30的吸附保持部件34上的被加工物200喷出。然后，在已提供了等离子产生用的SF6气体的状态下，控制单元60从高频电源50对上部电极40施加用于产生并维持等离子的高频电力，从高频电源50对下部电极30施加用于吸引离子的高频电力。由此，在下部电极30与上部电极40之间的空间产生由SF6气体构成的具有各向同性的等离子，该等离子被吸引到被加工物200，对从钝化层205露出的间隔道201进行蚀刻而形成槽220。
并且，在被膜堆积步骤中，控制单元60使C4F8气体提供单元53进行动作而从上部电极40的多个喷出口43朝向保持在下部电极30的吸附保持部件34上的被加工物200喷出等离子产生用的C4F8气体。然后，在已提供了等离子产生用的C4F8气体的状态下，控制单元60从高频电源50对上部电极40施加用于产生并维持等离子的高频电力，从高频电源50对下部电极30施加用于吸引离子的高频电力。由此，在下部电极30与上部电极40之间的空间产生由C4F8气体构成的等离子，该等离子被吸引到被加工物200而使被膜堆积于被加工物200。
在蚀刻步骤和被膜堆积步骤这两个步骤中，控制单元60按照以下的条件对蚀刻装置10的各构成要素进行控制。
密封空间11的压力：25Pa
高频电力的频率：13.56MHz
吸附保持部件34的温度：10℃
制冷剂提供单元51所提供的氦气的压力：2000Pa(表压)
在蚀刻步骤中，控制单元60按照以下的条件对蚀刻装置10的各构成要素进行控制。
施加给上部电极40的电力：2500W
施加给下部电极30的电力：150W
从上部电极40提供的气体的种类：SF6
从上部电极40提供的气体的流量：400sccm(standard cubic centimeter perminute：标准立方厘米每分钟)
步骤时间：5秒
在被膜堆积步骤中，控制单元60按照以下的条件对蚀刻装置10的各构成要素进行控制。
施加给上部电极40的电力：2500W
施加给下部电极30的电力：50W
从上部电极40提供的气体的种类：C4F8
从上部电极40提供的气体的流量：400sccm(standard cubic centimeter perminute：标准立方厘米每分钟)
步骤时间：3秒
在等离子蚀刻步骤ST3中，控制单元60根据槽220的深度即被加工物200的厚度来设定反复进行蚀刻步骤和被膜堆积步骤的次数。在第1实施方式中，控制单元60反复进行各50次蚀刻步骤和被膜堆积步骤(即反复进行50个循环)，但在本发明中，循环数并不限定于50。当等离子蚀刻步骤ST3结束时，加工方法进入到异物去除步骤ST4。
其中，在第1实施方式中，如图9所示，被实施了等离子蚀刻步骤ST3的被加工物200在槽220贯穿了基板而被分割成各个器件202的状态下粘贴于粘接带211。如图9所示，在等离子蚀刻步骤ST3后的器件202上堆积有被膜300，该被膜300是在等离子蚀刻步骤ST3中生成的异物，由氟碳(CxFy)构成。在第1实施方式中，被膜300附着在槽220的切断面、钝化层205的正面(特别是凸块207的附近)以及凸块207的正面(特别是钝化层205的附近)上。
异物去除步骤ST4是如下步骤：在实施了等离子蚀刻步骤ST3之后，利用图10所示的清洗液100对被加工物200进行清洗而将在等离子蚀刻步骤ST3中生成的被膜300去除。在第1实施方式中，在异物去除步骤ST4中，将实施了等离子蚀刻步骤ST3的被加工物200以粘贴于粘接带211并被环状框架212支承的状态收纳在盒101内。
如图10所示，在清洗槽102中收纳有被加热到比常温高的温度的清洗液100，将收纳了多个被加工物200的盒101插入到清洗槽102内，将被加工物200与粘接带211和环状框架212一起浸渍在清洗液100中而实施异物去除步骤ST4。并且，在第1实施方式中，在异物去除步骤ST4中，对设置于清洗槽102的超声波振动单元103施加来自交流电源104的电力而使清洗槽102内的清洗液100进行超声波振动，将被膜300从被加工物200去除。这样，在第1实施方式中，在异物去除步骤ST4中，将清洗液100加热到比常温高并赋予超声波振动而实施异物去除步骤ST4，但在本发明中，也可以不赋予超声波振动。
并且，在第1实施方式中，在异物去除步骤ST4中，将清洗液100加热到45℃以上且50℃以下的温度，但清洗液100的温度并不限定于此。并且，在第1实施方式中，在异物去除步骤ST4中从交流电源104对超声波振动单元103施加200W的电力，对清洗液100赋予100kHz的超声波振动并清洗10分钟到15分钟，但从交流电源104施加的电力、对清洗液100赋予的超声波振动的频率以及清洗时间并不限于此。在加工方法的异物去除步骤ST4之后，将被加工物200取出到清洗槽102之外而使被加工物200自然干燥。
另外，在本发明中，作为清洗液100，优选不会使粘接带211和环状框架212溶解(特别是不使糊层214的粘接力降低)的液体，可以使用氟系清洗液或抗蚀剂剥离剂，该抗蚀剂剥离剂在去除对等离子蚀刻具有耐性的抗蚀剂时使用。作为氟系清洗液，可以使用HFE(hydrofluoroether：氢氟醚)，作为抗蚀剂剥离剂，可以使用有机溶剂基础的抗蚀剂剥离剂。
并且，在第1实施方式中，在异物去除步骤ST4中，实施所谓的单独处理，将每个收纳有多个被加工物200的盒101浸渍到清洗液100中而进行清洗，但在本发明中，也可以实施所谓的批(batch)处理，将被加工物200一张张地浸渍在清洗液100中。
由于第1实施方式的加工方法中实施异物去除步骤ST4，在等离子蚀刻步骤ST3之后使用清洗液100将作为异物的被膜300去除，所以能够将被膜300从器件202去除。其结果是，第1实施方式的加工方法能够抑制器件202的安装不良、断线等加工后的破损。
并且，由于第1实施方式的加工方法在保持部件配设步骤ST1中将保持部件210粘贴在被加工物200的背面208上，所以尤其能够按照每个保持部件210来搬送等离子蚀刻步骤ST3后的被加工物200，能够容易地搬送被加工物200。
并且，第1实施方式的加工方法在异物去除步骤ST4中将被加工物200浸渍在清洗液100内。因此，加工方法能够将在突起电极204的凸块207的下端与被加工物200的正面203之间堆积的被膜300去除，并且在突起电极204形成为圆柱状的情况下，能够将堆积在所谓的下口(undercut)处的被膜300去除，其中，该下口在形成突起电极204的期间因电极下端侧凹陷而产生。
并且，关于第1实施方式的加工方法，由于保持部件210由粘接带211和环状框架212构成，所以尤其能够按照每个环状框架212来搬送等离子蚀刻步骤ST3后的被加工物200，能够容易地搬送被加工物200。
并且，由于第1实施方式的加工方法在异物去除步骤ST4中将清洗液100加热到比常温高的温度，对清洗液100赋予超声波振动，所以能够使被膜300与被赋予了微小的振动的清洗液100发生冲突，能够将被膜300去除。
并且，关于第1实施方式的加工方法，在使用了氟系清洗液特别是HFE(氢氟醚)作为清洗液100的情况下，即使将被加工物200浸渍在清洗液100中，也不会使各种粘接带211的糊层214的粘接力下降，能够将被膜300从器件202去除。其结果是，加工方法能够不使被加工物200脱落地实施异物去除步骤ST4，不使被加工物200的搬送性降低，能够将被膜300去除。
并且，关于第1实施方式的加工方法，在使用了抗蚀剂剥离剂特别是有机溶剂基础的抗蚀剂剥离剂作为清洗液100的情况下，即使将被加工物200浸渍在清洗液100中，也不会使特定种类的粘接带211的糊层214的粘接力降低，能够将被膜300从器件202去除，并且能够抑制残存于器件202的被膜300的量。其结果是，加工方法能够不使被加工物200脱落地实施异物去除步骤ST4，不使被加工物200的搬送性降低，能够抑制残存于器件202的被膜300的量。
〔第2实施方式〕
根据附图对本发明的第2实施方式的被加工物的加工方法进行说明。图11是示出第2实施方式的加工方法的流程的流程图。在图11中，对与第1实施方式相同的部分赋予相同的标号而省略说明。
第2实施方式的被加工物的加工方法除了以下的点以外与第1实施方式的被加工物的加工方法相同：在作为加工对象物的被加工物200上不形成钝化层205，掩模准备步骤ST2-2与第1实施方式的加工方法不同，在实施了异物去除步骤ST4之后实施掩模去除步骤ST10。
关于第2实施方式的加工方法的掩模准备步骤ST2-2，在将由PVA(聚乙烯醇)或PVP(聚乙烯吡咯烷酮)等构成的水溶性的树脂涂布在被加工物200的正面203整体上之后，对间隔道201实施切削加工或照射激光的烧蚀加工，使间隔道201露出而形成掩模。并且，在第2实施方式中，在掩模准备步骤ST2-2中利用水溶性的树脂来形成掩模，但在本发明中，也可以将抗蚀剂涂布在被加工物200的正面203整体上，并进行曝光、显影而将间隔道201上的抗蚀剂去除而形成掩模，其中，该抗蚀剂是硬化时具有等离子耐性的液体。另外，在涂布抗蚀剂时，例如，在将被加工物200保持在绕轴心旋转的旋转工作台上之后，一边使旋转工作台绕轴心旋转一边向正面203提供抗蚀剂。
第2实施方式的加工方法的掩模去除步骤ST10是在实施了异物去除步骤ST4之后将掩模去除的步骤。关于掩模去除步骤ST10，在掩模由水溶性的树脂构成的情况下，对正面提供纯水等清洗水而将掩模去除，在掩模由抗蚀剂构成的情况下，实施灰化而将掩模去除。另外，在第2实施方式中，在掩模由抗蚀剂构成并使用抗蚀剂剥离剂作为异物去除步骤ST4的清洗液的情况下，也可以不实施掩模去除步骤ST10而在异物去除步骤ST4中将掩模与被膜300一起去除。
第2实施方式的加工方法与第1实施方式同样，在等离子蚀刻步骤ST3之后实施异物去除步骤ST4，使用清洗液100将作为异物的被膜300去除，因此能够将被膜300从器件202去除。其结果是，第2实施方式的加工方法能够抑制器件202的安装不良、断线等加工后的破损。
〔第3实施方式〕
根据附图对本发明的第3实施方式的被加工物的加工方法进行说明。图12是示出第3实施方式的被加工物的加工方法的流程的流程图。在图12中，对与第1实施方式相同的部分赋予相同的标号而省略说明。
第3实施方式的被加工物的加工方法除了以下的点以外与第1实施方式的被加工物的加工方法相同：等离子蚀刻步骤ST3-3与第1实施方式的加工方法不同，在实施等离子蚀刻步骤ST3-3之后实施背面磨削步骤ST11，然后实施异物去除步骤ST4。
第3实施方式的加工方法的等离子蚀刻步骤ST3-3中，将槽220的深度形成为器件202的完工厚度以上，不用通过形成于间隔道201的槽220将被加工物200分割成各个器件202。背面磨削步骤ST11是如下步骤：对被加工物200的背面208实施磨削加工而使槽220在背面208侧露出而将被加工物200分割成各个器件202。
在背面磨削步骤ST11中，将未图示的保护部件粘贴在被加工物200的正面203上，将粘接带211从背面208剥离，隔着保护部件将被加工物200的正面203侧吸引保持在未图示的磨削装置的卡盘工作台上，使磨削磨具与被加工物200的背面208抵接而使卡盘工作台和磨削磨具绕轴心旋转。在背面磨削步骤ST11中，对被加工物200的背面208实施磨削加工而将被加工物200薄化至完工厚度。在背面磨削步骤ST11中，当将被加工物200薄化至完工厚度时，由于槽220的深度为完工厚度以上，所以槽220在背面208侧露出，被加工物200被分割成各个器件202。
第3实施方式的加工方法与第1实施方式同样，在等离子蚀刻步骤ST3-3之后实施异物去除步骤ST4，使用清洗液100将作为异物的被膜300去除，因此能够将被膜300从器件202去除。其结果是，第3实施方式的加工方法能够抑制器件202的安装不良、断线等加工后的破损。
并且，由于第3实施方式的加工方法在等离子蚀刻步骤ST3-3之后实施背面磨削步骤ST11，所以能够使器件202的厚度形成为希望的完工厚度。
接着，本发明的发明人确认了前述的第1实施方式和第2实施方式的效果。在以下的表1和表2中示出了结果。
【表1】
(表1)
被膜的有无
比较例1 有
比较例2 有
本发明产品1 无
本发明产品2 无
本发明产品3 稍有
本发明产品4 稍有
表1是对第1实施方式和第2实施方式的加工方法的异物去除步骤ST4的效果进行了确认的结果，是使用扫描电子显微镜(Scanning Electron Microscope：SEM)并通过能量色散X射线光谱仪(Energy dispersive X-ray spectrometry：EDX)对加工后的特别是突起电极204的周围的被膜300的残存状况进行了确认的结果。关于表1中的比较例1，实施了从图4所示的第1实施方式的加工方法中省去了异物去除步骤ST4的加工方法。关于表1中的比较例2，实施了从图11所示的第2实施方式的加工方法中省去了异物去除步骤ST4的加工方法。
并且，表1中的本发明产品1和本发明产品2使用氟系清洗液特特别是HFE(氢氟醚)来作为清洗液，本发明产品3和本发明产品4使用抗蚀剂剥离剂特别是有机溶剂基础的抗蚀剂剥离剂来作为清洗液100。本发明产品1和本发明产品3实施了第1实施方式的加工方法，在异物去除步骤ST4中对清洗液100赋予了超声波振动。本发明产品2和本发明产品4实施了第2实施方式的加工方法，在异物去除步骤ST4中没有对清洗液100赋予超声波振动。
由于在比较例1和比较例2中检测到氟元素，所以可知堆积有被膜300。并且，由于在本发明产品1和本发明产品2中没检测到氟元素，所以可知被膜300被去除。并且，由于本发明产品3和本发明产品4与比较例1和比较例2相比更能抑制所检测到的氟元素的量，所以可知能够抑制所残存的被膜300的量。因此，根据表1可知，当实施异物去除步骤ST4并使用氟系清洗液特别是HFE(氢氟醚)作为清洗液100时，能够将被膜300去除。并且，根据表1可知，当实施异物去除步骤ST4并使用抗蚀剂剥离剂特别是有机溶剂基础的抗蚀剂剥离剂作为清洗液100时，能够抑制被膜300的量。
【表2】
(表2)
器件的脱落
本发明产品5 无
本发明产品6 无
本发明产品7 无，但粘接带的种类受限
本发明产品8 无，但粘接带的种类受限
表2是对第1实施方式和第2实施方式的加工方法的异物去除步骤ST4中的器件202从粘接带211的脱落进行了确认的结果，是对被加工物200从作为粘接带211的各种粘接带的脱落进行了确认的结果。在表2的确认中使用的粘接带211的基材层213由PET、PO或PVC构成，糊层214由丙烯酸系或橡胶系树脂构成，该粘接带211是各种厚度不同的带。
表2中的本发明产品5和本发明产品6使用氟系清洗液特别是HFE(氢氟醚)作为清洗液，本发明产品7和本发明产品8使用抗蚀剂剥离剂特别是有机溶剂基础的抗蚀剂剥离剂作为清洗液100。关于本发明产品5和本发明产品7，在异物去除步骤ST4中对清洗液100赋予超声波振动。关于本发明产品6和本发明产品8，在异物去除步骤ST4中不对清洗液100赋予超声波振动。
关于本发明产品5和本发明产品6，器件202没有从各种粘接带211脱落。因此，根据表2可知，当实施异物去除步骤ST4并使用氟系清洗液特别是HFE(氢氟醚)作为清洗液100时，不会使各种粘接带211的糊层214的粘接力降低，器件202不会从各种粘接带211脱落，能够将被膜300去除。
关于本发明产品7和本发明产品8，器件202没有从特定种类的粘接带211脱落。因此，根据表2可知，当实施异物去除步骤ST4并使用抗蚀剂剥离剂特别是有机溶剂基础的抗蚀剂剥离剂时，不会使特定种类的粘接带211的糊层214的粘接力降低，器件202不会从特定种类的粘接带211脱落，能够抑制残存于器件202的被膜300的量。
并且，在本发明产品5、6、7和8中，器件202未脱落的原因是粘接带211由高密度且分子量高的聚合物构成。因此，能够清楚地认为，优选通过使用由高密度且分子量高的聚合物构成的粘接带211来抑制由药品导致的膨胀。
另外，本发明并不限定于上述实施方式。即，能够在不脱离本发明的主旨的范围内进行各种变形而实施。

Claims (4)

1.一种被加工物的加工方法，该被加工物具有在由交叉的多条间隔道划分的各区域内分别形成有器件的正面且该器件具有突起电极，该被加工物的加工方法将该被加工物沿着该间隔道切断而分割成各个器件，其中，
该突起电极具有该器件上的焊接电极和设置在该焊接电极上的球状的凸块，
该被加工物的加工方法具有如下的步骤：
掩模准备步骤，准备将被加工物正面的该器件覆盖并且使该间隔道露出的掩模；
等离子蚀刻步骤，在该等离子蚀刻步骤中反复进行如下过程：隔着该掩模对正面的该器件被该掩模覆盖并且在背面配设有保持部件的被加工物提供等离子化的SF6而形成槽，接着隔着该掩模对被加工物提供等离子化的C4F8而使被膜堆积于被加工物，然后隔着该掩模对被加工物提供等离子化的SF6从而将该槽底的该被膜去除而对该槽底进行蚀刻；以及
异物去除步骤，在实施了该等离子蚀刻步骤之后，利用清洗液对被加工物进行清洗而将通过该等离子蚀刻步骤而生成的该被膜去除，
该被加工物的加工方法还具有如下的保持部件配设步骤：在实施该等离子蚀刻步骤之前，在被加工物的背面配设保持部件，
该异物去除步骤将在该背面配设有该保持部件的该被加工物浸渍在清洗液中而实施，将该清洗液加热到45℃以上且50℃以下，对该清洗液赋予超声波振动而实施，从而将在该凸块的下端与该被加工物的正面之间堆积的被膜去除。
2.根据权利要求1所述的被加工物的加工方法，其中，
该保持部件由带和环状框架构成，该带由基材层和配设在该基材层上的糊层构成，该带的外周缘粘贴在该环状框架上，
在该异物去除步骤中，被加工物与背面上所粘贴的该带和该环状框架一起被浸渍在该清洗液中。
3.根据权利要求1或2所述的被加工物的加工方法，其中，
该清洗液是氢氟醚。
4.根据权利要求1或2所述的被加工物的加工方法，其中，
该清洗液是有机溶剂基础的抗蚀剂剥离剂。
CN201810409277.8A 2017-05-10 2018-05-02 被加工物的加工方法 Active CN108878284B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017094115A JP6899252B2 (ja) 2017-05-10 2017-05-10 加工方法
JP2017-094115 2017-05-10

Publications (2)

Publication Number Publication Date
CN108878284A CN108878284A (zh) 2018-11-23
CN108878284B true CN108878284B (zh) 2024-02-20

Family

ID=64096838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810409277.8A Active CN108878284B (zh) 2017-05-10 2018-05-02 被加工物的加工方法

Country Status (5)

Country Link
US (1) US20180330957A1 (zh)
JP (1) JP6899252B2 (zh)
KR (1) KR102461442B1 (zh)
CN (1) CN108878284B (zh)
TW (1) TWI744515B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283651A (ja) * 2008-05-22 2009-12-03 Ntt Advanced Technology Corp フッ素化合物による洗浄方法
JP2015532008A (ja) * 2012-08-27 2015-11-05 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ レーザ及びプラズマエッチングによる基板のダイシングのためのマスク残留物除去
CN105336601A (zh) * 2014-08-05 2016-02-17 株式会社迪思科 晶片的加工方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US5389182A (en) * 1993-08-02 1995-02-14 Texas Instruments Incorporated Use of a saw frame with tape as a substrate carrier for wafer level backend processing
JP3679871B2 (ja) * 1996-09-04 2005-08-03 株式会社荏原製作所 ポリッシング装置及び搬送ロボット
US6076585A (en) * 1998-03-02 2000-06-20 Motorola, Inc. Method of manufacturing a semiconductor device and apparatus therefor
DE19919469A1 (de) * 1999-04-29 2000-11-02 Bosch Gmbh Robert Verfahren zum Plasmaätzen von Silizium
DE10031252A1 (de) * 2000-06-27 2002-01-10 Bosch Gmbh Robert Verfahren zur Zertrennung eines Substratwafers in eine Anzahl von Substratchips
JP2002208563A (ja) * 2001-01-09 2002-07-26 Ebara Corp 被加工物の加工装置及び加工方法
JP2003257896A (ja) * 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
JP3958080B2 (ja) * 2002-03-18 2007-08-15 東京エレクトロン株式会社 プラズマ処理装置内の被洗浄部材の洗浄方法
US20040058551A1 (en) * 2002-09-23 2004-03-25 Meagley Robert P. Fluorous cleaning solution for lithographic processing
JP2006114825A (ja) 2004-10-18 2006-04-27 Disco Abrasive Syst Ltd ウェーハの分割方法
US7989319B2 (en) * 2007-08-07 2011-08-02 Semiconductor Components Industries, Llc Semiconductor die singulation method
US7531047B1 (en) * 2007-12-12 2009-05-12 Lexmark International, Inc. Method of removing residue from a substrate after a DRIE process
US20090212014A1 (en) * 2008-02-27 2009-08-27 Tokyo Electron Limited Method and system for performing multiple treatments in a dual-chamber batch processing system
WO2009142281A1 (ja) * 2008-05-22 2009-11-26 旭硝子株式会社 フッ素化合物による洗浄方法
JP5107134B2 (ja) * 2008-05-22 2012-12-26 旭硝子株式会社 洗浄方法
JP5326404B2 (ja) * 2008-07-29 2013-10-30 富士通株式会社 モールドの製造方法
US8404056B1 (en) * 2009-05-27 2013-03-26 WD Media, LLC Process control for a sonication cleaning tank
US8863763B1 (en) * 2009-05-27 2014-10-21 WD Media, LLC Sonication cleaning with a particle counter
US20110076853A1 (en) * 2009-09-28 2011-03-31 Magic Technologies, Inc. Novel process method for post plasma etch treatment
US8802545B2 (en) * 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8598016B2 (en) * 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
JP6061527B2 (ja) * 2012-07-13 2017-01-18 東京応化工業株式会社 非水系洗浄剤及びケイ素基板のエッチング加工方法
US8993414B2 (en) * 2012-07-13 2015-03-31 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and clean sidewall
JP2014063866A (ja) * 2012-09-21 2014-04-10 Canon Inc シリコン基板の加工方法及び荷電粒子線レンズの製造方法
JP2014082264A (ja) * 2012-10-15 2014-05-08 Sharp Corp 半導体モジュールの製造方法
WO2015041053A1 (ja) * 2013-09-19 2015-03-26 ソニー株式会社 有機発光素子の製造方法および表示装置の製造方法
TWI671813B (zh) * 2013-11-13 2019-09-11 東芝股份有限公司 半導體晶片之製造方法
KR20200034830A (ko) * 2013-12-06 2020-03-31 후지필름 일렉트로닉 머티리얼스 유.에스.에이., 아이엔씨. 표면 잔류물 제거용 세정 제형
US20150255349A1 (en) * 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
JP6456049B2 (ja) * 2014-06-16 2019-01-23 キヤノン株式会社 貫通基板の形成方法
JP6570910B2 (ja) * 2015-07-24 2019-09-04 株式会社ディスコ ウエーハの加工方法
US9337098B1 (en) * 2015-08-14 2016-05-10 Semiconductor Components Industries, Llc Semiconductor die back layer separation method
JP2017098452A (ja) * 2015-11-26 2017-06-01 株式会社ディスコ 洗浄方法
US11075118B2 (en) * 2016-06-22 2021-07-27 Semiconductor Components Industries, Llc Semiconductor die singulation methods
JP6730891B2 (ja) * 2016-09-15 2020-07-29 株式会社ディスコ ウエーハの加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283651A (ja) * 2008-05-22 2009-12-03 Ntt Advanced Technology Corp フッ素化合物による洗浄方法
JP2015532008A (ja) * 2012-08-27 2015-11-05 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ レーザ及びプラズマエッチングによる基板のダイシングのためのマスク残留物除去
CN105336601A (zh) * 2014-08-05 2016-02-17 株式会社迪思科 晶片的加工方法

Also Published As

Publication number Publication date
TWI744515B (zh) 2021-11-01
KR102461442B1 (ko) 2022-10-31
JP6899252B2 (ja) 2021-07-07
CN108878284A (zh) 2018-11-23
KR20180123982A (ko) 2018-11-20
JP2018190902A (ja) 2018-11-29
TW201901798A (zh) 2019-01-01
US20180330957A1 (en) 2018-11-15

Similar Documents

Publication Publication Date Title
US9379015B2 (en) Wafer processing method
JP4285455B2 (ja) 半導体チップの製造方法
JP4288252B2 (ja) 半導体チップの製造方法
JP4018096B2 (ja) 半導体ウェハの分割方法、及び半導体素子の製造方法
JP4447325B2 (ja) 半導体ウェーハの分割方法
JP7184458B2 (ja) 金属膜付き半導体デバイスの製造方法
JP2006179768A (ja) 半導体チップの製造方法
CN106340483B (zh) 卡盘工作台和清洗装置
US10410923B2 (en) Method of processing wafer
US10049933B2 (en) Element chip manufacturing method
KR20140083870A (ko) 웨이퍼의 가공 방법
CN107180753B (zh) 元件芯片的制造方法
CN115547929A (zh) 芯片的制造方法
JP2018182179A (ja) デバイスチップの製造方法
CN110364482B (zh) 晶片的加工方法
CN108878284B (zh) 被加工物的加工方法
JP2004247443A (ja) 半導体ウエーハの加工方法
US11456213B2 (en) Processing method of wafer
JP7229631B2 (ja) ウェーハの加工方法
US20230191537A1 (en) Processing method of workpiece
TW202326833A (zh) 元件晶片的製造方法
CN113964074A (zh) 载体板的去除方法
JP2020017676A (ja) ウェーハの加工方法
JP2011061654A (ja) 基板のドライエッチング方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant