KR102461442B1 - 피가공물의 가공 방법 - Google Patents

피가공물의 가공 방법 Download PDF

Info

Publication number
KR102461442B1
KR102461442B1 KR1020180053214A KR20180053214A KR102461442B1 KR 102461442 B1 KR102461442 B1 KR 102461442B1 KR 1020180053214 A KR1020180053214 A KR 1020180053214A KR 20180053214 A KR20180053214 A KR 20180053214A KR 102461442 B1 KR102461442 B1 KR 102461442B1
Authority
KR
South Korea
Prior art keywords
workpiece
mask
plasma
processing method
holding member
Prior art date
Application number
KR1020180053214A
Other languages
English (en)
Other versions
KR20180123982A (ko
Inventor
웨이 프랭크
도모타카 다부치
히데유키 산도
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20180123982A publication Critical patent/KR20180123982A/ko
Application granted granted Critical
Publication of KR102461442B1 publication Critical patent/KR102461442B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Dicing (AREA)
  • Chemical & Material Sciences (AREA)
  • Cleaning By Liquid Or Steam (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

본 발명은 디바이스의 실장 불량, 단선 등의 가공후의 파손을 억제할 수 있는 가공 방법을 제공하는 것을 과제로 한다.
피가공물의 가공 방법으로서, 피가공물 표면의 디바이스를 덮음과 함께 스트리트를 노출시키는 마스크를 준비하는 마스크 준비 단계와, 이면에 유지 부재가 배치된 피가공물에 대하여 마스크를 통해 플라즈마화한 SF6을 공급하여 홈을 형성하고, 이어서 플라즈마화한 C4F8을 마스크를 통해 피가공물에 공급하여 피가공물에 피막을 퇴적시킨 후, 플라즈마화한 SF6을 마스크를 통해 피가공물에 공급함으로써 홈바닥의 피막을 제거하여 홈바닥을 에칭하는 것을 반복하는 플라즈마 에칭 단계와, 플라즈마 에칭 단계(ST3)를 실시한 후, 피가공물을 세정액으로 세정하여 플라즈마 에칭 단계(ST3)에서 생성된 피막을 제거하는 이물 제거 단계를 포함한다.

Description

피가공물의 가공 방법{METHOD OF PROCESSING WORKPIECE}
본 발명은, 교차하는 복수의 스트리트로 구획된 각 영역에 각각 디바이스가 형성된 표면을 가지며, 상기 디바이스는 돌기 전극을 구비한 피가공물의 가공 방법에 관한 것이다.
실리콘으로 이루어진 기판이나 웨이퍼를 분할하는 방법으로서, 플라즈마 다이싱이 이용되고 있다(예컨대, 특허문헌 1 및 특허문헌 2 참조). 한편, 플립 칩 실장용의 디바이스를 구비하는 웨이퍼나 WLCSP(Wafer level Chip Size Package)로 이루어진 디바이스를 구비하는 웨이퍼 등은, 구형, 필러(기둥)형 또는 필러의 상단부가 구형으로 되어 있는 등의 돌기 전극이 형성되어 있다.
특허문헌 1 : 일본 특허 공개 제2006-114825호 공보 특허문헌 2 : 일본 특허 제4090492호 공보
그러나, 특히 특허문헌 2에 나타내는 보쉬법을 이용한 플라즈마 다이싱을, 돌기 전극이 형성된 웨이퍼에 실시하면, 생성된 이물(피막)이 돌기 전극에 퇴적되어 버린다. 이물이 돌기 전극에 부착된 상태로 디바이스를 실장하면, 실장 불량이나 단선이 발생하거나, 후에 돌기 전극에 이물로부터 부식이 생겨 파손될 우려도 있다.
본 발명은, 이러한 문제를 감안하여 이루어진 것으로, 그 목적은, 디바이스의 실장 불량, 단선 등의 가공후의 파손을 억제할 수 있는 가공 방법을 제공하는 것이다.
본 발명에 의하면, 교차하는 복수의 스트리트로 구획된 각 영역에 각각 디바이스가 형성된 표면을 갖고 상기 디바이스는 돌기 전극을 구비한 피가공물을, 상기 스트리트를 따라서 절단하여, 개개의 디바이스로 분할하는 가공 방법으로서, 상기 돌기 전극은, 상기 디바이스 상의 납땜 전극과, 상기 납땜 전극 상에 설치된 구형의 범프를 구비하며, 피가공물 표면의 상기 디바이스를 덮음과 함께 상기 스트리트를 노출시키는 마스크를 준비하는 마스크 준비 단계와, 표면의 상기 디바이스가 상기 마스크로 덮임과 함께 이면에 유지 부재가 배치된 피가공물에 대하여 상기 마스크를 통해 플라즈마화한 SF6을 공급하여 홈을 형성하고, 이어서 플라즈마화한 C4F8을 상기 마스크를 통해 피가공물에 공급하여 피가공물에 피막을 퇴적시킨 후, 플라즈마화한 SF6을 상기 마스크를 통해 피가공물에 공급함으로써 상기 홈바닥의 상기 피막을 제거하여 상기 홈바닥을 에칭하는 것을 반복하는 플라즈마 에칭 단계와, 상기 플라즈마 에칭 단계를 실시한 후, 피가공물을 세정액으로 세정하여 상기 플라즈마 에칭 단계에서 생성된 상기 피막을 제거하는 이물 제거 단계를 포함하며, 상기 플라즈마 에칭 단계를 실시하기 전에, 피가공물의 이면에 유지 부재를 배치하는 유지 부재 배치 단계를 더 포함하며, 상기 이물 제거 단계는, 상기 이면에 상기 유지 부재를 배치한 상기 피가공물이 세정액 중에 침지되어 실시되고, 상기 세정액을 45℃ 이상 50℃ 이하로 가열하고, 초음파 진동을 부여하여 실시되어, 상기 범프의 하단과 상기 피가공물의 표면 사이에 퇴적된 피막을 제거하는 것을 특징으로 한다.
삭제
삭제
바람직하게는, 상기 유지 부재는, 기재층과 상기 기재층 상에 배치된 점착제층으로 이루어진 테이프와, 상기 테이프의 외주 가장자리가 접착된 고리형 프레임을 포함하며, 상기 이물 제거 단계에서는, 피가공물은 이면에 접착된 상기 테이프와 상기 고리형 프레임과 함께 상기 세정액 중에 침지된다.
상기 가공 방법에 있어서, 상기 세정액은 하이드로플루오로에테르여도 좋다. 상기 가공 방법에 있어서, 상기 세정액은 유기 용제 베이스의 레지스트 박리제여도 좋다.
본원발명의 가공 방법은, 디바이스의 실장 불량, 단선 등의 가공후의 파손을 억제할 수 있다고 하는 효과를 나타낸다.
도 1은, 제1 실시형태에 관한 가공 방법의 가공 대상의 피가공물의 일례를 나타내는 사시도이다.
도 2는, 도 1 중의 II부를 확대하여 나타내는 평면도이다.
도 3은, 도 2에 도시된 피가공물의 돌기 전극 등의 단면도이다.
도 4는, 제1 실시형태에 관한 가공 방법의 흐름을 나타내는 플로우차트이다.
도 5는, 도 4에 도시된 가공 방법의 유지 부재 배치 단계후의 피가공물을 나타내는 사시도이다.
도 6은, 도 5에 도시된 피가공물 및 점착 테이프의 일부의 단면도이다.
도 7은, 도 4에 도시된 가공 방법의 마스크 준비 단계를 나타내는 일부 단면 측면도이다.
도 8은, 도 4에 도시된 가공 방법의 플라즈마 에칭 단계에서 이용되는 에칭 장치의 구성을 나타내는 단면도이다.
도 9는, 도 4에 도시된 가공 방법의 플라즈마 에칭 단계후의 피가공물의 주요부의 단면도이다.
도 10은, 도 4에 도시된 가공 방법의 이물 제거 단계를 나타내는 단면도이다.
도 11은, 제2 실시형태에 관한 가공 방법의 흐름을 나타내는 플로우차트이다.
도 12는, 제3 실시형태에 관한 가공 방법의 흐름을 나타내는 플로우차트이다.
본 발명을 실시하기 위한 형태(실시형태)에 관해, 도면을 참조하면서 상세히 설명한다. 이하의 실시형태에 기재한 내용에 의해 본 발명이 한정되는 것이 아니다. 또한, 이하에 기재한 구성 요소에는, 당업자가 용이하게 상정할 수 있는 것, 실질적으로 동일한 것이 포함된다. 또한, 이하에 기재한 구성은 적절하게 조합하는 것이 가능하다. 또한, 본 발명의 요지를 일탈하지 않는 범위에서 구성의 여러가지 생략, 치환 또는 변경을 할 수 있다.
〔제1 실시형태〕
본 발명의 제1 실시형태에 관한 가공 방법을 도면에 기초하여 설명한다. 도 1은, 제1 실시형태에 관한 가공 방법의 가공 대상의 피가공물의 일례를 나타내는 사시도이다. 도 2는, 도 1 중의 II부를 확대하여 나타내는 평면도이다. 도 3은, 도 2에 도시된 피가공물의 돌기 전극 등의 단면도이다.
제1 실시형태에 관한 가공 방법은, 도 1에 나타내는 피가공물(200)의 가공 방법이다. 제1 실시형태에서는, 피가공물(200)은, 실리콘, 사파이어 또는 갈륨비소 등을 기판으로 하는 원판형의 반도체 웨이퍼나 광디바이스 웨이퍼이다. 피가공물(200)은, 도 1에 나타낸 바와 같이, 교차하는 복수의 스트리트(201)로 구획된 각 영역에 각각 디바이스(202)가 형성된 표면(203)을 갖는다.
디바이스(202)는, 도 2에 나타낸 바와 같이, 복수의 돌기 전극(204)을 구비한다. 또한, 피가공물(200)의 기판의 표면은, 돌기 전극(204)을 제외하고, 도 3에 나타낸 바와 같이, 패시베이션층(205)이 적층되어 있다. 패시베이션층(205)은 패시베이션막이다. 패시베이션막은, 돌기 전극(204)을 형성할 때의 마스크로서 이용된다. 또한, 패시베이션막은, 기판의 표면에 적층되어, 디바이스(202)의 회로를 외부 환경으로부터 보호하고, 디바이스(202)의 회로를 물리적 및 화학적으로 보호한다. 패시베이션막은, 예컨대, 감광성 폴리이미드에 의해 구성되어 있다. 패시베이션막은, 플라즈마 에칭이 어려운 막이다. 제1 실시형태에 있어서, 패시베이션층(205)은, 돌기 전극(204)을 제외하고 피가공물(200)의 기판의 표면에 형성되어 있지만, 본 발명에서는, 디바이스(202) 표면을 보호하는 패시베이션의 역할도 하도록 디바이스(202) 전체면 위에 형성되어도 좋다. 또한, 본 발명에서는, 돌기 전극(204)에 대응한 위치에만 감광성 폴리이미드에 의해 구성된 패시베이션막이 형성되어도 좋고, 이 경우, 디바이스(202) 상면은, 마스크용 폴리이미드와 상이한 재료로 형성된 패시베이션막에 의해 보호된다.
돌기 전극(204)은, 디바이스(202) 상에 설치되어 있다. 제1 실시형태에 있어서, 돌기 전극(204)은, 도 3에 나타낸 바와 같이, 디바이스(202) 상의 납땜 전극(206)과, 납땜 전극(206) 상에 설치된 구형의 범프(207)를 구비한다. 제1 실시형태에 있어서, 납땜 전극(206)은, 니켈 또는 니켈 합금에 의해 구성된 UBM(Underbump Meta)이다. 제1 실시형태에 있어서, 범프(207)는, Sn-Ag계 합금에 의해 구성된 소위 납프리 땜납에 의해 구성되어 있다. 제1 실시형태에 있어서, 디바이스(202)는, 돌기 전극(204)을 구비한 소위 WLCSP(Wafer level Chip Size Package)이다. 또, 제1 실시형태에 있어서, 돌기 전극(204)은 구형의 범프(207)를 갖추지만, 본 발명에서 기둥형으로 형성되어도 좋다.
도 4는, 제1 실시형태에 관한 가공 방법의 흐름을 나타내는 플로우차트이다. 도 5는, 도 4에 도시된 가공 방법의 유지 부재 배치 단계후의 피가공물을 나타내는 사시도이다. 도 6은, 도 5에 도시된 피가공물 및 점착 테이프의 일부의 단면도이다. 도 7은, 도 4에 도시된 가공 방법의 마스크 준비 단계를 나타내는 측면도이다. 도 8은, 도 4에 도시된 가공 방법의 플라즈마 에칭 단계에서 이용되는 에칭 장치의 구성을 나타내는 단면도이다. 도 9는, 도 4에 도시된 가공 방법의 플라즈마 에칭 단계후의 피가공물의 주요부의 단면도이다. 도 10은, 도 4에 도시된 가공 방법의 이물 제거 단계를 나타내는 설명도이다.
제1 실시형태에 관한 가공 방법은, 피가공물(200)을 스트리트(201)를 따라서 절단하여 개개의 디바이스(202)로 분할하는 방법이다. 가공 방법은, 도 4에 나타낸 바와 같이, 유지 부재 배치 단계(ST1)와, 마스크 준비 단계(ST2)와, 플라즈마 에칭 단계(ST3)와, 이물 제거 단계(ST4)를 구비한다.
유지 부재 배치 단계(ST1)는, 플라즈마 에칭 단계(ST3)를 실시하기 전에, 피가공물(200)의 표면(203) 뒤쪽의 이면(208)에 유지 부재(210)를 배치하는 단계이다. 제1 실시형태에 있어서, 유지 부재(210)는, 도 5에 나타낸 바와 같이, 테이프인 점착 테이프(211)와, 점착 테이프(211)의 외주 가장자리가 접착된 고리형 프레임(212)으로 이루어진다. 점착 테이프(211)는, 도 6에 나타낸 바와 같이, PET(Polyethylene Terephthalate), PO(Polyolefin) 또는 PVC(Polyvinyl Chloride) 등의 합성 수지에 의해 구성된 기재층(213)과, 기재층(213) 상에 배치되어 피가공물(200)의 이면(208)에 접착하는 아크릴계나 고무계의 수지로 이루어진 점착제층(214)으로 이루어진다. 유지 부재 배치 단계(ST1)는, 도 5에 나타낸 바와 같이, 외연부에 고리형 프레임(212)이 접착된 점착 테이프(211)에 피가공물(200)의 이면(208)을 접착한다. 또, 도 6은, 범프(207), 즉 돌기 전극(204)을 생략하고 있다.
또, 본 발명에서는, 유지 부재 배치 단계(ST1)에서, 피가공물(200)과 동일한 크기의 PET(Polyethylene Terephthalate), PO(Polyolefin) 또는 PVC(Polyvinyl Chloride) 등의 합성 수지로 구성된 유지 부재인 보호 테이프를 이면(208)에 접착해도 좋다. 또한, 본 발명에서는, 유지 부재 배치 단계(ST1)에서, 유지 부재로서, 유리판, 실리콘 웨이퍼, 세라믹스판을 피가공물(200)의 이면(208)에 접착해도 좋다. 가공 방법은, 마스크 준비 단계(ST2)로 진행한다.
마스크 준비 단계(ST2)는, 피가공물(200) 표면(203)의 디바이스(202)를 덮음과 함께, 스트리트(201)를 노출시키는 마스크를 준비하는 단계이다. 제1 실시형태에 있어서, 마스크 준비 단계(ST2)는, 도 7에 나타낸 바와 같이, 점착 테이프(211)를 통해 절삭 장치(1)의 척테이블(2)에 흡인 유지하고, 고리형 프레임(212)을 클램프부(3)로 클램프한다. 마스크 준비 단계(ST2)는, 절삭 장치(1)의 절삭 유닛(4)을 스트리트(201)를 따라서 피가공물(200)에 대하여 상대적으로 이동시키면서 절삭 블레이드(5)를 스트리트(201) 상의 패시베이션층(205)에 절입하여, 스트리트(201) 상의 패시베이션층(205)을 제거하고, 스트리트(201)의 기판을 노출시킨다. 제1 실시형태에 있어서, 패시베이션층(205)은, 스트리트(201) 상의 부분이 제거되고 마스크에 형성된다.
제1 실시형태에 있어서, 마스크 준비 단계(ST2)는, 스트리트(201)에 절삭 가공을 실시하여 스트리트(201)의 기판을 노출시키고 있지만, 본 발명에서는 이것에 한정되지 않고, 스트리트(201)에 레이저광을 조사하고, 어블레이션 가공을 실시하여 스트리트(201) 상의 패시베이션층(205)을 제거하여, 스트리트(201)의 기판을 노출시켜도 좋다. 또한, 본 발명에서는, 전(前)공정에서 스트리트(201) 상의 패시베이션층(205)이 제거되어 있는 경우에는, 마스크 준비 단계(ST2)는, 유지 부재(210)가 접착된 피가공물(200)을 준비함으로써, 전술한 마스크를 준비해도 좋다. 가공 방법은, 플라즈마 에칭 단계(ST3)로 진행한다.
플라즈마 에칭 단계(ST3)는, 표면(203)의 디바이스(202)가 마스크인 패시베이션층(205)으로 덮임과 함께 이면(208)에 유지 부재인 점착 테이프(211)가 배치된 피가공물(200)에 대하여 패시베이션층(205)을 통해 플라즈마화한 SF6을 공급하여 도 9에 나타내는 홈(220)을 스트리트(201)에 형성하고, 이어서 플라즈마화한 C4F8을 패시베이션층(205)을 통해 피가공물(200)에 공급하여 피가공물(200)에 피막을 퇴적시킨 후, 플라즈마화한 SF6을 패시베이션층(205)을 통해 피가공물(200)에 공급함으로써 홈(220)바닥의 피막을 제거하여 홈(220) 바닥의 바닥면을 에칭하는 것을 반복하는 단계이다. 제1 실시형태에 있어서, 플라즈마 에칭 단계(ST3)는, 스트리트(201)를 에칭에 의해 제거하고, 피가공물(200)을 개개의 디바이스(202)로 분할한다.
플라즈마 에칭 단계(ST3)는, 도 8에 나타내는 에칭 장치(10)를 이용하여 실시한다. 도 8에 나타내는 에칭 장치(10)는, 밀폐 공간(11)을 형성하는 하우징(12)을 구비하고 있다. 이 하우징(12)의 측벽(13)은, 피가공물(200)을 반출 반입하기 위한 개구(14)가 설치되어 있다. 개구(14)의 외측에는, 개구(14)를 개폐하기 위한 게이트(20)가 상하 방향으로 이동 가능하게 배치되어 있다. 게이트(20)는, 실린더(21)와 실린더(21)로부터 신축 가능한 피스톤 로드(22)로 이루어진 게이트 작동 유닛(23)에 의해 상하 방향으로 이동된다. 또한, 하우징(12)의 바닥벽(15)에는, 가스 배출 유닛(24)에 접속된 배기구(16)가 설치되어 있다.
에칭 장치(10)는, 밀폐 공간(11) 내에 하부 전극(30)과 상부 전극(40)이 대향하여 배치하고 있다. 하부 전극(30)은, 도전성 재료에 의해 형성되어 있고, 원반형의 피가공물 유지부(31)와, 피가공물 유지부(31)의 하면 중앙부로부터 돌출된 원기둥형의 지지부(32)로 이루어진다. 하부 전극(30)은, 지지부(32)가 하우징(12)의 바닥벽(15)에 형성된 구멍(17) 내에 삽입 관통되고, 절연체(33)를 통해 바닥벽(15)에 시일된 상태로 지지되어 있다. 하부 전극(30)은, 지지부(32)를 통해 고주파 전원(50)에 전기적으로 접속되어 있다.
하부 전극(30)의 피가공물 유지부(31)의 상부에는, 흡착 유지 부재(34)(정전척, ESC : Electrostatic chuck)가 설치되어 있다. 흡착 유지 부재(34)는, 도시하지 않은 전원으로부터 플러스의 전압이 인가되는 정극 전극(35)과, 전원으로부터 마이너스의 전압이 인가되는 부극 전극(36)을 구비한다. 하부 전극(30)은, 흡착 유지 부재(34) 상에 피가공물(200)이 배치되어, 정극 전극(35)에 플러스의 전압이 인가되고, 부극 전극(36)에 마이너스의 전압이 인가됨으로써, 전극(35, 36) 사이에 발생한 정전 흡착력에 의해 피가공물(200)을 흡착 유지 부재(34) 상에 흡착 유지한다.
또한, 하부 전극(30)의 피가공물 유지부(31)의 하부에는 냉각 통로(37)가 형성되어 있다. 이 냉각 통로(37)의 일단은 지지부(32)에 형성된 냉매 도입 통로(38)에 연통되고, 냉각 통로(37)의 타단은 지지부(32)에 형성된 냉매 배출 통로(39)에 연통되어 있다. 냉매 도입 통로(38) 및 냉매 배출 통로(39)는, 냉매 공급 유닛(51)에 연통되어 있다. 하부 전극(30)은, 냉매 공급 유닛(51)이 작동하면, 냉매인 헬륨 가스가 냉매 도입 통로(38), 냉각 통로(37) 및 냉매 배출 통로(39)를 통해서 순환되어, 하부 전극(30)의 이상 승온이 방지된다.
상부 전극(40)은, 도전성의 재료에 의해 형성되어 있고, 원반형의 가스 분출부(41)와, 가스 분출부(41)의 상면 중앙부로부터 돌출된 원기둥형의 지지부(42)로 이루어져 있다. 상부 전극(40)은, 가스 분출부(41)가 하부 전극(30)을 구성하는 피가공물 유지부(31)와 대향하여 배치되고, 지지부(42)가 하우징(12)의 상벽(18)에 형성된 구멍(19) 내에 삽입 관통되어, 구멍(19)에 장착된 시일 부재(25)에 의해 상하 방향으로 이동 가능하게 지지되어 있다. 지지부(42)의 상단부는, 작동 부재(26)를 통해 승강 구동 유닛(27)에 연결되어 있다. 또한, 상부 전극(40)은, 고주파 전원(50)으로부터 고주파 전력이 인가된다.
상부 전극(40)의 가스 분출부(41)는, 하면에 개구된 분출구(43)를 복수 설치하고 있다. 분출구(43)는, 가스 분출부(41)에 형성된 연통로(44) 및 지지부(42)에 형성된 연통로(45)를 통해 SF6 가스 공급 유닛(52) 및 C4F8 가스 공급 유닛(53)에 접속되어 있다.
에칭 장치(10)는, 상기 게이트 작동 유닛(23), 가스 배출 유닛(24), 고주파 전원(50), 냉매 공급 유닛(51), 승강 구동 유닛(27), SF6 가스 공급 유닛(52), C4F8 가스 공급 유닛(53) 등을 제어하는 제어 유닛(60)을 구비한다. 제어 유닛(60)은, 에칭 장치(10)의 구성 요소를 각각 제어하여, 피가공물(200)을 플라즈마 에칭하는 동작을 에칭 장치(10)에 실시시키는 것이다. 또, 제어 유닛(60)은 컴퓨터이다. 제어 유닛(60)은, CPU(Central Processing Unit)와 같은 마이크로프로세서를 갖는 연산 처리 장치와, ROM(Read Only Memory) 또는 RAM(Random Access Memory)과 같은 메모리를 갖는 기억 장치와, 입출력 인터페이스 장치를 갖는다. 제어 유닛(60)의 연산 처리 장치는, 기억 장치에 기억되어 있는 컴퓨터 프로그램에 따라서 연산 처리를 실시하여, 에칭 장치(10)를 제어하기 위한 제어 신호를 입출력 인터페이스 장치를 통해 에칭 장치(10)의 전술한 구성 요소에 출력한다.
플라즈마 에칭 단계(ST3)에서는, 제어 유닛(60)은, 게이트 작동 유닛(23)을 작동시켜 게이트(20)를 도 8 중의 하측으로 이동시키고, 하우징(12)의 개구(14)를 개방한다. 다음으로, 도시하지 않은 반출 반입 수단에 의해 마스크 준비 단계(ST2)가 실시된 피가공물(200)을 개구(14)를 통해 하우징(12) 내의 밀폐 공간(11)에 반송하고, 하부 전극(30)을 구성하는 피가공물 유지부(31)의 흡착 유지 부재(34) 상에 점착 테이프(211)를 통해 피가공물(200)의 이면(208)을 배치한다. 이 때, 제어 유닛(60)은, 승강 구동 유닛(27)을 작동시켜 상부 전극(40)을 상승시켜 놓는다. 제어 유닛(60)은, 전극(35, 36)에 전력을 인가하여 흡착 유지 부재(34) 상에 피가공물(200)을 흡착 유지한다.
제어 유닛(60)은, 게이트 작동 유닛(23)을 작동시켜 게이트(20)를 상측으로 이동시키고, 하우징(12)의 개구(14)를 폐쇄한다. 제어 유닛(60)은, 승강 구동 유닛(27)을 작동시켜 상부 전극(40)을 하강시키고, 상부 전극(40)을 구성하는 가스 분출부(41)의 하면과 하부 전극(30)을 구성하는 피가공물 유지부(31)에 유지된 피가공물(200) 사이의 거리를 플라즈마 에칭 처리에 적합한 소정의 전극간 거리(예컨대 10 mm)로 위치 부여한다.
제어 유닛(60)은, 가스 배출 유닛(24)을 작동시켜 하우징(12) 내의 밀폐 공간(11)을 진공 배기하여, 밀폐 공간(11)의 압력을 25 Pa로 유지한다. 제어 유닛(60)은, 피가공물(200)에 대하여 플라즈마화한 SF6을 공급하여 홈(220)을 형성하는 에칭 단계와, 에칭 단계에 이어서 플라즈마화한 C4F8을 피가공물(200)에 공급하여 피가공물(200)에 피막을 퇴적시키는 피막 퇴적 단계를 교대로 반복한다. 또, 피막 퇴적 단계후의 에칭 단계는, 홈(220)바닥의 피막을 제거하여 홈(220)바닥의 바닥면을 에칭한다. 이와 같이, 플라즈마 에칭 단계(ST3)는, 소위 보쉬법으로 피가공물(200)을 플라즈마 에칭한다.
또, 에칭 단계에서는, 제어 유닛(60)은, SF6 가스 공급 유닛(52)을 작동시켜 플라즈마 발생용의 SF6 가스를 상부 전극(40)의 복수의 분출구(43)로부터 하부 전극(30)의 흡착 유지 부재(34) 상에 유지된 피가공물(200)을 향해 분출한다. 그리고, 제어 유닛(60)은, 플라즈마 발생용의 SF6 가스를 공급한 상태에서, 고주파 전원(50)으로부터 상부 전극(40)에 플라즈마를 만들어 유지하는 고주파 전력을 인가를 인가하고, 고주파 전원(50)으로부터 하부 전극(30)에 이온을 인입하기 위한 고주파 전력을 인가한다. 이에 따라, 하부 전극(30)과 상부 전극(40) 사이의 공간에 SF6 가스로 이루어진 등방성을 갖는 플라즈마가 발생하고, 이 플라즈마가 피가공물(200)에 인입되어, 패시베이션층(205)으로부터 노출된 스트리트(201)를 에칭하여 홈(220)을 형성한다.
또한, 피막 퇴적 단계에서는, 제어 유닛(60)은, C4F8 가스 공급 유닛(53)을 작동시켜 플라즈마 발생용의 C4F8 가스를 상부 전극(40)의 복수의 분출구(43)로부터 하부 전극(30)의 흡착 유지 부재(34) 상에 유지된 피가공물(200)을 향해 분출한다. 그리고, 제어 유닛(60)은, 플라즈마 발생용의 C4F8 가스를 공급한 상태에서, 고주파 전원(50)으로부터 상부 전극(40)에 플라즈마를 만들어 유지하는 고주파 전력을 인가하고, 고주파 전원(50)으로부터 하부 전극(30)에 이온을 인입하기 위한 고주파 전력을 인가한다. 이에 따라, 하부 전극(30)과 상부 전극(40) 사이의 공간에 C4F8 가스로 이루어진 플라즈마가 발생하고, 이 플라즈마가 피가공물(200)에 인입되어 피가공물(200)에 피막을 퇴적시킨다.
에칭 단계와 피막 퇴적 단계 모두에 있어서, 제어 유닛(60)은 이하의 조건으로 에칭 장치(10)의 각 구성 요소를 제어한다.
밀폐 공간(11)의 압력 : 25 Pa
고주파 전력의 주파수 : 13.56 MHz
흡착 유지 부재(34)의 온도 : 10℃
냉매 공급 유닛(51)이 공급하는 헬륨 가스의 압력 : 2000 Pa(게이지압)
에칭 단계에서, 제어 유닛(60)은, 이하의 조건으로 에칭 장치(10)의 각 구성 요소를 제어한다.
상부 전극(40)에 인가하는 전력 : 2500 W
하부 전극(30)에 인가하는 전력 : 150 W
상부 전극(40)으로부터 공급하는 가스의 종류 : SF6
상부 전극(40)으로부터 공급하는 가스의 유량 : 400 sccm(standard cubic centimeter per minute)
스텝 시간 : 5초
피막 퇴적 단계에서, 제어 유닛(60)은, 이하의 조건으로 에칭 장치(10)의 각 구성 요소를 제어한다.
상부 전극(40)에 인가하는 전력 : 2500 W
하부 전극(30)에 인가하는 전력 : 50 W
상부 전극(40)으로부터 공급하는 가스의 종류 : C4F8
상부 전극(40)으로부터 공급하는 가스의 유량 : 400 sccm(standard cubic centimeter per minute)
스텝 시간 : 3초
플라즈마 에칭 단계(ST3)에서는, 제어 유닛(60)은, 홈(220)의 깊이, 즉 피가공물(200)의 두께에 따라서, 에칭 단계와 피막 퇴적 단계를 반복하는 횟수를 설정한다. 제1 실시형태에서는, 제어 유닛(60)은, 에칭 단계와 피막 퇴적 단계를 50회씩 반복, 즉 50 사이클 반복하지만, 본 발명에서는, 사이클수는 50에 한정되지 않는다. 가공 방법은, 플라즈마 에칭 단계(ST3)를 종료하면, 이물 제거 단계(ST4)로 진행한다.
또, 제1 실시형태에 있어서, 플라즈마 에칭 단계(ST3)가 실시된 피가공물(200)은, 도 9에 나타낸 바와 같이, 홈(220)이 기판을 관통하여, 개개의 디바이스(202)로 분할된 상태로 점착 테이프(211)에 접착되어 있다. 플라즈마 에칭 단계(ST3)후의 디바이스(202)는, 도 9에 나타낸 바와 같이, 플라즈마 에칭 단계(ST3)에서 생성된 이물인 플루오로카본(CxFy)에 의해 구성된 피막(300)이 퇴적되어 있다. 제1 실시형태에 있어서, 피막(300)은, 홈(220)의 절단면, 패시베이션층(205)의 표면(특히, 범프(207)의 근방), 및 범프(207)의 표면(특히, 패시베이션층(205)의 근방)에 부착되어 있다.
이물 제거 단계(ST4)는, 플라즈마 에칭 단계(ST3)를 실시한 후, 피가공물(200)을 도 10에 나타내는 세정액(100)으로 세정하여 플라즈마 에칭 단계(ST3)에서 생성된 피막(300)을 제거하는 단계이다. 제1 실시형태에 있어서, 이물 제거 단계(ST4)에서는, 플라즈마 에칭 단계(ST3)가 실시된 피가공물(200)을 점착 테이프(211)에 접착하여 고리형 프레임(212)에 지지된 상태로 카세트(101) 내에 복수 수용한다.
이물 제거 단계(ST4)는, 도 10에 나타낸 바와 같이, 복수의 피가공물(200)을 수용한 카세트(101)를, 상온보다 고온으로 가열된 세정액(100)을 수용한 세정조(102) 내에 삽입하여, 피가공물(200)이 점착 테이프(211)와 고리형 프레임(212)과 함께 세정액(100) 중에 침지되어 실시된다. 또한, 제1 실시형태에서는, 이물 제거 단계(ST4)는, 세정조(102)에 설치된 초음파 진동 유닛(103)에 교류 전원(104)으로부터의 전력을 인가하고, 세정조(102) 내의 세정액(100)을 초음파 진동시켜, 피가공물(200)로부터 피막(300)을 제거한다. 이렇게 하여, 제1 실시형태에 있어서, 이물 제거 단계(ST4)에서는, 세정액(100)을 상온보다 가열하고, 초음파 진동을 부여하여 실시하지만, 본 발명에서는 초음파 진동을 부여하지 않아도 좋다.
또한, 제1 실시형태에 있어서, 이물 제거 단계(ST4)는, 세정액(100)을 45℃ 이상 50℃ 이하의 온도로 가열하지만, 세정액(100)의 온도는 이것에 한정되지 않는다. 또한, 제1 실시형태에 있어서, 이물 제거 단계(ST4)는, 초음파 진동 유닛(103)에 교류 전원(104)으로부터 200 W의 전력을 인가하고, 세정액(100)에 100 kHz의 초음파 진동을 부여하면서 10분 내지 15분 세정하지만, 교류 전원(104)으로부터 인가하는 전력, 세정액(100)에 부여하는 초음파 진동의 주파수 및 세정 시간은 이들에 한정되지 않는다. 가공 방법은, 이물 제거 단계(ST4)후에는, 피가공물(200)을 세정조(102) 밖으로 취출하고, 피가공물(200)을 자연 건조시킨다.
또, 본 발명에서는, 세정액(100)으로서, 점착 테이프(211)와 고리형 프레임(212)을 용해시키지 않는(특히, 점착제층(214)의 점착력을 저하시키지 않는) 액체가 바람직하고, 불소계의 세정액, 또는, 플라즈마 에칭에 내성을 갖는 레지스트를 제거할 때에 이용되는 레지스트 박리제를 이용할 수 있다. 불소계 세정액으로서, HFE(하이드로플루오로에테르)를 이용할 수 있고, 레지스트 박리제로서, 유기 용제 베이스의 레지스트 박리제를 이용할 수 있다.
또한, 제1 실시형태에 있어서, 이물 제거 단계(ST4)는, 복수의 피가공물(200)을 수용한 각 카세트(101)를 세정액(100)에 침지시켜 세정하는 소위 매엽 처리를 실시하고 있지만, 본 발명에서는, 피가공물(200)을 1장씩 세정액(100)에 침지시키는 소위 배치 처리를 실시해도 좋다.
제1 실시형태에 관한 가공 방법은, 플라즈마 에칭 단계(ST3)후에 세정액(100)을 이용하여 이물인 피막(300)을 제거하는 이물 제거 단계(ST4)를 실시하기 때문에, 디바이스(202)로부터 피막(300)을 제거할 수 있다. 그 결과, 제1 실시형태에 관한 가공 방법은, 디바이스(202)의 실장 불량, 단선 등의 가공후의 파손을 억제할 수 있다.
또한, 제1 실시형태에 관한 가공 방법은, 유지 부재 배치 단계(ST1)에서 피가공물(200)의 이면(208)에 유지 부재(210)를 접착하기 때문에, 특히, 플라즈마 에칭 단계(ST3)후의 피가공물(200)을 각 유지 부재(210)에 의해 반송할 수 있어, 피가공물(200)을 용이하게 반송할 수 있다.
또한, 제1 실시형태에 관한 가공 방법은, 이물 제거 단계(ST4)에서는 세정액(100) 내에 피가공물(200)을 침지시킨다. 이 때문에, 가공 방법은, 돌기 전극(204)의 범프(207)의 하단과 피가공물(200)의 표면(203) 사이에 퇴적된 피막(300)을 제거할 수 있음과 함께, 돌기 전극(204)이 원기둥형으로 형성되어 있는 경우에는, 돌기 전극(204) 형성 중에 전극 하단측이 도려내어져 생기는 소위 언더컷에 퇴적된 피막(300)을 제거할 수 있다.
또한, 제1 실시형태에 관한 가공 방법은, 유지 부재(210)가 점착 테이프(211)와 고리형 프레임(212)으로 이루어지기 때문에, 특히 플라즈마 에칭 단계(ST3)후의 피가공물(200)을 각 고리형 프레임(212)에 의해 반송할 수 있어, 피가공물(200)을 용이하게 반송할 수 있다.
또한, 제1 실시형태에 관한 가공 방법은, 이물 제거 단계(ST4)에서는, 세정액(100)을 상온보다 고온으로 가열하고, 세정액(100)에 초음파 진동을 부여하기 때문에, 피막(300)에 미소한 진동이 부여된 세정액(100)을 충돌시킬 수 있어, 피막(300)을 제거할 수 있다.
또한, 제1 실시형태에 관한 가공 방법은, 세정액(100)으로서 불소계의 세정액, 특히 HFE(하이드로플루오로에테르)를 이용한 경우, 세정액(100) 중에 피가공물(200)을 침지시키더라도, 여러 종류의 점착 테이프(211)의 점착제층(214)의 점착력을 저하시키지 않고 피막(300)을 디바이스(202)로부터 제거할 수 있다. 그 결과, 가공 방법은, 피가공물(200)을 탈락시키지 않고 이물 제거 단계(ST4)를 실시할 수 있고, 피가공물(200)의 반송성을 저하시키지 않고 피막(300)을 제거할 수 있다.
또한, 제1 실시형태에 관한 가공 방법은, 세정액(100)으로서 레지스트 박리제, 특히 유기 용제 베이스의 레지스트 박리제를 이용한 경우, 세정액(100) 중에 피가공물(200)을 침지시키더라도, 특정한 종류의 점착 테이프(211)의 점착제층(214)의 점착력을 저하시키지 않고 피막(300)을 디바이스(202)로부터 제거할 수 있고, 디바이스(202)에 잔존한 피막(300)의 양을 억제할 수 있다. 그 결과, 가공 방법은, 피가공물(200)을 탈락시키지 않고 이물 제거 단계(ST4)를 실시할 수 있고, 피가공물(200)의 반송성을 저하시키지 않고, 디바이스(202)에 잔존한 피막(300)의 양을 억제할 수 있다.
〔제2 실시형태〕
본 발명의 제2 실시형태에 관한 가공 방법을 도면에 기초하여 설명한다. 도 11은, 제2 실시형태에 관한 가공 방법의 흐름을 나타내는 플로우차트이다. 도 11은, 제1 실시형태와 동일 부분에 동일 부호를 붙이고 설명을 생략한다.
제2 실시형태에 관한 가공 방법은, 가공 대상물인 피가공물(200)에 패시베이션층(205)이 형성되어 있지 않은 것과, 마스크 준비 단계(ST2-2)가 제1 실시형태의 가공 방법과 상이한 것과, 이물 제거 단계(ST4)를 실시한 후에 마스크 제거 단계(ST10)를 실시하는 것 외에는, 제1 실시형태에 관한 가공 방법과 동일하다.
제2 실시형태에 관한 가공 방법의 마스크 준비 단계(ST2-2)는, PVA(폴리비닐알콜), 또는 PVP(폴리비닐피롤리돈) 등에 의해 구성된 수용성의 수지를 피가공물(200)의 표면(203) 전체에 도포한 후, 스트리트(201)에 절삭 가공 또는 레이저광을 조사하는 어블레이션 가공을 실시하고, 스트리트(201)를 노출시켜 마스크를 형성한다. 또한, 제2 실시형태에 있어서, 마스크 준비 단계(ST2-2)는, 수용성의 수지에 의해 마스크를 형성했지만, 본 발명에서는, 경화하면 플라즈마 내성을 갖는 액체인 레지스트를 피가공물(200)의 표면(203) 전체에 도포하고, 노광, 현상하여, 스트리트(201) 상의 레지스트를 제거하여 마스크를 형성해도 좋다. 또, 레지스트를 도포할 때에는, 예컨대 피가공물(200)을 축심 둘레로 회전하는 회전 테이블에 유지한 후, 회전 테이블을 축심 둘레로 회전시키면서 표면(203)에 레지스트를 공급한다.
제2 실시형태에 관한 가공 방법의 마스크 제거 단계(ST10)는, 이물 제거 단계(ST4)를 실시한 후에 마스크를 제거하는 단계이다. 마스크 제거 단계(ST10)는, 마스크가 수용성의 수지에 의해 구성되어 있는 경우에는, 표면에 순수 등의 세정수를 공급하여 마스크를 제거하고, 마스크가 레지스트에 의해 구성되어 있는 경우에는, 애싱을 실시하여 마스크를 제거한다. 또, 제2 실시형태에 있어서, 마스크가 레지스트에 의해 구성되고, 이물 제거 단계(ST4)의 세정액으로서 레지스트 박리제를 이용하는 경우에는, 마스크 제거 단계(ST10)를 실시하지 않고, 이물 제거 단계(ST4)에서 피막(300)과 함께 마스크를 제거해도 좋다.
제2 실시형태에 관한 가공 방법은, 제1 실시형태와 마찬가지로, 플라즈마 에칭 단계(ST3)후에 세정액(100)을 이용하여 이물인 피막(300)을 제거하는 이물 제거 단계(ST4)를 실시하기 때문에, 디바이스(202)로부터 피막(300)을 제거할 수 있다. 그 결과, 제2 실시형태에 관한 가공 방법은, 디바이스(202)의 실장 불량, 단선 등의 가공후의 파손을 억제할 수 있다.
〔제3 실시형태〕
본 발명의 제3 실시형태에 관한 가공 방법을 도면에 기초하여 설명한다. 도 12는, 제3 실시형태에 관한 가공 방법의 흐름을 나타내는 플로우차트이다. 도 12는, 제1 실시형태와 동일 부분에 동일 부호를 붙이고 설명을 생략한다.
제3 실시형태에 관한 가공 방법은, 플라즈마 에칭 단계(ST3-3)가 제1 실시형태의 가공 방법과 상이한 것과, 플라즈마 에칭 단계(ST3-3)를 실시한 후에 이면 연삭 단계(ST11)를 실시하고 나서 이물 제거 단계(ST4)를 실시하는 것 외에는, 제1 실시형태에 관한 가공 방법과 동일하다.
제3 실시형태에 관한 가공 방법의 플라즈마 에칭 단계(ST3-3)는, 스트리트(201)에 형성되는 홈(220)에 의해 피가공물(200)을 개개의 디바이스(202)로 분할하지 않고, 홈(220)의 깊이를 디바이스(202)의 마무리 두께 이상으로 형성한다. 이면 연삭 단계(ST11)는, 피가공물(200)의 이면(208)에 연삭 가공을 실시하고, 이면(208)측에 홈(220)을 노출시켜, 피가공물(200)을 개개의 디바이스(202)로 분할하는 단계이다.
이면 연삭 단계(ST11)는, 피가공물(200)의 표면(203)에 도시하지 않은 보호 부재를 접착하고, 이면(208)으로부터 점착 테이프(211)를 박리하고, 보호 부재를 통해 피가공물(200)의 표면(203)측을 도시하지 않은 연삭 장치의 척테이블에 흡인 유지하고, 피가공물(200)의 이면(208)에 연삭 지석을 접촉시켜, 척테이블 및 연삭 지석을 축심 둘레로 회전시킨다. 이면 연삭 단계(ST11)는, 피가공물(200)의 이면(208)에 연삭 가공을 실시하여, 피가공물(200)을 마무리 두께까지 얇게 한다. 이면 연삭 단계(ST11)는, 피가공물(200)을 마무리 두께까지 얇게 하면, 홈(220)의 깊이가 마무리 두께 이상이기 때문에, 이면(208)측에 홈(220)이 노출되어, 피가공물(200)은 개개의 디바이스(202)로 분할된다.
제3 실시형태에 관한 가공 방법은, 제1 실시형태와 마찬가지로, 플라즈마 에칭 단계(ST3-3)후에 세정액(100)을 이용하여 이물인 피막(300)을 제거하는 이물 제거 단계(ST4)를 실시하기 때문에, 디바이스(202)로부터 피막(300)을 제거할 수 있다. 그 결과, 제3 실시형태에 관한 가공 방법은, 디바이스(202)의 실장 불량, 단선 등의 가공후의 파손을 억제할 수 있다.
또한, 제3 실시형태에 관한 가공 방법은, 플라즈마 에칭 단계(ST3-3)후에 이면 연삭 단계(ST11)를 실시하기 때문에, 디바이스(202)의 두께를 원하는 마무리 두께로 형성할 수 있다.
다음으로, 본 발명의 발명자는, 전술한 제1 실시형태 및 제2 실시형태의 효과를 확인했다. 결과를 이하의 표 1 및 표 2에 나타낸다.
피막의 유무
비교예 1 있음
비교예 2 있음
본 발명품 1 없음
본 발명품 2 없음
본 발명품 3 약간 있음
본 발명품 4 약간 있음
표 1은, 제1 실시형태 및 제2 실시형태에 관한 가공 방법의 이물 제거 단계(ST4)의 효과를 확인한 결과이며, 가공후의 특히 돌기 전극(204) 주위의 피막(300)의 잔존 상황을 주사형 전자 현미경(Scanning Electron Microscope : SEM)을 이용하여 에너지 분산형 X선 분석(Energy dispersive X-ray spectrometry : EDX)에 의해 확인한 결과이다. 표 1 중의 비교예 1은, 도 4에 나타내는 제1 실시형태에 관한 가공 방법으로부터 이물 제거 단계(ST4)를 제외한 가공 방법을 실시했다. 표 1 중의 비교예 2는, 도 11에 나타내는 제2 실시형태에 관한 가공 방법으로부터 이물 제거 단계(ST4)를 제외한 가공 방법을 실시했다.
또한, 표 1 중의 본 발명품 1 및 본 발명품 2는, 세정액으로서 불소계의 세정액, 특히 HFE(하이드로플루오로에테르)를 이용하고, 본 발명품 3 및 본 발명품 4는, 세정액(100)으로서, 레지스트 박리제, 특히 유기 용제 베이스의 레지스트 박리제를 이용했다. 본 발명품 1 및 본 발명품 3은, 제1 실시형태에 관한 가공 방법을 실시하고, 이물 제거 단계(ST4)에서 세정액(100)에 초음파 진동을 부여했다. 본 발명품 2 및 본 발명품 4는, 제2 실시형태에 관한 가공 방법을 실시하고, 이물 제거 단계(ST4)에서 세정액(100)에 초음파 진동을 부여하지 않았다.
비교예 1 및 비교예 2는 불소를 검출했기 때문에, 피막(300)이 퇴적되어 있는 것이 분명해졌다. 또한, 본 발명품 1 및 본 발명품 2은 불소를 검출할 수 없기 때문에, 피막(300)을 제거한 것이 분명해졌다. 또한, 본 발명품 3 및 본 발명품 4는, 검출한 불소의 양을 비교예 1 및 비교예 2보다 억제할 수 있기 때문에, 잔존한 피막(300)의 양을 억제할 수 있는 것이 분명해졌다. 따라서, 표 1에 의하면, 이물 제거 단계(ST4)를 실시하고, 세정액(100)으로서 불소계의 세정액, 특히 HFE(하이드로플루오로에테르)를 이용하면, 피막(300)을 제거할 수 있는 것이 분명해졌다. 또한, 표 1에 의하면, 이물 제거 단계(ST4)를 실시하고, 세정액(100)으로서 레지스트 박리제, 특히 유기 용제 베이스의 레지스트 박리제를 이용하면, 피막(300)의 양을 억제할 수 있는 것이 분명해졌다.
디바이스의 탈락
본 발명품 5 없음
본 발명품 6 없음
본 발명품 7 점착 테이프의 종류가 한정되지만 없음
본 발명품 8 점착 테이프의 종류가 한정되지만 없음
표 2는, 제1 실시형태 및 제2 실시형태에 관한 가공 방법의 이물 제거 단계(ST4) 중의 디바이스(202)의 점착 테이프(211)로부터의 탈락을 확인한 결과이며, 점착 테이프(211)로서 여러 종류의 점착 테이프로부터의 피가공물(200)의 탈락을 확인한 결과이다. 표 2의 확인에서 이용된 점착 테이프(211)는, 기재층(213)이 PET, PO 또는 PVC로 이루어지고, 점착제층(214)이 아크릴계나 고무계의 수지로 이루어지고, 각종 두께가 상이한 테이프이다.
표 2 중의 본 발명품 5 및 본 발명품 6은, 세정액으로서 불소계의 세정액, 특히 HFE(하이드로플루오로에테르)를 이용하고, 본 발명품 7 및 본 발명품 8은, 세정액(100)으로서 레지스트 박리제, 특히 유기 용제 베이스의 레지스트 박리제를 이용했다. 본 발명품 5 및 본 발명품 7은, 이물 제거 단계(ST4)에서 세정액(100)에 초음파 진동을 부여했다. 본 발명품 6 및 본 발명품 8은, 이물 제거 단계(ST4)에서 세정액(100)에 초음파 진동을 부여하지 않았다.
본 발명품 5 및 본 발명품 6은, 여러 종류의 점착 테이프(211)로부터 디바이스(202)가 탈락하지 않았다. 따라서, 표 2에 의하면, 이물 제거 단계(ST4)를 실시하고, 세정액(100)으로서 불소계의 세정액, 특히 HFE(하이드로플루오로에테르)를 이용하면, 여러 종류의 점착 테이프(211)의 점착제층(214)의 점착력을 저하시키지 않고, 여러 종류의 점착 테이프(211)로부터 디바이스(202)를 탈락시키지 않고, 피막(300)을 제거할 수 있는 것이 분명해졌다.
본 발명품 7 및 본 발명품 8은, 특정한 종류의 점착 테이프(211)로부터 디바이스(202)가 탈락하지 않았다. 따라서, 표 2에 의하면, 이물 제거 단계(ST4)를 실시하고, 레지스트 박리제, 특히 유기 용제 베이스의 레지스트 박리제를 이용하면, 특정한 종류의 점착 테이프(211)의 점착제층(214)의 점착력을 저하시키지 않고, 특정한 종류의 점착 테이프(211)로부터 디바이스(202)를 탈락시키지 않고, 디바이스(202)에 잔존한 피막(300)의 양을 억제할 수 있는 것이 분명해졌다.
또한, 본 발명품 5, 6, 7 및 8에서 디바이스(202)가 탈락하지 않은 것은, 고밀도, 분자량이 높은 폴리머로 이루어진 점착 테이프(211)이다. 이 때문에, 고밀도, 분자량이 높은 폴리머로 이루어진 점착 테이프(211)를 이용함으로써, 약품에 의한 팽윤을 억제할 수 있기 때문에 바람직하다고 생각되는 것이 분명해졌다.
또, 본 발명은, 상기 실시형태에 한정되는 것이 아니다. 즉, 본 발명의 골자를 일탈하지 않는 범위에서 다양하게 변형하여 실시할 수 있다.
100 : 세정액
200 : 피가공물
201 : 스트리트
202 : 디바이스
203 : 표면
204 : 돌기 전극
205 : 패시베이션층(마스크)
208 : 이면
210 : 유지 부재
211 : 점착 테이프(테이프)
212 : 고리형 프레임
213 : 기재층
214 : 점착제층
220 : 홈
300 : 피막
ST1 : 유지 부재 배치 단계
ST2 : 마스크 준비 단계
ST3 : 플라즈마 에칭 단계
ST4 : 이물 제거 단계

Claims (5)

  1. 교차하는 복수의 스트리트로 구획된 각 영역에 각각 디바이스가 형성된 표면을 갖고 상기 디바이스는 돌기 전극을 구비한 피가공물을, 상기 스트리트를 따라서 절단하여, 개개의 디바이스로 분할하는 가공 방법으로서,
    상기 돌기 전극은, 상기 디바이스 상의 납땜 전극과, 상기 납땜 전극 상에 설치된 구형의 범프를 구비하며,
    피가공물 표면의 상기 디바이스를 덮음과 함께 상기 스트리트를 노출시키는 마스크를 준비하는 마스크 준비 단계와,
    표면의 상기 디바이스가 상기 마스크로 덮임과 함께 이면에 유지 부재가 배치된 피가공물에 대하여 상기 마스크를 통해 플라즈마화한 SF6을 공급하여 홈을 형성하고, 이어서 플라즈마화한 C4F8을 상기 마스크를 통해 피가공물에 공급하여 피가공물에 피막을 퇴적시킨 후, 플라즈마화한 SF6을 상기 마스크를 통해 피가공물에 공급함으로써 상기 홈바닥의 상기 피막을 제거하여 상기 홈바닥을 에칭하는 것을 반복하는 플라즈마 에칭 단계와,
    상기 플라즈마 에칭 단계를 실시한 후, 피가공물을 세정액으로 세정하여 상기 플라즈마 에칭 단계에서 생성된 상기 피막을 제거하는 이물 제거 단계
    를 포함하며,
    상기 플라즈마 에칭 단계를 실시하기 전에, 피가공물의 이면에 유지 부재를 배치하는 유지 부재 배치 단계를 더 포함하며,
    상기 이물 제거 단계는, 상기 이면에 상기 유지 부재를 배치한 상기 피가공물이 세정액 중에 침지되어 실시되고, 상기 세정액을 45℃ 이상 50℃ 이하로 가열하고, 초음파 진동을 부여하여 실시되어, 상기 범프의 하단과 상기 피가공물의 표면 사이에 퇴적된 피막을 제거하는, 피가공물의 가공방법.
  2. 제1항에 있어서, 상기 유지 부재는, 기재층과 상기 기재층 상에 배치된 점착제층으로 이루어진 테이프와, 상기 테이프의 외주 가장자리가 접착된 고리형 프레임을 포함하며,
    상기 이물 제거 단계에서는, 피가공물은 이면에 접착된 상기 테이프와 상기 고리형 프레임과 함께 상기 세정액 중에 침지되는, 피가공물의 가공 방법.
  3. 제1항 또는 제2항에 있어서, 상기 세정액은 하이드로플루오로에테르인 것을 특징으로 하는, 피가공물의 가공 방법.
  4. 제1항 또는 제2항에 있어서, 상기 세정액은 유기 용제 베이스의 레지스트 박리제인 것을 특징으로 하는, 피가공물의 가공 방법.
  5. 삭제
KR1020180053214A 2017-05-10 2018-05-09 피가공물의 가공 방법 KR102461442B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017094115A JP6899252B2 (ja) 2017-05-10 2017-05-10 加工方法
JPJP-P-2017-094115 2017-05-10

Publications (2)

Publication Number Publication Date
KR20180123982A KR20180123982A (ko) 2018-11-20
KR102461442B1 true KR102461442B1 (ko) 2022-10-31

Family

ID=64096838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180053214A KR102461442B1 (ko) 2017-05-10 2018-05-09 피가공물의 가공 방법

Country Status (5)

Country Link
US (1) US20180330957A1 (ko)
JP (1) JP6899252B2 (ko)
KR (1) KR102461442B1 (ko)
CN (1) CN108878284B (ko)
TW (1) TWI744515B (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110067733A1 (en) 2008-05-22 2011-03-24 Asahi Glass Company, Limited Method for cleaning with fluorine compound
US20120238073A1 (en) 2011-03-14 2012-09-20 Chris Johnson Method and Apparatus for Plasma Dicing a Semi-conductor Wafer
US20150255349A1 (en) 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US5389182A (en) * 1993-08-02 1995-02-14 Texas Instruments Incorporated Use of a saw frame with tape as a substrate carrier for wafer level backend processing
JP3679871B2 (ja) * 1996-09-04 2005-08-03 株式会社荏原製作所 ポリッシング装置及び搬送ロボット
US6076585A (en) * 1998-03-02 2000-06-20 Motorola, Inc. Method of manufacturing a semiconductor device and apparatus therefor
DE19919469A1 (de) * 1999-04-29 2000-11-02 Bosch Gmbh Robert Verfahren zum Plasmaätzen von Silizium
DE10031252A1 (de) * 2000-06-27 2002-01-10 Bosch Gmbh Robert Verfahren zur Zertrennung eines Substratwafers in eine Anzahl von Substratchips
JP2002208563A (ja) * 2001-01-09 2002-07-26 Ebara Corp 被加工物の加工装置及び加工方法
JP2003257896A (ja) * 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
JP3958080B2 (ja) * 2002-03-18 2007-08-15 東京エレクトロン株式会社 プラズマ処理装置内の被洗浄部材の洗浄方法
US20040058551A1 (en) * 2002-09-23 2004-03-25 Meagley Robert P. Fluorous cleaning solution for lithographic processing
JP2006114825A (ja) 2004-10-18 2006-04-27 Disco Abrasive Syst Ltd ウェーハの分割方法
US7989319B2 (en) * 2007-08-07 2011-08-02 Semiconductor Components Industries, Llc Semiconductor die singulation method
US7531047B1 (en) * 2007-12-12 2009-05-12 Lexmark International, Inc. Method of removing residue from a substrate after a DRIE process
US20090212014A1 (en) * 2008-02-27 2009-08-27 Tokyo Electron Limited Method and system for performing multiple treatments in a dual-chamber batch processing system
JP5048587B2 (ja) * 2008-05-22 2012-10-17 エヌ・ティ・ティ・アドバンステクノロジ株式会社 フッ素化合物による洗浄方法
JP5107134B2 (ja) * 2008-05-22 2012-12-26 旭硝子株式会社 洗浄方法
JP5326404B2 (ja) * 2008-07-29 2013-10-30 富士通株式会社 モールドの製造方法
US8863763B1 (en) * 2009-05-27 2014-10-21 WD Media, LLC Sonication cleaning with a particle counter
US8404056B1 (en) * 2009-05-27 2013-03-26 WD Media, LLC Process control for a sonication cleaning tank
US20110076853A1 (en) * 2009-09-28 2011-03-31 Magic Technologies, Inc. Novel process method for post plasma etch treatment
US8598016B2 (en) * 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
JP6061527B2 (ja) * 2012-07-13 2017-01-18 東京応化工業株式会社 非水系洗浄剤及びケイ素基板のエッチング加工方法
US8993414B2 (en) * 2012-07-13 2015-03-31 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and clean sidewall
US20140057414A1 (en) * 2012-08-27 2014-02-27 Aparna Iyer Mask residue removal for substrate dicing by laser and plasma etch
JP2014063866A (ja) * 2012-09-21 2014-04-10 Canon Inc シリコン基板の加工方法及び荷電粒子線レンズの製造方法
JP2014082264A (ja) * 2012-10-15 2014-05-08 Sharp Corp 半導体モジュールの製造方法
WO2015041053A1 (ja) * 2013-09-19 2015-03-26 ソニー株式会社 有機発光素子の製造方法および表示装置の製造方法
TWI671813B (zh) * 2013-11-13 2019-09-11 東芝股份有限公司 半導體晶片之製造方法
CN108485840B (zh) * 2013-12-06 2020-12-29 富士胶片电子材料美国有限公司 用于去除表面上的残余物的清洗调配物
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
JP6456049B2 (ja) * 2014-06-16 2019-01-23 キヤノン株式会社 貫通基板の形成方法
JP2016039186A (ja) * 2014-08-05 2016-03-22 株式会社ディスコ ウエーハの加工方法
JP6570910B2 (ja) * 2015-07-24 2019-09-04 株式会社ディスコ ウエーハの加工方法
US9337098B1 (en) * 2015-08-14 2016-05-10 Semiconductor Components Industries, Llc Semiconductor die back layer separation method
JP2017098452A (ja) * 2015-11-26 2017-06-01 株式会社ディスコ 洗浄方法
US11075118B2 (en) * 2016-06-22 2021-07-27 Semiconductor Components Industries, Llc Semiconductor die singulation methods
JP6730891B2 (ja) * 2016-09-15 2020-07-29 株式会社ディスコ ウエーハの加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110067733A1 (en) 2008-05-22 2011-03-24 Asahi Glass Company, Limited Method for cleaning with fluorine compound
US20120238073A1 (en) 2011-03-14 2012-09-20 Chris Johnson Method and Apparatus for Plasma Dicing a Semi-conductor Wafer
US20150255349A1 (en) 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes

Also Published As

Publication number Publication date
CN108878284A (zh) 2018-11-23
TWI744515B (zh) 2021-11-01
TW201901798A (zh) 2019-01-01
KR20180123982A (ko) 2018-11-20
US20180330957A1 (en) 2018-11-15
JP2018190902A (ja) 2018-11-29
CN108878284B (zh) 2024-02-20
JP6899252B2 (ja) 2021-07-07

Similar Documents

Publication Publication Date Title
JP4285455B2 (ja) 半導体チップの製造方法
TWI842762B (zh) 附金屬膜之半導體器件的製造方法
KR102199301B1 (ko) 필름 프레임 웨이퍼 어플리케이션들을 위한 에칭 챔버 쉴드 링을 사용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
US9330976B2 (en) Wafer processing method
US20140141596A1 (en) Wafer processing method
TW201643957A (zh) 晶圓的分割方法
JP2009043992A (ja) ウエーハの加工方法
CN106340483B (zh) 卡盘工作台和清洗装置
KR20140083870A (ko) 웨이퍼의 가공 방법
TW202029311A (zh) 載板移除方法
JP2018182179A (ja) デバイスチップの製造方法
CN115547929A (zh) 芯片的制造方法
TWI780318B (zh) 晶圓的加工方法
KR102461442B1 (ko) 피가공물의 가공 방법
US20220406602A1 (en) Substrate processing method and substrate processing system
US11024542B2 (en) Manufacturing method of device chip
JP7104559B2 (ja) 被加工物の加工方法
JP7104558B2 (ja) 被加工物の加工方法
TW202111793A (zh) 晶圓加工方法
KR20180113166A (ko) 가공 방법
JP2003045835A (ja) 半導体装置の製造方法
JP2020061494A (ja) ウェーハの加工方法
JP2019096812A (ja) 被加工物の加工方法
JP7128064B2 (ja) 被加工物の加工方法
JP2023038555A (ja) 基板の分割方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant