KR20180113166A - 가공 방법 - Google Patents

가공 방법 Download PDF

Info

Publication number
KR20180113166A
KR20180113166A KR1020180036393A KR20180036393A KR20180113166A KR 20180113166 A KR20180113166 A KR 20180113166A KR 1020180036393 A KR1020180036393 A KR 1020180036393A KR 20180036393 A KR20180036393 A KR 20180036393A KR 20180113166 A KR20180113166 A KR 20180113166A
Authority
KR
South Korea
Prior art keywords
workpiece
groove
film
along
divided
Prior art date
Application number
KR1020180036393A
Other languages
English (en)
Inventor
메이유 피아오
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20180113166A publication Critical patent/KR20180113166A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Abstract

본 발명은 성막된 판형의 피가공물을 분할하는 경우에, 절삭 블레이드에 눈 막힘을 발생시키는 일없이, 또한, 레이저 가공 장치를 이용하지 않고도 피가공물을 가공할 수 있도록 하는 것을 과제로 한다.
판형물(W1)의 이면(W1b)에 막(W2)이 성막되며 교차하는 복수의 분단 예정 라인(S)이 표면(W1a)에 설정된 피가공물(W)을 분단 예정 라인(S)을 따라 분단하여 복수의 칩을 형성하는 가공 방법으로서, 피가공물(W)의 표면(W1a)으로부터 분단 예정 라인(S)을 따라 홈을 형성하는 단계와, 홈 형성 단계를 실시하기 전 또는 후에 피가공물(W)의 이면(W1b)에 익스팬드 시트(T1)를 점착하는 단계와, 홈이 형성된 피가공물(W)의 익스팬드 시트(T1)를 확장하여 홈을 따라 막(W2)에 외력을 부여하는 단계와, 확장 단계를 실시한 후, 익스팬드 시트(T1)로부터 칩을 픽업하는 단계를 포함한 가공 방법이다.

Description

가공 방법{PROCESSING METHOD}
본 발명은 판형물의 이면에 막이 성막되며 교차하는 복수의 분단 예정 라인이 설정된 피가공물의 가공 방법에 관한 것이다.
금속막이나 수지막 등, 특히 연성을 갖는 막을 구비한 판형물을 절삭 블레이드로 절삭하면, 절삭 블레이드에 막에 의한 눈 막힘이 생긴다. 그래서, 절삭 가공을 실시하기 전에, 미리 상기 막을 레이저 빔으로 제거하는 방법이 제안되고 있다(예컨대, 특허문헌 1 참조).
일본 특허 공개 제2016-42526호 공보
그러나, 레이저 빔으로 막을 제거하면 데브리가 발생하는 데다가, 일반적으로 고가인 레이저 가공 장치를 이용하여 가공하게 되기 때문에 제조 비용도 커진다고 하는 문제가 있다.
따라서, 성막된 판형의 피가공물을 분할하는 경우에는, 절삭 블레이드에 눈 막힘을 발생시키는 일없이, 또한, 레이저 가공 장치를 이용하지 않고도 피가공물을 가공할 수 있도록 한다고 하는 과제가 있다.
상기 과제를 해결하기 위한 본 발명은, 판형물의 이면에 막이 성막되며 교차하는 복수의 분단 예정 라인이 표면에 설정된 피가공물을 상기 분단 예정 라인을 따라 분단하여 복수의 칩을 형성하는 가공 방법으로서, 피가공물의 표면으로부터 상기 분단 예정 라인을 따라 홈을 형성하는 홈 형성 단계와, 상기 홈 형성 단계를 실시하기 전 또는 후에 피가공물의 이면에 익스팬드 시트를 점착하는 익스팬드 시트 점착 단계와, 상기 홈이 형성된 피가공물의 상기 익스팬드 시트를 확장하여 상기 홈을 따라 상기 막에 외력을 부여하는 확장 단계와, 상기 확장 단계를 실시한 후, 상기 익스팬드 시트로부터 칩을 픽업하는 픽업 단계를 포함한 가공 방법이다.
상기 확장 단계에서는 상기 막을 상기 홈을 따라 분단하여도 좋다.
또는, 상기 확장 단계에서는 상기 막에 대하여 상기 홈을 따른 분단 기점을 형성하고, 상기 픽업 단계에서 상기 막을 상기 홈을 따라 분단하는 것으로 하여도 좋다.
본 발명에 따른 가공 방법은, 피가공물의 표면으로부터 분단 예정 라인을 따라 홈을 형성하는 홈 형성 단계와, 홈 형성 단계를 실시하기 전 또는 후에 피가공물의 이면에 익스팬드 시트를 점착하는 익스팬드 시트 점착 단계와, 홈이 형성된 피가공물의 익스팬드 시트를 확장하여 홈을 따라 막에 외력을 부여하는 확장 단계와, 확장 단계를 실시한 후, 익스팬드 시트로부터 칩을 픽업하는 픽업 단계를 포함하기 때문에, 레이저 가공 장치를 이용하지 않고, 또한, 절삭 블레이드에 막에 의한 눈 막힘을 발생시키는 일 없이도, 막을 분단하여 피가공물로부터 칩을 제작할 수 있다.
도 1은 피가공물, 환형 프레임 및 익스팬드 시트의 일례를 나타내는 단면도이다.
도 2는 절삭 장치를 이용하여 피가공물에 홈을 형성하는 상태를 나타내는 단면도이다.
도 3은 피가공물에 형성된 홈의 일례를 확대하여 나타내는 단면도이다.
도 4는 피가공물에 홈을 형성하기 위한 플라즈마 에칭 장치의 일례를 나타내는 단면도이다.
도 5는 익스팬드 장치에, 익스팬드 시트에 점착되어 환형 프레임으로 지지된 피가공물을 세팅한 상태를 나타내는 단면도이다.
도 6은 익스팬드 장치에 의해 익스팬드 시트를 확장함으로써, 막을 홈을 따라 분단하여 피가공물을 칩으로 분할하는 상태를 나타내는 단면도이다.
도 7은 분단된 막과 디바이스를 구비하는 칩을 확대하여 나타내는 단면도이다.
도 8은 익스팬드 시트로부터 칩을 픽업하는 상태를 나타내는 단면도이다.
도 9는 익스팬드 장치에 의해 익스팬드 시트를 확장함으로써, 막에 대하여 홈을 따른 분단 기점을 형성하는 상태를 나타내는 단면도이다.
도 10은 막에 홈을 따른 분단 기점이 형성된 피가공물의 일부를 나타내는 단면도이다.
도 11은 막을 분단하면서 익스팬드 시트로부터 칩을 픽업하는 상태를 나타내는 단면도이다.
도 1에 나타내는 피가공물(W)은, 예컨대, 실리콘으로 이루어지는 판형물(W1)을 구비하는 원형상의 반도체 웨이퍼이고, 판형물(W1)의 표면, 즉, 피가공물(W)의 표면(W1a)에는 복수의 분단 예정 라인(S)이 각각 직교차하도록 설정되어 있다. 그리고, 분단 예정 라인(S)에 의해 구획된 격자형의 영역에는, 디바이스(D)가 각각 형성되어 있다. 도 1에 있어서 -Z 방향측을 향하고 있는 판형물(W1)의 이면(W1b)에는, 구리 및 니켈 등의 금속으로 이루어져 전극으로서 기능하게 되는 똑같은 두께(예컨대, 0.5 ㎛∼10 ㎛)의 막(W2)이 형성되어 있다. 막(W2)의 노출면은, 피가공물(W)의 이면(W2b)이 된다. 또한, 피가공물(W)의 구성은 본 실시형태에 나타내는 예에 한정되는 것이 아니다. 예컨대, 판형물(W1)은 실리콘 이외에 갈륨비소, 사파이어, 질화갈륨 또는 실리콘카바이드 등으로 구성되어 있어도 좋고, 또한, 막(W2)은, 금속막이 아니라, 예컨대 DAF(Die Attach Film)나 DBF(Die Backside Film) 등의 두께 5 ㎛∼30 ㎛ 정도의 수지막이어도 좋다.
이하에, 본 발명에 따른 가공 방법을 실시하여 도 1에 나타내는 피가공물(W)을 디바이스(D)를 구비하는 칩으로 분할하는 경우의, 가공 방법의 각 단계에 대해서 설명해 간다.
(1) 익스팬드 시트 점착 단계
예컨대, 먼저, 도 1에 나타내는 피가공물(W)의 이면(W2b)에 익스팬드 시트(T1)를 점착한다. 익스팬드 시트(T1)는, 예컨대, 피가공물(W)의 외직경보다 큰 외직경을 갖는 원반형의 시트이고, 기계적 외력에 대한 적절한 신축성을 갖추고 있다. 예컨대, 도시하지 않는 접착 테이블 상에 배치된 피가공물(W)의 중심과 환형 프레임(F1)의 개구의 중심이 대략 합치하도록, 피가공물(W)에 대하여 환형 프레임(F1)이 위치 부여된다. 그리고, 접착 테이블 상에서 프레스 롤러 등에 의해 피가공물(W)의 이면(W2b)에 익스팬드 시트(T1)가 압박되어 점착된다. 동시에, 익스팬드 시트(T1)의 점착면(T1a)의 외주부를 환형 프레임(F1)에도 점착함으로써, 피가공물(W)은, 익스팬드 시트(T1)를 통해 환형 프레임(F1)에 지지된 상태가 되고, 환형 프레임(F1)을 통한 핸들링이 가능한 상태가 된다. 또한, 피가공물(W)에만 먼저 익스팬드 시트(T1)를 프레스 롤러 등으로 점착한 후, 환형 프레임(F1)에 대하여 피가공물(W)을 적절하게 위치 부여하여, 환형 프레임(F1)에 익스팬드 시트(T1)를 점착하여도 좋다.
(2-1) 절삭 장치를 이용하는 경우의 홈 형성 단계
상기 익스팬드 시트 점착 단계를 실시한 후, 예컨대, 도 2에 나타내는 절삭 장치(1)를 이용하여, 피가공물(W)의 표면(W1a)으로부터 분단 예정 라인(S)을 따라 홈을 형성하는 홈 형성 단계를 실시한다. 또한, 상기 익스팬드 시트 점착 단계는, 본 홈 형성 단계를 실시한 후에 실시하는 것으로 하여도 좋다.
도 2에 나타내는 절삭 장치(1)는, 예컨대, 피가공물(W)을 흡인 유지하는 척 테이블(10)과, 척 테이블(10)에 유지된 피가공물(W)에 대하여 회전하는 절삭 블레이드(110)로 절삭 가공을 실시하는 절삭 수단(11)을 적어도 구비하고 있다.
척 테이블(10)은, 예컨대, 그 외형이 원형상이고, 다공성 부재 등으로 이루어지는 유지면(10a) 상에서 피가공물(W)을 흡인 유지한다. 척 테이블(10)은, 수직 방향(Z축 방향)의 축심 둘레로 회전 가능하며, 도시하지 않는 절삭 이송 수단에 의해 X축 방향으로 왕복 이동 가능하게 되어 있다. 척 테이블(10)의 외주부에는, 예컨대 4개(도시된 예에 있어서는, 2개만 도시하고 있음)의 고정 클램프(100)가 환형 프레임(F1)을 고정하기 위해 균등하게 배치되어 있다.
절삭 수단(11)은, 축 방향이 피가공물(W)의 이동 방향(X축 방향)에 대하여 수평 방향으로 직교하는 방향(Y축 방향)인 스핀들(111)을 구비하고 있고, 스핀들(111)의 선단에는 원환형의 절삭 블레이드(110)가 고정되어 있다. 또한, 최종적으로 피가공물(W)로부터 분할된 칩의 외주 가장자리로부터 막(W2)이 버어로서 비어져 나오는 양을 억제하기 위해서도, 본 단계에 있어서 형성하는 홈의 폭은 되도록이면 작아지는 편이 바람직하다. 그 때문에, 절삭 블레이드(110)는, 예컨대, 그 날 두께가 10 ㎛ 이하인 가는 두께의 블레이드인 것이 바람직하다.
먼저, 도 2에 나타내는 바와 같이, 환형 프레임(F1)에 의해 지지되는 피가공물(W)이, 표면(W1a)이 상측을 향한 상태로 척 테이블(10)에 의해 흡인 유지된다. 또한, 각 고정 클램프(100)에 의해 환형 프레임(F1)이 고정된다. 계속해서, 도시하지 않는 얼라인먼트 수단에 의해, 절삭 블레이드(110)를 절입시켜야 하는 분단 예정 라인(S)의 Y축 방향의 좌표 위치가 검출된다. 분단 예정 라인(S)이 검출됨에 따라, 절삭 수단(11)이 Y축 방향으로 인덱싱 이송되고, 절삭하여야 하는 분단 예정 라인(S)과 절삭 블레이드(110) 간의 Y축 방향에 있어서의 위치 맞춤이 행해진다.
도시하지 않는 모터가 스핀들(111)을 회전 구동시킴으로써, 절삭 블레이드(110)가 예컨대 -Y 방향측에서 볼 때에 시계 방향으로 고속 회전한다. 또한, 절삭 수단(11)이 -Z 방향을 향하여 절입 이송되어, 절삭 블레이드(110)의 최하단이 판형물(W1)을 완전히 절단하고 또한 막(W2)에 절입되지 않는 높이 위치에 절삭 수단(11)이 위치 부여된다. 또한, 예컨대, 절삭 블레이드(110)가 판형물(W1)을 완전 절단하지 않는 높이 위치, 즉, 절삭 블레이드(110)의 최하단이 판형물(W1)의 이면(W1b)보다 약간 상방이 되는 높이 위치에, 절삭 수단(11)을 위치 부여하는 것으로 하여도 좋다.
피가공물(W)을 유지하는 척 테이블(10)이 미리 정해진 절삭 이송 속도로 -X 방향측(지면 안쪽측)으로 송출됨으로써, 회전하는 절삭 블레이드(110)가 분단 예정 라인(S)을 따라 피가공물(W)의 표면(W1a)측으로부터 판형물(W1)에 절입되어 가서, 도 2, 3에 나타내는 막(W2)에 이르지 않는 홈(M1)이 형성되어 간다. 본 실시형태에서는, 예컨대, 도 3에 나타내는 바와 같이 홈(M1)의 바닥에 막(W2)의 표면(W2a)이 노출된 상태가 되고, 홈(M1)의 폭은 예컨대 약 10 ㎛가 된다. 또한, 판형물(W1)의 절삭 잔여 부분을 홈(M1)의 바닥으로 하여, 약간의 두께로 잔존한 상태로 하여도 좋다.
절삭 블레이드(110)가 1개의 분단 예정 라인(S)을 완전히 절삭하는 X축 방향의 미리 정해진 위치까지 피가공물(W)이 보내지면, 피가공물(W)의 절삭 이송이 한번 정지되어, 절삭 블레이드(110)가 피가공물(W)로부터 이격되고, 계속해서, 피가공물(W)이 +X 방향으로 이동하여 원점 위치로 되돌아간다. 그리고, 인접하는 분단 예정 라인(S)의 간격씩 절삭 블레이드(110)를 +Y 방향으로 인덱싱 이송하면서 순차 동일한 절삭을 행함으로써, X축 방향의 모든 분단 예정 라인(S)을 따라 막(W2)에 이르지 않는 깊이의 홈(M1)을 피가공물(W)에 형성한다. 또한, 피가공물(W)을 90도 회전시키고 나서 동일한 절삭 가공을 행함으로써, 모든 분단 예정 라인(S)을 따라 막(W2)에 이르지 않는 깊이의 홈(M1)을 형성할 수 있다.
(2-2) 플라즈마 에칭 장치를 이용하는 경우의 홈 형성 단계
홈 형성 단계는, 도 2에 나타내는 절삭 장치(1)를 이용하여 실시하는 것은 아니며, 도 4에 나타내는 플라즈마 에칭 장치(9)를 이용하여 실시하여도 좋다.
도 4에 나타내는 플라즈마 에칭 장치(9)는, 피가공물(W)을 유지하는 정전 척(90)과, 가스를 분출하는 가스 분출 헤드(91)와, 정전 척(90) 및 가스 분출 헤드(91)를 내부에 수용한 챔버(92)를 구비하고 있다.
예컨대, 알루미나 등의 세라믹 또는 산화티탄 등의 유전체로 형성되는 정전 척(90)은, 지지 부재(900)에 의해 하방으로부터 지지된다. 정전 척(90)의 내부에는, 전압이 인가됨으로써 전하를 발생시키는 전극(금속판)(901)이 정전 척(90)의 유지면(90a)과 평행하게 배치되어 있고, 이 전극(901)은, 정합기(94a) 및 바이어스 고주파 전원(95a)에 접속되어 있다. 또한, 예컨대, 정전 척(90)은, 본 실시형태와 같은 단극형의 정전 척에 한정되는 것이 아니며, 소위 쌍극형의 정전 척이어도 좋다.
챔버(92)의 상부에 베어링(919)을 통해 승강 가능하게 배치된 가스 분출 헤드(91)의 내부에는, 가스 확산 공간(910)이 마련되어 있고, 가스 확산 공간(910)의 상부에는 가스 도입구(911)가 연통하고, 가스 확산 공간(910)의 하부에는 가스 토출구(912)가 복수개 연통해 있다. 각 가스 토출구(912)의 하단은, 정전 척(90)의 유지면(90a)을 향하여 개구되어 있다.
가스 도입구(911)에는, 가스 공급부(93)가 접속되어 있다. 가스 공급부(93)는, 예컨대 SF6, CF4, C2F6, C2F4 등의 불소계 가스를 에칭 가스로서 비축하고 있다.
가스 분출 헤드(91)에는, 정합기(94)를 통해 고주파 전원(95)이 접속되어 있다. 고주파 전원(95)으로부터 정합기(94)를 통해 가스 분출 헤드(91)에 고주파 전력을 공급함으로써, 가스 토출구(912)로부터 토출된 에칭 가스를 플라즈마화할 수 있다. 플라즈마 에칭 장치(9)는, 도시하지 않는 제어부를 구비하고 있고, 제어부에 의한 제어 하에서, 가스의 토출량이나 시간, 고주파 전력 등의 조건이 컨트롤된다.
챔버(92)의 바닥에는 배기구(96)가 형성되어 있고, 이 배기구(96)에는 배기 장치(97)가 접속되어 있다. 이 배기 장치(97)를 작동시킴으로써, 챔버(92)의 내부를 미리 정해진 진공도까지 감압할 수 있다.
챔버(92)의 측부에는, 피가공물(W)의 반입반출을 행하기 위한 반입반출구(920)와, 이 반입반출구(920)를 개폐하는 게이트 밸브(921)가 마련되어 있다.
피가공물(W)은 플라즈마 에칭이 실시되어 홈이 형성되는 데 있어서, 각 디바이스(D)(도 4에는 도시하지 않음)가 레지스트막(R)에 의해 보호된 상태가 된다. 즉, 예컨대, 포지티브형 레지스트액이 피가공물(W)의 표면(W1a)에 도포되어 똑같은 두께의 레지스트막이 표면(W1a) 상에 형성된 후, 분단 예정 라인(S)에만 자외광이 조사되어, 노광 후의 피가공물(W)이 현상됨으로써, 분단 예정 라인(S)이 노출되고 또한 디바이스(D)가 레지스트막(R)에 의해 보호된 상태가 된다. 또한, 최종적으로 피가공물(W)로부터 분할된 칩의 외주 가장자리로부터 막(W2)이 버어로서 비어져 나오는 양을 억제하기 위해서도, 형성하는 홈의 폭은 되도록이면 작아지는 편이 바람직하다. 그 때문에, 예컨대, 레지스트막(R)을 분단 예정 라인(S)이 10 ㎛ 이하의 폭으로 노출되도록 형성하면 바람직하고, 분단 예정 라인(S)이 5 ㎛ 이하의 폭으로 노출되도록 형성하면 더욱 바람직하다.
또한, 플라즈마 에칭 장치(9)를 이용하여 피가공물(W)에 홈을 형성하는 경우에 있어서는, 상기 (1) 익스팬드 시트 점착 단계에 있어서, 익스팬드 시트(T1)로서 플라즈마 에칭에 대한 내성을 갖는 것을 이용한다. 또한, 익스팬드 시트 점착 단계를, 본 홈 형성 단계를 실시한 후에 실시하는 경우에는, 플라즈마 에칭 장치(9)에 반송되는 피가공물(W)은, 그 이면(W2b)에 테이프 또는 하드 플레이트가 보호 부재로서 점착되어, 이면(W2b)이 보호 부재에 의해 보호된 상태가 된다.
홈의 형성에 있어서는, 먼저, 게이트 밸브(921)를 개방하여, 반입반출구(920)로부터 피가공물(W)을 챔버(92) 내에 반입하고, 표면(W1a)측을 위를 향하게 하여 피가공물(W)을 정전 척(90)의 유지면(90a) 상에 배치한다. 게이트 밸브(921)를 폐쇄하고, 배기 장치(97)에 의해 챔버(92) 내부를 배기하여, 챔버(92) 내부를 미리 정해진 압력의 밀폐 공간으로 한다.
가스 분출 헤드(91)를 미리 정해진 높이 위치까지 하강시키고, 그 상태로 가스 공급부(93)로부터 예컨대 SF6을 주체로 하는 에칭 가스를 가스 확산 공간(910)에 공급하여, 가스 토출구(912)로부터 하방으로 분출시킨다. 또한, 고주파 전원(95)으로부터 가스 분출 헤드(91)에 고주파 전력을 인가해서, 가스 분출 헤드(91)와 정전 척(90) 사이에 고주파 전계를 발생시켜, 에칭 가스를 플라즈마화시킨다. 이에 병행하여, 전극(901)에 바이어스 고주파 전원(95a)으로부터 전압을 인가함으로써, 정전 척(90)의 유지면(90a)과 피가공물(W) 사이에 유전 분극 현상을 발생시켜, 전하의 분극에 의한 정전 흡착력에 의해 피가공물(W)을 유지면(90a) 상에 흡착 유지한다.
플라즈마화한 에칭 가스는, 레지스트막(R)으로 피복되어 있는 각 디바이스(D)는 에칭하지 않고, 분단 예정 라인(S) 상을 -Z 방향을 향하여 이방성 에칭해 간다. 그 때문에, 도 3에 나타내는 분단 예정 라인(S)을 따른 격자형의 홈(M1)이 판형물(W1)에 형성되어 간다.
플라즈마화한 에칭 가스는, 금속으로 이루어지는 막(W2)을 에칭하지 않는다. 그 때문에, 도 3에 나타내는 바와 같이, 홈(M1)의 바닥이 막(W2) 내에 이르지 않고, 또한, 홈(M1)의 바닥에 막(W2)의 표면(W2a)이 노출될 때까지 플라즈마 에칭을 행한 후, 플라즈마 에칭을 종료시킨다. 즉, 도 4에 나타내는 챔버(92) 내에의 에칭가스 등의 도입 및 가스 분출 헤드(91)에의 고주파 전력의 공급을 정지하고, 또한, 챔버(92) 내의 에칭 가스를 배기구(96)로부터 배기 장치(97)에 배기하여, 챔버(92) 내부에 에칭 가스가 존재하지 않는 상태로 한다.
또한, 도 3에 나타내는 홈(M1)의 바닥에 판형물(W1)가 에칭 잔여 부분으로서 약간의 두께로 잔존한 상태가 될 때까지, 플라즈마 에칭을 행하여도 좋다. 또한, 형성된 홈(M1)의 폭은, 10 ㎛ 이하이면 바람직하고, 5 ㎛ 이하이면 더욱 바람직하다.
또한, 홈 형성 단계는, 상기와 같은 SF6 가스 단체(單體)에 의한 플라즈마 에칭으로 행해지는 형태에 한정되지 않고, SF6 가스에 의한 플라즈마 에칭과 C4F8에 의한 홈 측벽 등에 대한 보호막 퇴적(디포지션)을 교대로 반복하는 보슈법에 따라 행해지는 것으로 하여도 좋다.
계속해서, 피가공물(W)의 표면(W1a) 상으로부터 도 4에 나타내는 레지스트막(R)을 제거한다. 레지스트막(R)의 제거는, 예컨대, 미리 정해진 약제를 이용한 웨트 처리, 또는 플라즈마 에칭 장치(9)에 의한 레지스트막(R)의 애싱(탄화)에 의해 행한다.
(3-1) 확장 단계의 실시형태 1
상기한 바와 같이 (2-1) 절삭 장치(1)를 이용하는 홈 형성 단계, 또는 (2-2) 플라즈마 에칭 장치(9)를 이용하는 홈 형성 단계 중 어느 하나를 실시한 후, 홈(M1)이 형성된 피가공물(W)의 익스팬드 시트(T1)를 확장하여 홈(M1)을 따라 막(W2)에 외력을 부여하는 확장 단계를 실시한다. 그리고, 본실시형태 1의 확장 단계에 있어서는, 막(W2)을 홈(M1)을 따라 분단하는 것으로 한다.
도 5에 나타내는 바와 같이, 익스팬드 시트(T1)를 통해 환형 프레임(F1)에 의해 지지된 상태의 피가공물(W)을 익스팬드 장치(5)에 반송한다. 익스팬드 장치(5)는, 예컨대, 익스팬드 시트(T1)의 외직경보다 큰 외직경을 갖는 환형 테이블(50)을 구비하고 있고, 환형 테이블(50)의 개구(50c)의 직경은 익스팬드 시트(T1)의 외직경보다 작게 형성되어 있다. 환형 테이블(50)의 외주부에는, 예컨대 4개(도시된 예에서는, 2개만 도시하고 있음)의 고정 클램프(52)가 균등하게 배치되어 있다. 고정 클램프(52)는, 도시하지 않는 스프링 등에 의해 회전축(52c)을 축으로 회동 가능하게 되어 있고, 환형 테이블(50)의 유지면(50a)과 고정 클램프(52)의 하면 사이에 환형 프레임(F1) 및 익스팬드 시트(T1)를 끼워 넣을 수 있다.
환형 테이블(50)의 개구(50c) 내에는, 원통형의 확장 드럼(53)이 높이 위치를 고정하여 배치되어 있고, 환형 테이블(50)의 중심과 확장 드럼(53)의 중심은 대략 합치한다. 이 확장 드럼(53)의 외직경은, 익스팬드 시트(T1)의 외직경보다 작고, 또한, 피가공물(W)의 외직경보다 크게 형성되어 있다.
환형 테이블(50)은, 예컨대, 환형 테이블 승강 수단(55)에 의해 상하 이동 가능하게 되어 있다. 환형 테이블 승강 수단(55)은, 예컨대 에어 실린더이고, 내부에 도시하지 않는 피스톤을 구비하는 바닥을 갖는 원통형의 실린더 튜브(550)와, 실린더 튜브(550)에 삽입되며 일단이 피스톤에 부착된 피스톤 로드(551)를 구비한다. 피스톤 로드(551)의 다른 일단은, 환형 테이블(50)의 하면에 고정되어 있다. 실린더 튜브(550)에 에어가 공급(또는, 배출)되어 실린더 튜브(550)의 내부 압력이 변화함으로써, 피스톤 로드(551)가 Z축 방향으로 이동하고, 환형 테이블(50)이 Z축 방향으로 이동한다.
먼저, 기준 높이 위치에 위치 부여된 환형 테이블(50)의 유지면(50a)에, 익스팬드 시트(T1)를 통해 환형 프레임(F1)이 배치된다. 계속해서, 고정 클램프(52)를 회동시켜, 환형 프레임(F1) 및 익스팬드 시트(T1)가 고정 클램프(52)와 환형 테이블(50)의 유지면(50a) 사이에 협지 고정된 상태로 한다. 이 상태에 있어서는, 환형 테이블(50)의 유지면(50a)과 확장 드럼(53)의 환형의 상단면은 동일한 높이 위치에 있고, 확장 드럼(53)의 상단면이, 익스팬드 시트(T1)의 환형 프레임(F1)의 내주 가장자리와 피가공물(W)의 외주 가장자리 사이의 영역에, 익스팬드 시트(T1)의 기재면측(도 5에 있어서의 하면측)과 접촉한다.
도 6에 나타내는 바와 같이, 환형 테이블 승강 수단(55)이, 고정 클램프(52)와의 사이에 환형 프레임(F1) 및 익스팬드 시트(T1)를 끼워 넣은 상태의 환형 테이블(50)을 -Z 방향으로 하강시킴으로써, 환형 테이블(50)의 유지면(50a)을 확장 드럼(53)의 상단면보다 하방의 익스팬드 시트 확장 위치에 위치 부여한다. 그 결과, 확장 드럼(53)은 고정 클램프(52)에 대하여 상대적으로 상승하고, 익스팬드 시트(T1)는, 확장 드럼(53)의 상단면으로 밀어 올려져 직경 방향 외측을 향하여 확장된다. 또한, 익스팬드 시트(T1)가 점착되어 있는 막(W2)의 홈(M1)을 따른 영역에, 외력(확장력)이 익스팬드 시트(T1)를 통해 집중적으로 부여된다. 본 실시형태 1의 확장 단계에 있어서는, 환형 테이블(50)의 유지면(50a)의 확장 드럼(53)의 상단면에 대한 하강 위치를 제어함으로써, 익스팬드 시트(T1)를 통해 막(W2)에 부여하는 외력의 크기를 조정하여, 도 6에 나타내는 바와 같이, 막(W2)을 홈(M1)을 따라 분단한다. 그 결과, 피가공물(W)을 도 7에 나타내는 디바이스(D) 및 분단된 막(W2)을 구비하는 개개의 칩(C)으로 분할할 수 있다.
(4-1) 픽업 단계의 실시형태 1
상기한 바와 같이 실시형태 1의 확장 단계를 실시한 후, 익스팬드 시트(T1)로부터 칩(C)을 픽업하는 픽업 단계를 실시한다. 예컨대, 익스팬드 시트(T1)가 자외선 조사에 의해 점착력이 저하하는 타입인 경우에는, 익스팬드 시트(T1)로부터 칩(C)을 픽업하기 전에, 도 7에 나타내는 익스팬드 시트(T1)에 자외선을 조사하여 점착면(T1a)의 점착력을 저하시킨다. 계속해서, 익스팬드 시트(T1)를 통해 환형 프레임(F1)에 지지된 상태의 칩(C)이, 예컨대, 도 8에 나타내는 픽업 장치(8)에 반송된다. 픽업 장치(8)는, 협지 클램프 등으로 환형 프레임(F)(도 8에는 도시하지 않음)을 고정하고, Z축 방향으로 승강 가능한 니들(80)로, 칩(C)을 하측으로부터 익스팬드 시트(T1)를 통해 쳐올려, 칩(C)이 익스팬드 시트(T1)로부터 부상한 곳을 흡인 패드(81)로 흡인 유지하여 칩(C)을 픽업한다.
(3-2) 확장 단계의 실시형태 2
(2-1) 절삭 장치(1)를 이용하는 홈 형성 단계, 또는 (2-2) 플라즈마 에칭 장치(9)를 이용하는 홈 형성 단계 중 어느 하나를 실시한 후에, 상기 (3-1) 실시형태 1의 확장 단계가 아니라, 본 실시형태 2의 확장 단계를 실시하는 것으로 하여도 좋다. 본 실시형태 2의 확장 단계에 있어서는, 막(W2)에 대하여 홈(M1)을 따른 분단 기점을 형성한다.
먼저, 도 5에 나타내는 바와 같이, 기준 높이 위치에 위치 부여된 환형 테이블(50)의 유지면(50a)에, 익스팬드 시트(T1)를 통해 피가공물(W)을 지지하는 환형 프레임(F1)이 배치된다. 계속해서, 환형 프레임(F1) 및 익스팬드 시트(T1)가 고정 클램프(52)와 환형 테이블(50)의 유지면(50a) 사이에 협지 고정된 상태가 된다. 계속해서, 도 9에 나타내는 바와 같이, 환형 테이블 승강 수단(55)이 환형 테이블(50)을 -Z 방향으로 하강시킴으로써, 확장 드럼(53)은 고정 클램프(52)에 대하여 상승하여, 익스팬드 시트(T1)가 확장 드럼(53)의 상단면으로 밀어 올려져 직경 방향 외측을 향하여 확장된다. 또한, 익스팬드 시트(T1)가 점착되어 있는 막(W2)의 홈(M1)을 따른 영역에, 외력이 익스팬드 시트(T1)를 통해 집중적으로 부여된다. 그리고, 환형 테이블(50)의 유지면(50a)의 확장 드럼(53)의 상단면에 대한 하강 위치를 제어함으로써, 익스팬드 시트(T1)를 통해 막(W2)에 부여하는 외력의 크기를 조정하여, 도 9, 도 10에 나타내는 바와 같이, 막(W2)에 대하여 홈(M1)을 따른 분단 기점(W2d)을 형성한다.
(4-2) 픽업 단계의 실시형태 2
상기한 바와 같이 실시형태 2의 확장 단계를 실시한 후, 막(W2)을 홈(M1)을 따라 분단 기점(W2d)을 기점으로 분단하여 익스팬드 시트(T1)로부터 칩을 픽업하는 실시형태 2의 픽업 단계를 실시한다.
예컨대, 익스팬드 시트(T1)가 자외선 조사에 의해 점착력이 저하하는 타입인 경우에는, 도 10에 나타내는 익스팬드 시트(T1)에 자외선을 조사하여 점착면(T1a)의 점착력을 저하시킨 후, 막(W2)에 홈(M1)을 따른 분단 기점(W2d)이 형성된 피가공물(W)을, 도 11에 나타내는 픽업 장치(8)에 반송한다. 픽업 장치(8)는, 도시하지 않는 협지 클램프 등으로 환형 프레임(F)(도 11에는 도시하지 않음)을 고정하고, Z축 방향으로 승강 가능한 니들(80)로, 칩(C)을 하측으로부터 익스팬드 시트(T1)를 통해 쳐올린다. 그 결과, 분단 기점(W2d)에 쳐올림에 의한 외력이 집중적으로 가해져 홈(M1)을 따라 막(W2)이 분단된다. 그리고, 칩(C)이 익스팬드 시트(T1)로부터 부상한 곳을 흡인 패드(81)로 흡인 유지하여 칩(C)을 픽업한다.
본 발명에 따른 가공 방법은, 피가공물(W)의 표면(W1a)으로부터 분단 예정 라인(S)을 따라 홈(M1)을 형성하는 홈 형성 단계와, 홈 형성 단계를 실시하기 전 또는 후에 피가공물(W)의 이면(W2b)에 익스팬드 시트(T1)를 점착하는 익스팬드 시트 점착 단계와, 홈(M1)이 형성된 피가공물(W)의 익스팬드 시트(T1)를 확장하여 홈(M1)을 따라 막(W2)에 외력을 부여하는 확장 단계와, 확장 단계를 실시한 후, 익스팬드 시트(T1)로부터 칩(C)을 픽업하는 픽업 단계를 포함하고 있기 때문에, 레이저 가공 장치를 이용하지 않고, 또한, 절삭 블레이드(110)에 막(W2)에 의한 눈 막힘을 발생시키는 일도 없이, 막(W2)을 분단하여 피가공물(W)로부터 칩(C)을 제작할 수 있다.
예컨대, 피가공물(W)이, 보다 많은 디바이스가 형성되어 있음으로써 분할에 의해 취득할 수 있는 칩의 개수가 많아지는 웨이퍼인 경우, 즉, 제작할 수 있는 각 칩이 보다 소형의 칩이 되는 웨이퍼인 경우나, 익스팬드 시트가 신축하기 어려운 재료로 이루어지는 경우에는, 익스팬드 시트를 확장하는 것만으로는, 막(W2)을 완전히 분단할 수 없는 경우가 있다. 이러한 경우에 있어서도, (3-2) 실시형태 2의 확장 단계에서는 막(W2)에 대하여 홈(M1)을 따른 분단 기점(W2d)을 형성하고, (4-2) 실시형태 2의 픽업 단계에서 막(W2)을 홈(M1)을 따라 분단하는 것으로 함으로써, 확실하게 막(W2)을 분단하여 피가공물(W)로부터 칩(C)을 제작할 수 있다.
W: 피가공물 W1: 판형물 W1a: 피가공물의 표면 S: 분단 예정 라인 D: 디바이스 W1b: 판형물의 이면 W2: 막 W2a: 막의 표면 W2b: 피가공물의 이면
T1: 익스팬드 시트 T1a: 익스팬드 시트의 점착면 F1: 환형 프레임
M1: 홈
1: 절삭 장치 10: 척 테이블 10a: 유지면 100: 고정 클램프
11: 절삭 수단 110: 절삭 블레이드 111: 스핀들
9: 플라즈마 에칭 장치
90: 정전 척 90a: 정전 척의 유지면 900: 지지 부재 901: 전극
91: 가스 분출 헤드 910: 가스 확산 공간 911: 가스 도입구
912: 가스 토출구
92: 챔버 920: 반입반출구 921: 게이트 밸브
93: 가스 공급부 94, 94a: 정합기 95, 95a: 고주파 전원, 바이어스 고주파 전원
96: 배기구 97: 배기 장치
R: 레지스트막
5: 익스팬드 장치 50: 환형 테이블 50a: 환형 테이블의 유지면 50c: 환형 테이블의 개구 52: 고정 클램프 53: 확장 드럼
55: 환형 테이블 승강 수단 550: 실린더 튜브 551: 피스톤 로드
8: 픽업 장치 80: 니들 81: 흡인 패드

Claims (3)

  1. 판형물의 이면에 막이 성막되며 교차하는 복수의 분단 예정 라인이 표면에 설정된 피가공물을 상기 분단 예정 라인을 따라 분단하여 복수의 칩을 형성하는 가공 방법에 있어서,
    피가공물의 표면으로부터 상기 분단 예정 라인을 따라 홈을 형성하는 홈 형성 단계와,
    상기 홈 형성 단계를 실시하기 전 또는 후에 피가공물의 이면에 익스팬드 시트를 점착하는 익스팬드 시트 점착 단계와,
    상기 홈이 형성된 피가공물의 상기 익스팬드 시트를 확장하여 상기 홈을 따라 상기 막에 외력 부여하는 확장 단계와,
    상기 확장 단계를 실시한 후, 상기 익스팬드 시트로부터 칩을 픽업하는 픽업 단계
    를 포함하는 가공 방법.
  2. 제1항에 있어서, 상기 확장 단계에서는 상기 막을 상기 홈을 따라 분단하는 것인 가공 방법.
  3. 제1항에 있어서, 상기 확장 단계에서는 상기 막에 대하여 상기 홈을 따른 분단 기점을 형성하고,
    상기 픽업 단계에서 상기 막을 상기 홈을 따라 분단하는 것인 가공 방법.
KR1020180036393A 2017-04-05 2018-03-29 가공 방법 KR20180113166A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017075104A JP2018181929A (ja) 2017-04-05 2017-04-05 加工方法
JPJP-P-2017-075104 2017-04-05

Publications (1)

Publication Number Publication Date
KR20180113166A true KR20180113166A (ko) 2018-10-15

Family

ID=63844415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180036393A KR20180113166A (ko) 2017-04-05 2018-03-29 가공 방법

Country Status (4)

Country Link
JP (1) JP2018181929A (ko)
KR (1) KR20180113166A (ko)
CN (1) CN108695248A (ko)
TW (1) TW201843722A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI677932B (zh) * 2019-02-01 2019-11-21 相豐科技股份有限公司 拉伸膜擴張方法及其膜擴張機

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153348A (ja) * 2006-12-15 2008-07-03 Disco Abrasive Syst Ltd ウェーハの分割方法
JP5122893B2 (ja) * 2007-09-14 2013-01-16 株式会社ディスコ デバイスの製造方法
CN101821833B (zh) * 2007-10-09 2012-04-04 日立化成工业株式会社 半导体用粘接膜、以及半导体芯片、半导体装置的制造方法
JP5133660B2 (ja) * 2007-11-27 2013-01-30 株式会社ディスコ ウエーハの裏面に装着された接着フィルムの破断方法
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
JP2015015359A (ja) * 2013-07-04 2015-01-22 株式会社ディスコ ウエーハの加工方法
JP5817905B1 (ja) * 2014-12-15 2015-11-18 富士ゼロックス株式会社 半導体片の製造方法

Also Published As

Publication number Publication date
TW201843722A (zh) 2018-12-16
CN108695248A (zh) 2018-10-23
JP2018181929A (ja) 2018-11-15

Similar Documents

Publication Publication Date Title
EP2698813B1 (en) Method for plasma dicing a semi-conductor wafer
US7629230B2 (en) Wafer processing method
JP5331500B2 (ja) ウエーハの処理方法
US7384859B2 (en) Cutting method for substrate and cutting apparatus therefor
US8486806B2 (en) Method for machining wafers by cutting partway through a peripheral surplus region to form break starting points
KR20200052233A (ko) 금속막 부착 반도체 디바이스의 제조 방법
KR20140083870A (ko) 웨이퍼의 가공 방법
JP2007158239A (ja) 基板の切削加工方法
KR20170066250A (ko) 웨이퍼의 가공 방법
KR20140133451A (ko) 웨이퍼 절삭 방법
KR20180108473A (ko) 가공 방법
KR20180113166A (ko) 가공 방법
TWI757430B (zh) 加工方法
JP6814672B2 (ja) 加工方法
KR20180133808A (ko) 디바이스칩의 제조 방법
JP6912254B2 (ja) 加工方法
KR20180091723A (ko) 가공 방법
KR102461442B1 (ko) 피가공물의 가공 방법
JP2019096812A (ja) 被加工物の加工方法
JP6998171B2 (ja) 被加工物の加工方法
JP2023038555A (ja) 基板の分割方法
JP7104558B2 (ja) 被加工物の加工方法
JP6862045B2 (ja) 加工方法
JP2020061463A (ja) ウェーハの加工方法
JP2020017676A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application