JP5331500B2 - ウエーハの処理方法 - Google Patents

ウエーハの処理方法 Download PDF

Info

Publication number
JP5331500B2
JP5331500B2 JP2009018127A JP2009018127A JP5331500B2 JP 5331500 B2 JP5331500 B2 JP 5331500B2 JP 2009018127 A JP2009018127 A JP 2009018127A JP 2009018127 A JP2009018127 A JP 2009018127A JP 5331500 B2 JP5331500 B2 JP 5331500B2
Authority
JP
Japan
Prior art keywords
wafer
grinding
back surface
semiconductor wafer
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009018127A
Other languages
English (en)
Other versions
JP2010177430A (ja
Inventor
貴司 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2009018127A priority Critical patent/JP5331500B2/ja
Publication of JP2010177430A publication Critical patent/JP2010177430A/ja
Application granted granted Critical
Publication of JP5331500B2 publication Critical patent/JP5331500B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Description

本発明は、表面に複数のストリートが格子状に形成されているとともに該複数のストリートによって区画された複数の領域にデバイスが形成されたウエーハの裏面を処理するウエーハの処理方法に関する。
半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に配列されたストリートと呼ばれる切断ラインによって多数の矩形領域を区画し、該矩形領域の各々にIC、LSI等のデバイスを形成する。このように多数のデバイスが形成された半導体ウエーハをストリートに沿って分割することにより、個々の半導体デバイスを形成する。半導体デバイスの小型化および軽量化を図るために、通常、半導体ウエーハをストリートに沿って切断して個々の矩形領域を分割するのに先立って、半導体ウエーハの裏面を研削して所定の厚みに形成している。
しかるに、上述したように半導体ウエーハの裏面を研削すると、半導体デバイスの裏面にマイクロクラックからなる1μm程度の研削歪層が生成され、半導体デバイスの抗折強度が低下するという問題がある。
近年、携帯電話やパソコン等の電気機器はより軽量化、小型化が求められており、より薄い半導体デバイスが要求されている。より薄く半導体デバイスを分割する技術として所謂先ダイシング法と称する分割技術が実用化されている。この先ダイシング法は、半導体ウエーハの表面からストリートに沿って所定の深さ(半導体デバイスの仕上がり厚みに相当する深さ)の分割溝を形成し、その後、表面に分割溝が形成された半導体ウエーハの裏面を研削して該裏面に分割溝を表出させ個々の半導体デバイスに分離する技術であり、半導体デバイスの厚みを50μm以下に加工することが可能である。このように、半導体デバイスの厚みが50μm以下と薄くなると、半導体ウエーハの裏面に生成される研削歪の影響により、抗折強度が著しく低下する。
このような問題を解消するために、半導体ウエーハの裏面を研削して所定の厚みに形成した後に、半導体ウエーハの裏面にポリッシング加工、ウエットエッチング加工、ドライエッチング加工等を施し、半導体ウエーハの裏面に生成された研削歪層を除去し、半導体デバイスの抗折強度の低下を防いでいる。
しかしながら、DRAMやフラッシュメモリ等のようにメモリ機能を有する半導体デバイスが複数形成された半導体ウエーハにおいては、裏面研削後にポリッシング加工、ウエットエッチング加工、ドライエッチング加工等によって研削歪層を除去すると、メモリ機能が低下するという問題がある。これは、半導体デバイス製造工程において半導体ウエーハの内部に含有した銅等の金属原子が裏面の研削歪層を除去する前にはゲッタリング効果によって裏面側に偏っていたが、裏面の歪層が除去されるとゲッタリング効果が消失して半導体ウエーハの内部に含有した銅等の金属原子がデバイスが形成された表面側に浮遊することで電流リークが発生するためと考えられる。
上述した問題を解消するために、半導体ウエーハの裏面に0.2μm以下のマイクロクラックからなる研削歪層を形成することにより、半導体デバイスの抗折強度を低下させることなくゲッタリング効果が得られる半導体デバイスの加工方法が提案されている。(例えば、特許文献1参照)
特開2005−317846号公報
而して、上記特許文献1に開示された半導体デバイスの加工方法のように半導体ウエーハの裏面に0.2μm以下のマイクロクラックからなる歪層を形成することは、不可能ではないにしても非常に困難である。
本発明は上記事実に鑑みてなされたものであり、その主たる技術課題は、半導体デバイスの抗折強度を低下させることなくゲッタリング効果が確実に得られる半導体ウエーハの処理方法を提供することにある。
上記主たる技術課題を解決するため、本発明によれば、表面に複数のストリートが格子状に形成されているとともに該複数のストリートによって区画された複数の領域にデバイスが形成されたウエーハの処理方法であって、
ウエーハの裏面を研削してデバイスの仕上がり厚みに形成する裏面研削工程と、
該裏面研削工程が実施されることによってウエーハの裏面に生成された研削歪層を除去する歪層除去工程と、
研削歪層が除去されたウエーハの裏面にプラズマ化した不活性ガスを照射する不活性ガス照射工程と、を含む、
ことを特徴とするウエーハの処理方法が提供される。
上記歪層除去工程は、ウエーハの裏面にプラズマ化したフッ素系ガスを照射してウエーハの裏面に生成された研削歪層を除去する。
また、上記裏面研削工程を実施する前に、ウエーハの表面から複数のストリートに沿ってデバイスの仕上がり厚みに相当する深さの分割溝を形成する分割溝形成工程を実施する。
本発明によるウエーハの処理方法においては、ウエーハの裏面を研削してデバイスの仕上がり厚みに形成する裏面研削工程を実施した後に、ウエーハの裏面に生成された研削歪層を除去する歪層除去工程を実施するので、ウエーハが分割されたデバイスの抗折強度を低下させることはない。また、本発明によるウエーハの処理方法においては、研削歪層が除去されたウエーハの裏面にプラズマ化した不活性ガスを照射することにより研削歪層が除去されたウエーハの裏面に微細な歪みを形成する不活性ガス照射工程を実施するので、研削歪層が除去されたウエーハの裏面に微細な歪みが生成されるため、この微細な歪みによるゲッタリング効果が確実に得られる。
本発明によるウエーハの処理方法によって処理されるウエーハとしての半導体ウエーハの斜視図。 本発明によるウエーハの処理方法における保護部材貼着工程の説明図。 本発明によるウエーハの処理方法における裏面研削工程の説明図。 本発明によるウエーハの処理方法における歪層除去工程および不活性ガス照射工程を実施するためのプラズマ処理装置の断面図。 図4に示すプラズマ処理装置の下部電極を構成する被加工物保持部上に半導体ウエーハに貼着された保護部材を載置した状態を示す断面図。 本発明によるウエーハの処理方法における分割溝形成工程の説明図。 本発明によるウエーハの処理方法における保護部材貼着工程の他の実施形態を示す説明図。 本発明によるウエーハの処理方法における裏面研削工程の他の実施形態を示す説明図。
以下、本発明によるウエーハの処理方法の好適な実施形態について、添付図面を参照して詳細に説明する。
図1には、本発明によるウエーハの処理方法によって処理される半導体ウエーハの斜視図が示されている。図1に示す半導体ウエーハ2は、例えば厚さが600μmのシリコンウエーハからなり、その表面2aに格子状に形成された複数のストリート21によって複数の領域が区画され、この区画された領域にIC、LSI等のデバイス22が形成されている。
上述した半導体ウエーハ2の裏面を処理する処理方法においては、先ず半導体ウエーハ2の裏面を研削してデバイスの仕上がり厚みに形成する裏面研削工程を実施する。この裏面研削工程を実施するに際しては、半導体ウエーハ2の表面2aに形成されたデバイス22を保護するために、図2の(a)および(b)に示すように半導体ウエーハ2の表面2aに保護テープ等の保護部材3を貼着する(保護部材貼着工程)。従って、半導体ウエーハ2は、裏面2bが露呈された状態となる。
上述した保護部材貼着工程を実施したならば、半導体ウエーハ2の裏面を研削してデバイスの仕上がり厚みに形成する裏面研削工程を実施する。この裏面研削工程は、図3の(a)に示す研削装置5を用いて実施する。図3の(a)に示す研削装置5は、被加工物を保持するチャックテーブル51と、該チャックテーブル51に保持された被加工物の被加工面を研削する研削手段52を具備している。チャックテーブル51は、上面に被加工物を吸引保持し図3の(a)において矢印51aで示す方向に回転せしめられる。研削手段52は、スピンドルハウジング521と、該スピンドルハウジング521に回転自在に支持され図示しない回転駆動機構によって回転せしめられる回転スピンドル522と、該回転スピンドル522の下端に装着されたマウンター523と、該マウンター523の下面に取り付けられた研削ホイール524とを具備している。この研削ホイール524は、円板状の基台525と、該基台525の下面に環状に装着された研削砥石526とからなっており、基台525がマウンター523の下面に締結ボルト527によって取り付けられている。
上述した研削装置5を用いて裏面研削工程を実施するには、図3の(a)に示すようにチャックテーブル51の上面(保持面)に上述した保護部材貼着工程が実施された半導体ウエーハ2の保護部材3側を載置する。そして、図示しない吸引手段によってチャックテーブル51上にウエーハ2を保護部材3を介して吸着保持する(ウエーハ保持工程)。従って、チャックテーブル51上に保持された半導体ウエーハ2は、裏面2bが上側となる。このようにチャックテーブル51上に半導体ウエーハ2を吸引保持したならば、チャックテーブル51を図3の(a)において矢印51aで示す方向に例えば300rpmの回転速度で回転するとともに、研削手段52の研削ホイール524を図3の(a)において矢印524aで示す方向に例えば6000rpmの回転速度で回転しつつ研削砥石526を被加工面である半導体ウエーハ2の裏面2bに接触せしめ、研削ホイール524を図3の(a)において矢印524bで示すように下方に所定の研削送り速度で所定量研削送りする。この結果、図3の(b)に示すように半導体ウエーハ2はデバイスの仕上がり厚み(例えば、100μm)に形成される。
上述したように裏面研削工程を実施すると、半導体ウエーハ2の裏面2bにはマイクロクラックからなる1μm程度の研削歪層が生成される。この研削歪層は、上述したようにデバイスの抗折強度の低下させる要因となる。従って、本発明においては半導体ウエーハ2の裏面2bに生成された研削歪層を除去する歪層除去工程を実施する。この歪層除去工程は、従来実施されているように半導体ウエーハ2の裏面2bにポリッシング加工、ウエットエッチング加工、ドライエッチング加工等を施すことにより半導体ウエーハ2の裏面2bに生成された研削歪層を除去することができる。
図示の実施形態においては、上記歪層除去工程を図4に示すプラズマ処理装置を用いて実施する。図4に示すプラズマ処理装置6は、密閉空間61aを形成するハウジング61を具備している。このハウジング61は、底壁611と上壁612と左右側壁613、614と後側が側壁615および前側側壁(図示せず)とからなっており、右側側壁614には被加工物搬出入用の開口614aが設けられている。開口614aの外側には、開口614aを開閉するためのゲート62が上下方向に移動可能に配設されている。このゲート62は、ゲート作動手段63によって作動せしめられる。ゲート作動手段63は、エアシリンダ631と該エアシリンダ631内に配設された図示しないピストンに連結されたピストンロッド632とからなっており、エアシリンダ631がブラケット633を介して上記ハウジング61の底壁611に取り付けられており、ピストンロッド632の先端(図において上端)が上記ゲート62に連結されている。このゲート作動手段63によってゲート62が開けられることにより、被加工物としての上記保護部材3が貼着された半導体ウエーハ2を開口614aを通して搬出入することができる。また、ハウジング61を構成する底壁611には排気口611aが設けられており、この排気口611aがガス排出手段64に接続されている。
上記ハウジング61によって形成される密閉空間61aには、下部電極65と上部電極66が対向して配設されている。下部電極65は、導電性の材料によって形成されており、円盤状の被加工物保持部651と、該被加工物保持部651の下面中央部から突出して形成された円柱状の支持部652とからなっている。このように被加工物保持部651と円柱状の支持部652とから構成された下部電極65は、支持部652がハウジング61の底壁611に形成された穴611bを挿通して配設され、絶縁体67を介して底壁611にシールされた状態で支持されている。このようにハウジング61の底壁611に支持された下部電極65は、支持部652を介して高周波電源68に電気的に接続されている。
下部電極65を構成する被加工物保持部651の上部には、上方が開放された円形状の嵌合凹部651aが設けられており、該嵌合凹部651aにポーラスセラミック材によって形成された円盤状の吸着保持部材653が嵌合される。嵌合凹部651aにおける吸着保持部材653の下側に形成される室651bは、被加工物保持部651および支持部652に形成された連通路652aによって吸引手段69に連通されている。従って、吸着保持部材653上に被加工物を載置して吸引手段69を作動して連通路652aを負圧源に連通することにより室651bに負圧が作用し、吸着保持部材653上に載置された被加工物が吸引保持される。また、吸引手段69を作動して連通路652aを大気に開放することにより、吸着保持部材653上に吸引保持された被加工物の吸引保持が解除される。
下部電極65を構成する被加工物保持部651の下部には、冷却通路651cが形成されている。この冷却通路651cの一端は支持部652に形成された冷媒導入通路652bに連通され、冷却通路651cの他端は支持部652に形成された冷媒排出通路652cに連通されている。冷媒導入通路652bおよび冷媒排出通路652cは、冷媒供給手段70に連通されている。従って、冷媒供給手段70が作動すると、冷媒が冷媒導入通路652b、冷却通路651cおよび冷媒排出通路652cを通して循環せしめられる。この結果、後述するプラズマ処理時に発生する熱は下部電極65から冷媒に伝達されるので、下部電極65の異常昇温が防止される。
上記上部電極66は、導電性の材料によって形成されており、円盤状のガス噴出部661と、該ガス噴出部661の上面中央部から突出して形成された円柱状の支持部662とからなっている。このようにガス噴出部661と円柱状の支持部662とからなる上部電極66は、ガス噴出部661が下部電極65を構成する被加工物保持部651と対向して配設され、支持部662がハウジング61の上壁612に形成された穴612aを挿通し、該穴612aに装着されたシール部材71によって上下方向に移動可能に支持されている。支持部662の上端部には作動部材663が取り付けられており、この作動部材663が昇降駆動手段72に連結されている。なお、上部電極66は、支持部662を介して接地されている。
上部電極66を構成する円盤状のガス噴出部661には、下面に開口する複数の噴出口661aが設けられている。この複数の噴出口661aは、ガス噴出部661に形成された連通路661bおよび支持部662に形成された連通路662aを介してフッ素系ガスを主体とするプラズマ発生用の混合ガス供給手段73および不活性ガス供給手段74に連通されている。なお、不活性ガス供給手段74は、アルゴン、ネオン、ヘリウム等の不活性ガスを供給する。
図示の実施形態におけるプラズマ処理装置6は、上記ゲート作動手段63、ガス排出手段64、高周波電源68、吸引手段69、冷媒供給手段70、昇降駆動手段72、ガス供給手段73、不活性ガス供給手段74等を制御する制御手段75を具備している。この制御手段75にはガス排出手段64からハウジング61によって形成される密閉空間61a内の圧力に関するデータが、冷媒供給手段70から冷媒温度(即ち電極温度)に関するデータが、混合ガス供給手段73および不活性ガス供給手段74からガス流量に関するデータが入力され、これらのデータ等に基づいて制御手段75は上記各手段に制御信号を出力する。
図示の実施形態におけるプラズマ処理装置6は以上のように構成されており、以下上述したように裏面研削工程が実施された半導体ウエーハ2の裏面2bをプラズマエッチングして、半導体ウエーハ2の裏面2bに生成された研削歪層を除去する歪層除去工程について説明する。
先ずゲート作動手段63を作動してゲート62を図4において下方に移動せしめ、ハウジング61の右側側壁614に設けられた開口614aを開ける。次に、図示しない搬出入手段によって保護部材3が貼着された半導体ウエーハ2を開口614aからハウジング61によって形成される密閉空間61aに搬送し、下部電極65を構成する被加工物保持部651の吸着保持部材653上に保護部材3側を載置する。このとき、昇降駆動手段72を作動して上部電極66を上昇せしめておく。そして、吸引手段69を作動して上述したように室651bに負圧を作用することにより、吸着保持部材653上に載置された半導体ウエーハ2に貼着された保護部材3は吸引保持される(図5参照)。
半導体ウエーハ2に貼着された保護部材3が吸着保持部材653上に吸引保持されたならば、ゲート作動手段63を作動してゲート62を図4において上方に移動せしめ、ハウジング61の右側側壁614に設けられた開口614aを閉じる。そして、昇降駆動手段72を作動して上部電極66を下降させ、図5に示すように上部電極66を構成するガス噴射部661の下面と下部電極65を構成する被加工物保持部651に保持された保護部材3を貼着した半導体ウエーハ2の上面との間の距離をプラズマエッチング処理に適した所定の電極間距離(D)に位置付ける。なお、この電極間距離(D)は、図示の実施形態においては10mmに設定されている。
次に、ガス排出手段64を作動してハウジング61によって形成される密閉空間61a内を真空排気する。密閉空間61a内を真空排気したならば、混合ガス供給手段73を作動してプラズマ発生用ガスを上部電極66に供給する。混合ガス供給手段73から供給されたプラズマ発生用ガスは、支持部662に形成された連通路662aおよびガス噴出部661に形成された連通路661bを通して複数の噴出口661aから下部電極65の吸着保持部材653上に保持された半導体ウエーハ2の裏面2b(上面)に向けて噴出される。そして、密閉空間61a内を所定のガス圧力に維持する。このように、プラズマ発生用ガスを供給した状態で、高周波電源68から下部電極65と上部電極66との間に高周波電圧を印加する。これにより、下部電極65と上部電極66との間の空間にプラズマが発生し、このプラズマにより生じる活性物質が半導体ウエーハ2の裏面2bに作用するので、半導体ウエーハ2の裏面2bがエッチングされる。この結果、半導体ウエーハ2の裏面2bに生成された研削歪層が除去される。
なお、上記歪層除去工程は、例えば以下の条件で行われる。
電源68の出力 :1〜4W
密閉空間61a内の圧力 :400〜600Pa
プラズマ発生用ガス :六フッ化イオウ(SF6)とヘリウム(He)を1:3〜4:1の
割合で混合した混合ガス
エッチング処理時間 :3〜4分
上述した歪層除去工程を実施したならば、研削歪層が除去された半導体ウエーハ2の裏面2bにプラズマ化した不活性ガスを照射する不活性ガス照射工程を実施する。
不活性ガス照射工程は、歪層除去工程が終了した状態で、ガス排出手段64を作動してハウジング61によって形成される密閉空間61a内を真空排気する。密閉空間61a内を真空排気したならば、不活性ガス供給手段74を作動して不活性ガスを上部電極66に供給する。不活性ガス供給手段74から供給された不活性ガスは、支持部662に形成された連通路662aおよびガス噴出部661に形成された連通路661bを通して複数の噴出口661aから下部電極65の吸着保持部材653上に保持された半導体ウエーハ2の裏面2b(上面)に向けて噴出される。そして、密閉空間61a内を所定のガス圧力に維持する。このように、不活性ガスを供給した状態で、高周波電源68から下部電極65と上部電極66との間に高周波電圧を印加する。これにより、下部電極65と上部電極66との間の空間にプラズマが発生し、このプラズマ化した不活性ガスが半導体ウエーハ2の裏面2bに照射される。この結果、半導体ウエーハ2の裏面2bに微細な歪みが形成され、この微細な歪みによるゲッタリング効果が得られる。
なお、上記不活性ガス照射工程は、例えば以下の条件で行われる。
電源68の出力 :2W
密閉空間61a内の圧力 :10Pa
不活性ガス :アルゴンまたはネオンまたはヘリウム
エッチング処理時間 :5〜10分
上述した不活性ガス照射工程が実施された半導体ウエーハ2は、次工程であるウエーハ分割工程において、ストリートに沿って切断され個々の半導体デバイスに分割される。このようにして分割された半導体デバイスは、上述したように研削歪層が除去され抗折強度が低下していないとともにゲッタリング効果を有している。
次に、本発明によるウエーハの処理方法の他の実施形態について説明する。
この実施形態においては、上記裏面研削工程を実施する前に、半導体ウエーハ2の表面から複数のストリート21に沿ってデバイスの仕上がり厚みに相当する深さの分割溝を形成する分割溝形成工程を実施する。この分割溝形成工程は、図6の(a)に示す切削装置8を用いて実施する。図6の(a)に示す切削装置8は、被加工物を保持するチャックテーブル81と、切削ブレード821を備えた切削手段82と、撮像手段83を具備している。この切削装置8によって分割溝形成工程を実施するには、チャックテーブル81上に半導体ウエーハ2の表面2aを上にして載置する。そして、図示しない吸引手段を作動することにより、半導体ウエーハ2をチャックテーブル81上に保持する。このようにして、半導体ウエーハ2を吸引保持したチャックテーブル81は、図示しない切削送り機構によって撮像手段83の直下に位置付けられる。
チャックテーブル81が撮像手段83の直下に位置付けられると、撮像手段83および図示しない制御手段によって半導体ウエーハ2の切削溝を形成すべき切削領域を検出するアライメント作業を実行する。即ち、撮像手段83および図示しない制御手段は、半導体ウエーハ2の所定方向に形成されているストリート21と、切削ブレード821との位置合わせを行うためのパターンマッチング等の画像処理を実行し、切削領域のアライメントを遂行する(アライメント工程)。また、半導体ウエーハ2に形成されている上記所定方向に対して直角に延びるストリート21に対しても、同様に切削領域のアライメントが遂行される。
以上のようにしてチャックテーブル81上に保持されている半導体ウエーハ2の切削領域のアライメントが行われたならば、半導体ウエーハ2を保持したチャックテーブル81を切削領域の切削開始位置に移動する。そして、切削ブレード821を図6の(a)において矢印821aで示す方向に回転しつつ下方に移動して所定量の切り込み送りを実施する。この切り込み送り位置は、切削ブレード821の外周縁が半導体ウエーハ2の表面からデバイスの仕上がり厚みに相当する深さ位置(例えば、50μm)に設定されている。このようにして、切削ブレード821の切り込み送りを実施したならば、切削ブレード821を回転しつつチャックテーブル81を図6の(a)において矢印Xで示す方向に切削送りすることによって、図6の(b)に示すようにストリート21に沿ってデバイスの仕上がり厚みに相当する深さ(例えば、50μm)の切削溝210が形成される(分割溝形成工程)。この分割溝形成工程を半導体ウエーハ2に形成された全てのストリート21に沿って実施する。
上述した分割溝形成工程を実施したならば、図7の(a)および(b)に示すように半導体ウエーハ2の表面2a(デバイス22が形成されている面)にデバイス22を保護するための剛性を有する保護部材4を適宜の粘着材を介して貼着する(保護部材貼着工程)。なお、剛性を有する保護部材4としては、厚さが0.5〜1.5mmのガラス板、セラミックス板、金属板を用いることができる。
次に、表面に剛性を有する保護部材4が貼着された半導体ウエーハ2の裏面2bを研削し、デバイスの仕上がり厚みに形成する裏面研削工程を実施する。この裏面研削工程は、上記図3の(a)に示す研削装置5を用いて実施する。即ち、図8の(a)に示すようにチャックテーブル51上に半導体ウエーハ2の保護部材4側を載置する。そして、図示しない吸引手段によってチャックテーブル51上にウエーハ2を保護部材4を介して吸着保持する(ウエーハ保持工程)。従って、チャックテーブル51上に保持された半導体ウエーハ2は、裏面2bが上側となる。このようにチャックテーブル51上に半導体ウエーハ2を吸引保持したならば、チャックテーブル51を矢印51aで示す方向に300rpmで回転しつつ、研削手段52の研削ホイール524を図8の(a)において矢印524aで示す方向に例えば6000rpmで回転せしめて研削砥石526を被加工面である半導体ウエーハ2の裏面2bに接触せしめ、研削ホイール524を図8の(a)において矢印524bで示すように下方に所定の研削送り速度でデバイスの仕上がり厚み(例えば、50μm)になるまで研削する。この結果、図8の(b)に示すように半導体ウエーハ2の裏面2bに切削溝210が表出し、図8の(c)に示すように半導体ウエーハ2は切削溝210が形成されたストリートに沿って個々のデバイス22に分割される。なお、分割された複数のデバイス22は、その表面に剛性を有する保護部材4が貼着されているので、移動することはない。
上述した裏面研削工程を実施したならば、裏面研削工程を実施することにより半導体ウエーハ2の裏面2bに生成された研削歪層を除去する歪層除去工程を実施する。この歪層除去工程は、上述した図4に示すプラズマ処理装置6を用いて上述したように実施する。次に、研削歪層が除去された半導体ウエーハ2(ストリートに沿って個々のデバイス22に分割されている)の裏面にプラズマ化した不活性ガスを照射する不活性ガス照射工程を実施する。この不活性ガス照射工程も上述した図4に示すプラズマ処理装置6を用いて上述したように実施する。このように歪層除去工程および不活性ガス照射工程が実施された個々のデバイス22は、上述したように研削歪層が除去され抗折強度が低下していないとともにゲッタリング効果を有している。なお、この実施形態においては、半導体ウエーハ2がストリートに沿って個々のデバイス22に分割された後に歪層除去工程が実施されるので、ストリートに沿って形成された切削溝210による切断面もプラズマエッチングされるため、切断面に生成された加工歪みが除去され、デバイス22の抗折強度を向上させることができる。
なお、上述した分割溝形成工程を実施した後、上記裏面研削工程を実施する前に、半導体ウエーハ2の表面にプラズマ化したフッ素系ガスを照射し、分割溝形成工程を実施することにより半導体ウエーハ2の表面(切削溝210による切断面の表面側縁部)に生成された加工歪を除去する加工歪除去工程を実施することにより、デバイス22の抗折強度を更に向上させることができる。
2:半導体ウエーハ
21:ストリート
22:デバイス
3:保護部材
5:研削装置
51:研削装置のチャックテーブル
52:研削手段
6:プラズマ処理装置
65:下部電極
66:上部電極
68:高周波電源
73:混合ガス供給手段
74:不活性ガス供給手段
8:切削装置
81:切削装置のチャックテーブル
82:切削手段

Claims (3)

  1. 表面に複数のストリートが格子状に形成されているとともに該複数のストリートによって区画された複数の領域にデバイスが形成されたウエーハの処理方法であって、
    ウエーハの裏面を研削してデバイスの仕上がり厚みに形成する裏面研削工程と、
    該裏面研削工程が実施されることによってウエーハの裏面に生成された研削歪層を除去する歪層除去工程と、
    研削歪層が除去されたウエーハの裏面にプラズマ化した不活性ガスを照射することにより研削歪層が除去されたウエーハの裏面に微細な歪みを形成する不活性ガス照射工程と、を含む、
    ことを特徴とするウエーハの処理方法。
  2. 該歪層除去工程は、ウエーハの裏面にプラズマ化したフッ素系ガスを照射してウエーハの裏面に生成された研削歪層を除去する、請求項1記載のウエーハの処理方法。
  3. 該裏面研削工程を実施する前に、ウエーハの表面から複数のストリートに沿ってデバイスの仕上がり厚みに相当する深さの分割溝を形成する分割溝形成工程を実施する、請求項1又は2記載のウエーハの処理方法。
JP2009018127A 2009-01-29 2009-01-29 ウエーハの処理方法 Active JP5331500B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009018127A JP5331500B2 (ja) 2009-01-29 2009-01-29 ウエーハの処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009018127A JP5331500B2 (ja) 2009-01-29 2009-01-29 ウエーハの処理方法

Publications (2)

Publication Number Publication Date
JP2010177430A JP2010177430A (ja) 2010-08-12
JP5331500B2 true JP5331500B2 (ja) 2013-10-30

Family

ID=42708083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009018127A Active JP5331500B2 (ja) 2009-01-29 2009-01-29 ウエーハの処理方法

Country Status (1)

Country Link
JP (1) JP5331500B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6495086B2 (ja) * 2015-04-24 2019-04-03 株式会社ディスコ ウエーハの加工方法
JP6746230B2 (ja) 2016-12-09 2020-08-26 株式会社ディスコ ウェーハの製造方法
JP2018156973A (ja) * 2017-03-15 2018-10-04 株式会社ディスコ ウェーハの加工方法
JP7083573B2 (ja) * 2018-04-09 2022-06-13 株式会社ディスコ ウェーハの加工方法
JP7083572B2 (ja) * 2018-04-09 2022-06-13 株式会社ディスコ ウェーハの加工方法
JP2019212771A (ja) * 2018-06-05 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2020017629A (ja) * 2018-07-25 2020-01-30 株式会社ディスコ ウェーハの加工方法
JP2020017677A (ja) * 2018-07-26 2020-01-30 株式会社ディスコ ウェーハの加工方法
JP7229631B2 (ja) * 2018-09-06 2023-02-28 株式会社ディスコ ウェーハの加工方法
JP2020061499A (ja) * 2018-10-11 2020-04-16 株式会社ディスコ ウェーハの加工方法
JP2020061495A (ja) * 2018-10-11 2020-04-16 株式会社ディスコ ウェーハの加工方法
JP7210100B2 (ja) * 2018-12-03 2023-01-23 株式会社ディスコ ウェーハの加工方法
JP7139065B2 (ja) * 2018-12-03 2022-09-20 株式会社ディスコ ウェーハの加工方法
JP2020102588A (ja) * 2018-12-25 2020-07-02 株式会社ディスコ ウェーハの加工方法
JP7304708B2 (ja) * 2019-02-15 2023-07-07 株式会社ディスコ ウェーハの加工方法
TWI692808B (zh) * 2019-06-17 2020-05-01 力成科技股份有限公司 晶圓研磨薄化後使用電漿製程以增加晶片強度之方法
JP7412142B2 (ja) * 2019-11-13 2024-01-12 株式会社ディスコ ウェーハの加工方法
JP7446146B2 (ja) * 2020-04-09 2024-03-08 株式会社ディスコ ウェーハの加工方法
JP2024031439A (ja) 2022-08-26 2024-03-07 株式会社ディスコ ウェーハの分割方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003173987A (ja) * 2001-12-04 2003-06-20 Disco Abrasive Syst Ltd 半導体チップの製造方法
JP4235458B2 (ja) * 2003-01-10 2009-03-11 株式会社ディスコ プラズマエッチング方法及びプラズマエッチング装置
JP2008073740A (ja) * 2006-09-22 2008-04-03 Disco Abrasive Syst Ltd ビアホールの加工方法
JP2008294191A (ja) * 2007-05-24 2008-12-04 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2008311404A (ja) * 2007-06-14 2008-12-25 Disco Abrasive Syst Ltd ウエーハの加工方法

Also Published As

Publication number Publication date
JP2010177430A (ja) 2010-08-12

Similar Documents

Publication Publication Date Title
JP5331500B2 (ja) ウエーハの処理方法
JP2009043992A (ja) ウエーハの加工方法
KR102044042B1 (ko) 웨이퍼의 가공 방법
KR102044043B1 (ko) 웨이퍼의 가공 방법
JP2014120494A (ja) ウエーハの加工方法
JP4523252B2 (ja) 半導体ウエーハの加工方法および加工装置
US10790193B2 (en) Wafer processing method
TWI780318B (zh) 晶圓的加工方法
JP4153325B2 (ja) 半導体ウエーハの加工方法
CN108231577B (zh) 晶片的制造方法
JP4731244B2 (ja) ウエーハの分割方法
JP6509636B2 (ja) ゲッタリング層形成方法
JP7210100B2 (ja) ウェーハの加工方法
JP7229631B2 (ja) ウェーハの加工方法
TW202111793A (zh) 晶圓加工方法
KR20220012174A (ko) 웨이퍼의 가공 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130729

R150 Certificate of patent or registration of utility model

Ref document number: 5331500

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250