JP2008073740A - ビアホールの加工方法 - Google Patents

ビアホールの加工方法 Download PDF

Info

Publication number
JP2008073740A
JP2008073740A JP2006257082A JP2006257082A JP2008073740A JP 2008073740 A JP2008073740 A JP 2008073740A JP 2006257082 A JP2006257082 A JP 2006257082A JP 2006257082 A JP2006257082 A JP 2006257082A JP 2008073740 A JP2008073740 A JP 2008073740A
Authority
JP
Japan
Prior art keywords
substrate
via hole
wafer
semiconductor wafer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006257082A
Other languages
English (en)
Inventor
Akihito Kawai
章仁 川合
Takashi Ono
貴司 小野
Yoji Morikazu
洋司 森數
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2006257082A priority Critical patent/JP2008073740A/ja
Priority to US11/902,046 priority patent/US20080076256A1/en
Publication of JP2008073740A publication Critical patent/JP2008073740A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • B23K26/389—Removing material by boring or cutting by boring of fluid openings, e.g. nozzles, jets
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】基板の表面に複数のデバイスが形成されているとともにデバイスにボンディングパッドが形成されているウエーハに、基板の裏面側からパルスレーザー光線を照射してボンディングパッドに達するビアホールを形成するビアホールの加工方法を提供する。
【解決手段】基板の表面に複数のデバイスが形成されているとともにデバイスにボンディングパッドが形成されているウエーハに、基板の裏面側からパルスレーザー光線を照射してボンディングパッドに達するビアホールを形成するビアホールの加工方法であって、 基板の表面に保護部材を貼着する保護部材貼着工程と、表面に保護部材が貼着された基板の裏面を研削してウエーハを所定の厚さに形成する裏面研削工程と、所定の厚さに形成されたウエーハの基板の裏面側からパルスレーザー光線を照射して基板にレーザー加工孔を形成するレーザー加工孔形成工程と、基板にレーザー加工孔が形成されたウエーハを基板の裏面側からエッチングするエッチング工程とを含む。
【選択図】図１２

Description

本発明は、基板の表面に複数のデバイスが形成されているとともにデバイスにボンディングパッドが形成されているウエーハに、基板の裏面側からパルスレーザー光線を照射してビアホールを形成するビアホールの加工方法に関する。
半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に配列されたストリートと呼ばれる分割予定ラインによって複数の領域が区画され、この区画された領域にＩＣ、ＬＳＩ等のデバイスを形成する。そして、半導体ウエーハをストリートに沿って切断することによりデバイスが形成された領域を分割して個々の半導体チップを製造している。
装置の小型化、高機能化を図るため、複数の半導体チップを積層し、積層された半導体チップのボンディングパッドを接続するモジュール構造が実用化されている。このモジュール構造は、半導体ウエーハを構成する基板の表面に複数のデバイスが形成されているとともに該デバイスにボンディングパッドが形成されており、このボンディングパッドが形成された箇所に基板の裏面側からボンディングパッドに達する細孔（ビアホール）を穿設し、このビアホールにボンディングパッドと接続するアルミニウム、銅等の導電性材料を埋め込む構成である。（例えば、特許文献１参照。）
特開２００３−１６３３２３号公報
上述した半導体ウエーハに形成されるビアホールは、一般にドリルによって形成されている。しかるに、半導体ウエーハに設けられるビアホールは直径が１００〜３００μmと小さく、ドリルによる穿孔では生産性の面で必ずしも満足し得るものではない。
上記問題を解消するために本出願人は、基板の表面に複数のデバイスが形成されているとともに該デバイスにボンディングパッドが形成されているウエーハに、基板の裏面側からパルスレーザー光線を照射してビアホールを効率よく形成するウエーハの穿孔方法を特願２００５−２４９６４３号として提案した。
而して、ウエーハの基板の裏面側からパルスレーザー光線を照射することによって形成されたビアホールは内周面が荒れているとともに、パルスレーザー光線の照射によって発生するデブリが基板の裏面におけるビアホールの開口部の周囲に堆積してデバイスの品質を低下させるという問題がある。
本発明は上記事実に鑑みてなされたものであり、その主たる技術的課題は、内周面および開口部の周囲を平滑に形成することはできるビアホールの加工方法を提供することである。
上記主たる技術課題を解決するため、本発明によれば、基板の表面に複数のデバイスが形成されているとともにデバイスにボンディングパッドが形成されているウエーハに、基板の裏面側からパルスレーザー光線を照射してボンディングパッドに達するビアホールを形成するビアホールの加工方法であって、
基板の表面に保護部材を貼着する保護部材貼着工程と、
表面に保護部材が貼着された基板の裏面を研削してウエーハを所定の厚さに形成する裏面研削工程と、
所定の厚さに形成されたウエーハの基板の裏面側からパルスレーザー光線を照射して基板にレーザー加工孔を形成するレーザー加工孔形成工程と、
基板にレーザー加工孔が形成されたウエーハを基板の裏面側からエッチングするエッチング工程と、を含む、
ことを特徴とするビアホールの加工方法が提供される。
上記エッチング工程は、プラズマエッチングによって実施されることが望ましい。
ウエーハは基板の表面に複数のデバイスが形成されたデバイス領域と該デバイス領域を囲繞する外周余剰領域とを備えており、上記裏面研削工程は基板の裏面におけるデバイス領域に対応する領域を研削して所定厚さに形成するとともに、基板の裏面における外周余剰領域に対応する領域を残存させて環状補強部を形成することが望ましい。
また、上記レーザー加工孔形成工程はボンディングパッドに達しない残存部を残してレーザー加工孔を形成し、上記エッチング工程は該残存部をエッチングしてボンディングパッドに達するビアホールを形成する。
本発明によるビアホールの加工方法においては、ウエーハの基板の裏面側からパルスレーザー光線を照射して基板にレーザー加工孔を形成するレーザー加工孔形成工程を実施した後に、基板にレーザー加工孔が形成されたウエーハを基板の裏面側からエッチングするエッチング工程を実施するので、ウエーハの基板の裏面に裏面研削工程において生成された研削歪が除去されるとともに、レーザー加工孔形成工程を実施することによってレーザー加工穴の開口部の周囲に堆積したデブリが除去される。また、エッチング工程を実施することにより、レーザー加工穴の内周面もエッチングされるので、レーザー加工穴の荒れた内周面が平滑となり、平滑な内周面を有するビアホールを形成することができる。
以下、本発明によるビアホールの加工方法について、添付図面を参照して、更に詳細に説明する。
図１には本発明によるビアホールの加工方法によって加工されるウエーハとしての半導体ウエーハ２の斜視図が示されている。図１に示す半導体ウエーハ２は、例えば厚さが３５０μmのシリコンによって形成された基板２１の表面２１aに格子状に配列された複数のストリート２２によって複数の領域が区画され、この区画された領域にＩＣ、ＬＳＩ等のデバイス２３がそれぞれ形成されている。この各デバイス２３は、全て同一の構成をしている。デバイス２３の表面にはそれぞれ複数のボンディングパッド２４が形成されている。このボンディングパッド２４は、アルミニウム、銅、金、白金、ニッケル等の金属材からなっており、厚さが５μmに形成されている。このように構成された半導体ウエーハ２は、デバイス２３が形成されているデバイス領域２５と、該デバイス領域２５を囲繞する外周余剰領域２６を備えている。
上記半導体ウエーハ２の基板２１にボンディングパッド２４に達するビアホールが穿設される。このようにビアホールを穿設するには、先ず図２に示すように半導体ウエーハ２の基板２１の表面２１ａに保護部材２０を貼着する（保護部材貼着工程）。従って、半導体ウエーハ２の基板２１の裏面２１bが露出する形態となる。
保護部材貼着工程を実施したならば、半導体ウエーハ２の基板２１の裏面２１bを研削してウエーハを所定の厚さに形成する裏面研削工程を実施する。この裏面研削工程は、例えば図３に示す研削装置３を用いて実施する。図３に示す研削装置３は、被加工物としてのウエーハを保持するチャックテーブル３１と、該チャックテーブル３１に保持されたウエーハの加工面を研削する研削手段３２を具備している。チャックテーブル３１は、上面にウエーハを吸引保持し図３において矢印３１aで示す方向に回転せしめられる。研削手段３２は、スピンドルハウジング３２１と、該スピンドルハウジング３２１に回転自在に支持され図示しない回転駆動機構によって回転せしめられる回転スピンドル３２２と、該回転スピンドル３２２の下端に装着されたマウンター３２３と、該マウンター３２３の下面に取り付けられた研削ホイール３２４とを具備している。この研削ホイール３２４は、円板状の基台３２５と、該基台３２５の下面に環状に装着された研削砥石３２６とからなっており、基台３２５がマウンター３２３の下面に取り付けられている。
上述した研削装置３を用いて裏面研削工程を実施するには、チャックテーブル３１の上面（保持面）に図示しないウエーハ搬入手段によって搬送された上記半導体ウエーハ２の保護部材２０側を載置し、半導体ウエーハ２をチャックテーブ３１上に吸引保持する。半導体ウエーハ２をチャックテーブ３１上に吸引保持したならば、チャックテーブ３１を矢印３１aで示す方向に例えば３００ｒｐｍで回転しつつ、研削ホイール３２４を矢印３２４aで示す方向に例えば６０００ｒｐｍで回転せしめるとともに、研削ホイール３２４を下方に移動して研削砥石３２６は半導体ウエーハ２の基板２１の裏面２１bにおける回転中心と外周縁を通過するように接触させる。そして、研削ホイール３２４を所定の研削送り速度で下方に所定量研削送りする。このようにして半導体ウエーハ２の基板２１の裏面２１bを研削することにより、基板２１を所定の厚さ(例えば１００μm)に形成する。
上述したようにて半導体ウエーハ２の基板２１の裏面２１bを研削して基板２１の厚さを６０μm程度に形成すると、半導体ウエーハ２の剛性が低下して、半導体ウエーハ２の搬送が非常に難しくなる。そこで、半導体ウエーハ２の基板２１の裏面２１bを研削して基板２１の厚さを１００μm以下に形成しても半導体ウエーハ２の剛性を維持することができる裏面研削工程の他の実施形態について、図４を参照して説明する。
図４に示す実施形態においては、上記半導体ウエーハ２の基板２１の裏面２１bにおけるデバイス領域２５に対応する領域を研削してデバイス領域２５の厚さを所定厚さ(例えば１００μm)に形成するとともに、基板２１の裏面２１bにおける外周余剰領域２６に対応する領域を残存させて環状の補強部を形成する。図４に示す実施形態においても上記図３に示す研削装置と同様の研削装置３を用いて実施することができるが、図４に示す実施形態においては研削ホイール３２４の研削砥石３２６の外径が次のように設定されている。即ち、研削砥石３２６の外径は、半導体ウエーハ２のデバイス領域２５と外周余剰領域２６との境界線の直径より小さく境界線の半径より大きい寸法に設定され、環状の研削砥石３２６がチャックテーブル３１の回転中心P1（半導体ウエーハ２の中心）を通過するようになっている。
次に、図４に示す実施形態においても半導体ウエーハ２をチャックテーブ３１上に吸引保持したならば、チャックテーブ３１を矢印３１aで示す方向に例えば３００ｒｐｍで回転しつつ、研削ホイール３２４を矢印３２４aで示す方向に例えば６０００ｒｐｍで回転せしめるとともに、研削ホイール３２４を下方に移動して研削砥石３２６を半導体ウエーハ２の基板２１の裏面２１bに接触させる。そして、研削ホイール３２４を所定の研削送り速度で下方に所定量研削送りする。この結果、図５に示すように半導体ウエーハの基板２１の裏面２１bには、デバイス領域２５に対応する領域が研削除去されて所定厚さ（例え６０μm）の円形状の凹部２５bに形成されるとともに、外周余剰領域２６に対応する領域が図示の実施形態においては厚さ３５０μm残存されて環状の補強部２６bに形成される。このように図４に示す実施形態においては、半導体ウエーハの基板２１の裏２１bにおけるデバイス領域２５に対応する領域の厚さが例え１００μmに形成されても、外周余剰領域２６に対応する領域が残存されて環状の補強部２６bが形成されるので、半導体ウエーハ２の剛性が維持され、半導体ウエーハ２の搬送および後工程の作業を円滑に実施することができる。
上述したように半導体ウエーハ２の基板２１の裏２１bを研削してウエーハを所定の厚さに形成する裏面研削工程を実施したならば、半導体ウエーハ２の基板２１の裏面２１b側からパルスレーザー光線を照射して基板２１にレーザー加工孔を形成するレーザー加工孔形成工程を実施する。このレーザー加工孔形成工程は、図６に示すレーザー加工装置４を用いて実施する。図６に示すレーザー加工装置４は、被加工物を保持するチャックテーブル４１と、該チャックテーブル４１上に保持された被加工物にレーザー光線を照射するレーザー光線照射手段４２を具備している。チャックテーブル４１は、被加工物を吸引保持するように構成されており、図示しない加工送り機構によって図６において矢印Ｘで示す加工送り方向に移動せしめられるとともに、図示しない割り出し送り機構によって矢印Ｙで示す割り出し送り方向に移動せしめられるようになっている。
上記レーザー光線照射手段４２は、実質上水平に配置された円筒形状のケーシング４２１の先端に装着された集光器４２２からパルスレーザー光線を照射する。図示のレーザー加工装置４は、上記レーザー光線照射手段４２を構成するケーシング４２１の先端部に装着された撮像手段４３を備えている。この撮像手段４３は、可視光線によって撮像する通常の撮像素子（ＣＣＤ）の外に、被加工物に赤外線を照射する赤外線照明手段と、該赤外線照明手段によって照射された赤外線を捕らえる光学系と、該光学系によって捕らえられた赤外線に対応した電気信号を出力する撮像素子（赤外線ＣＣＤ）等で構成されており、撮像した画像信号を図示しない制御手段に送る。
以下、上述したレーザー加工装置４を用いて上記半導体ウエーハ２の基板２１にレーザー加工孔を形成するレーザー加工孔形成工程について説明する。
先ず、図６に示すレーザー加工装置４のチャックテーブル４１上に上記半導体ウエーハ２の保護部材２０側を載置し、半導体ウエーハ２をチャックテーブ４１上に吸引保持する。従って、上述した裏面研削工程が実施された半導体ウエーハ２は、基板２１の裏面２１bを上側にして保持される。
上述したように半導体ウエーハ２を吸引保持したチャックテーブル４１は、図示しない加工送り機構によって撮像手段４３の直下に位置付けられる。チャックテーブル４１が撮像手段４３の直下に位置付けられると、チャックテーブル４１上の半導体ウエーハ２は、所定の座標位置に位置付けられた状態となる。この状態で、チャックテーブル４１に保持された半導体ウエーハ２に形成されている格子状のストリート２２がX方向とY方向に平行に配設されているか否かのアライメント作業を実施する。即ち、撮像手段４３によってチャックテーブル４１に保持された半導体ウエーハ２を撮像し、パターンマッチング等の画像処理を実行してアライメント作業を行う。このとき、半導体ウエーハ２のストリート２２が形成されている基板２１の表面２１ａは下側に位置しているが、撮像手段４３が上述したように赤外線照明手段と赤外線を捕らえる光学系および赤外線に対応した電気信号を出力する撮像素子（赤外線ＣＣＤ）等で構成された撮像手段を備えているので、基板２１の裏面２１ｂから透かしてストリート２２を撮像することができる。
上述したアライメント作業を実施することにより、チャックテーブル４１上に保持された半導体ウエーハ２は、所定の座標位置に位置付けられたことになる。なお、半導体ウエーハ２の基板２１の表面２１aに形成されたデバイス２３の表面に形成されている複数のボンディングパッド２４は、その設計上の座標位置が予めレーザー加工装置４の図示しない制御手段に格納されている。
上述したアライメント作業を実施したならば、図７に示すようにチャックテーブル４１を移動し、半導体ウエーハ２の基板２１に所定方向に形成された複数のデバイス２３における図７において最左端のデバイス２３を集光器４２２の直下に位置付ける。そして、図７において最左端のデバイス２３に形成された複数のボンディングパッド２４における最左端のボンディングパッド２４を集光器４２２の直下に位置付ける。
次に、基板２１の裏面２１b側からパルスレーザー光線を照射し、基板２１にデバイス層２２に達するレーザー加工孔を形成する。即ち、レーザー光線照射手段４２の集光器４２２から照射するパルスレーザー光線のエネルギー密度をシリコン等の半導体基板を効率よく加工することができるが、アルミニウム等の金属材の加工は困難なエネルギー密度（１パルス当たり３０〜４０J／cm2）に設定する。そして、基板２１の裏面２１ｂ側よりレーザー光線照射手段４２の集光器４２２からパルスレーザー光線を所定パルス照射する。
なお、第１の加工穴形成工程の加工条件は、次のとおり設定されている。
レーザー光線の光源 ：ＹＶＯ４レーザーまたはＹＡＧレーザー
波長 ：３５５ｎｍ
１パルス当たりのエネルギー密度：３５J／cm2
スポット径 ：φ７０μm
上記加工条件においては、半導体ウエーハ２の基板２１がシリコンによって形成されている場合は、図７に示すように上記スポット径のスポットSを基板２１の裏面２１b(上面)に合わせることにより、パルスレーザー光線１パルスによって５μmの深さの孔を形成することができる。従って、パルスレーザー光線を２０パルス照射することにより、図８に示すように厚さが１００μmの基板２１にはボンディングパッド２４に達するレーザー加工穴２７が形成される。このようにして形成されたレーザー加工穴２７の内周面２７１は図８に示すように荒れた状態であるとともに、パルスレーザー光線の照射によって発生するデブリ２７２が基板２１の裏面２１bにおけるレーザー加工穴２７の開口部の周囲に堆積する。
次に、レーザー加工孔形成工程において形成されるレーザー加工穴２７の他の実施形態について、図９を参照して説明する。
図９の(a)は、半導体ウエーハ２の基板２１に形成されるレーザー加工穴２７がボンディングパッド２４に達しないで残存部２８が残されている例である。
また、図９の(b)は、半導体ウエーハ２の基板２１に形成されるレーザー加工穴２７がボンディングパッド２４に隣接した位置に基板２１を貫通して形成された例である。
いずれのレーザー加工穴２７も上記図８に示すレーザー加工穴２７と同様に、内周面２７１は図９の(a)および図９の(b)に示すように荒れた状態であるとともに、パルスレーザー光線の照射によって発生するデブリ２７２が基板２１の裏面２１bにおけるレーザー加工穴２７の開口部の周囲に堆積する。
次に、上述したレーザー加工孔形成工程を実施することによって形成されたレーザー加工穴２７の荒れた内周面２７１を平滑にするとともに、基板２１の裏面２１bにおけるレーザー加工穴２７の開口部の周囲に堆積したデブリ２７２を除去するために、基板２１の裏面２１b側からエッチングするエッチング工程を実施する。このエッチング工程は、図１０に示すプラズマエッチング装置５を用いて実施する。
図１０に示すプラズマエッチング装置５は、密閉空間５０ａを形成するハウジング５０を具備している。このハウジング５０は、底壁５１と上壁５２と左右側壁５３、５４と後側が側壁５５および前側側壁（図示せず）とからなっており、右側側壁５４には被加工物搬出入用の開口５４ａが設けられている。開口５４ａの外側には、開口５４ａを開閉するためのゲート６が上下方向に移動可能に配設されている。このゲート６は、ゲート作動手段６０によって作動せしめられる。ゲート作動手段６０は、エアシリンダ６１と該エアシリンダ６１内に配設された図示しないピストンに連結されたピストンロッド６２とからなっており、エアシリンダ６１がブラケット６３を介して上記ハウジング５０の底壁５１に取り付けられており、ピストンロッド６２の先端（図１０において上端）が上記ゲート６に連結されている。このゲート作動手段６０によってゲート３が開けられることにより、後述するように被加工物を開口５４ａを通して搬出入することができる。また、ハウジング５０を構成する底壁５１には排気口５１ａが設けられており、この排気口５１ａがガス排出手段１１に接続されている。
上記ハウジング５０によって形成される密閉空間５０ａには、下部電極７と上部電極９が対向して配設されている。下部電極７は、導電性の材料によって形成されており、円盤状のチャックテーブル保持部７１と、該チャックテーブル保持部７１の下面中央部から突出して形成された円柱状の支持部５２とからなっている。このように円盤状のチャックテーブル保持部７１と円柱状の支持部７２とから構成された下部電極７は、支持部７２がハウジング５１の底壁５１に形成された穴５１ｂを挿通して配設され、絶縁体５７を介して底壁５１にシールされた状態で支持されている。このようにハウジング５０の底壁５１に支持された下部電極７は、支持部７２を介して高周波電源１２に電気的に接続されている。
下部電極７を構成するチャックテーブル保持部７１の上部には、図１１に示すように上方が開放された円形状の嵌合凹部７１ａが設けられており、該嵌合凹部７１ａに静電チャックテーブル機構８を構成するチャックテーブル８１が嵌合される。チャックテーブル８１は、図示の実施形態においては抵抗が１０１３Ωcm以下のセラミック材からなり、上記嵌合凹部８１ａと対応する大きさの円盤状に形成されており、嵌合凹部８１ａに嵌合される。セラミック材によって形成されたチャックテーブル８１の内部には、電圧が印加されることにより電荷を発生する電極８２、８３が配設されている。この電極８２、８３は、それぞれ導線８４、８５を介して直流電圧印加手段８６、８７に接続されている。なお、直流電圧印加手段８６、８７は、それぞれ直流電源８６１、８７１と駆動回路８６２、８７２とからなっており、それぞれ駆動回路８６２、８７２をONすることによって上記電極８２にプラス(＋)電圧を印加し、上記電極８３にマイナス(−)電圧を印加せしめる。この結果、チャックテーブル８１の保持面６１aと該保持面８１aに載置される被加工物との間にプラス(＋)、マイナス(−)の電荷が発生し、この間に働くジョンセンラーベック力によって被加工物を保持面８１aに吸着保持する。なお、上記電極構造を双極性電極構造とした例を示したが、端極性電極構造にしてもよい。
チャックテーブル８１は、上面が被加工物を保持する保持面８１aとして機能する。このチャックテーブル８１には、保持面８１aに開口する吸引通路８１bが形成されている。この吸引通路８１bは、保持面８１aに複数個開口している。
一方、下部電極７を構成するチャックテーブル保持部７１と支持部７２には、上記吸引通路８１bに連通する連通路７aが形成されている。この連通路７aは、吸引手段１３に連通している。
上記下部電極７を構成するチャックテーブル保持部７１の下部には、冷却通路７１ｂが形成されている。この冷却通路７１ｂの一端は支持部７２に形成された冷媒導入通路７２ｂに連通され、冷却通路７１ｂの他端は支持部７２に形成された冷媒排出通路７２ｃに連通されている。冷媒導入通路７２ｂおよび冷媒排出通路７２ｃは、図１０に示すように冷媒供給手段１４に連通されている。従って、冷媒供給手段１４が作動すると、冷媒が冷媒導入通路７２ｂ、冷却通路７１ｂおよび冷媒排出通路７２ｃを通して循環せしめられる。この結果、後述するプラズマエッチング処理時に発生する熱は下部電極７から冷媒に伝達されるので、下部電極７の異常昇温が防止される。
上記上部電極９は、導電性の材料によって形成されており、図１０に示すように円盤状のガス噴出部９１と、該ガス噴出部９１の上面中央部から突出して形成された円柱状の支持部９２とからなっている。このようにガス噴出部９１と円柱状の支持部９２とからなる上部電極９は、ガス噴出部９１が下部電極５を構成するチャックテーブル保持部７１と対向して配設され、支持部９２がハウジング５０の上壁５２に形成された穴５２ａを挿通し、該穴５２ａに装着されたシール部材５８によって上下方向に移動可能に支持されている。支持部９２の上端部には作動部材９３が取り付けられており、この作動部材９３が昇降駆動手段１５に連結されている。なお、上部電極９は、支持部９２を介して接地されている。
上部電極９を構成する円盤状のガス噴出部９１には、下面に開口する複数の噴出口９１ａが設けられている。この複数の噴出口９１ａは、ガス噴出部９１に形成された連通路９１ｂおよび支持部９２に形成された連通路９２ａを介してガス供給手段１６に連通されている。ガス供給手段１６は、フッ素系ガスを主体とするプラズマ発生用の混合ガスを供給する。
図１０、図１１を参照して説明を続けると、図示の実施形態におけるプラズマエッチング装置５は、上記ゲート作動手段６０、ガス排出手段１１、高周波電源１２、吸引手段１３、冷媒供給手段１４、昇降駆動手段１５、ガス供給手段１６、直流電圧印加手段８６、８７の駆動回路８６２、８７２等を制御する制御手段１７を具備している。この制御手段１７にはガス排出手段１１からハウジング５０によって形成される密閉空間５０ａ内の圧力に関するデータが、冷媒供給手段１４から冷媒温度（即ち電極温度）に関するデータが、ガス供給手段１６からガス流量に関するデータが入力され、これらのデータ等に基づいて制御手段１７は上記各手段に制御信号を出力する。
図示の実施形態におけるプラズマエッチング装置５は以上のように構成されており、以下プラズマエッチング装置５を用いて上述したレーザー加工孔形成工程を実施することによって形成されたレーザー加工穴２７の荒れた内周面２７１を平滑にするとともに、基板２１の裏面２１bにおけるレーザー加工穴２７の開口部の周囲に堆積したデブリ２７２を除去するためのエッチング工程について説明する。
上述したようにレーザー加工孔形成工程が実施された半導体ウエーハ２をプラズマエッチング装置５によってプラズマエッチング処理するには、先ずゲート作動手段６０を作動してゲート６を図１０において下方に移動せしめ、ハウジング５０の右側側壁５４に設けられた開口５４ａを開ける。次に、図示しない搬出入手段によって保護部材２０が貼着された半導体ウエーハ２を開口５４ａからハウジング５０によって形成される密閉空間５０ａに搬送し、下部電極７に配設されたチャックテーブル８１の保持面８１a上に保護部材２０側を載置する。このとき、昇降駆動手段１５を作動して上部電極９を上昇せしめておく。そして、吸引手段１３を作動することにより、連通路７aおよび吸引通路８１bを介してチャックテーブル８１の保持面８１aに負圧を作用せしめ、保護部材２０を介して半導体ウエーハ２を保持面８１aに吸引保持する。
このようにして、チャックテーブル８１の保持面８１a上に保護部材２０を介して半導体ウエーハ２を吸引保持したならば、直流電圧印加手段８６、８７の駆動回路８６２、８７２をONすることによって、電極８２にプラス(＋)電圧を印加するとともに電極８３にマイナス(−)電圧を印加せしめる。この結果、チャックテーブル８１の保持面８１aと該保持面８１aに吸引保持された半導体ウエーハ２に貼着されている保護部材２０との間にプラス(＋)、マイナス(−)の電荷が発生し、この間に働くジョンセンラーベック力によって保護部材２０を介して半導体ウエーハ２が保持面８１aに静電吸着保持される。このようにして、チャックテーブル８１の保持面８１a上に保護部材２０を介して半導体ウエーハ２を吸着保持したならば、吸引手段１３の作動を停止して負圧による半導体ウエーハ２の吸引保持を解除する。なお、チャックテーブル８１の保持面８１a上に半導体ウエーハ２を静電吸着保持する前に負圧により吸引保持するのは、保持面８１aに半導体ウエーハ２を静電吸着保持する前に保持面８１a上に確実に位置決めするためである。
半導体ウエーハ２を保護部材２０を介してチャックテーブル８１の保持面８１a上に静電吸着保持したならば、ゲート作動手段６０を作動してゲート６を図１０において上方に移動せしめ、ハウジング５０の右側側壁５４に設けられた開口５４ａを閉じる。そして、昇降駆動手段１５を作動して上部電極９を下降させ、図１２に示すように上部電極９を構成するガス噴射部９１の下面と下部電極７に配設されたチャックテーブル８１の保持面８１a上に保護部材２０を介して保持された半導体ウエーハ２の上面との間の距離をプラズマエッチング処理に適した所定の電極間距離（Ｄ）に位置付ける。なお、この電極間距離（Ｄ）は、図示の実施形態においては１０ｍｍに設定されている。
次に、ガス排出手段１１を作動してハウジング５０によって形成される密閉空間５０ａ内を真空排気する。密閉空間５０ａ内を真空排気したならば、ガス供給手段１６を作動してプラズマ発生用ガスを上部電極９に供給する。ガス供給手段１６から供給されたプラズマ発生用ガスは、支持部９２に形成された連通路９２ａおよびガス噴出部９１に形成された連通路９１ｂを通して複数の噴出口９１ａから下部電極７に配設されたチャックテーブル８１の保持面８１a上に保護部材２０を介して保持された半導体ウエーハ２の基板２１の裏面２１b（上面）に向けて噴出される。そして、密閉空間５０ａ内を所定のガス圧力に維持する。このように、プラズマ発生用ガスを供給した状態で、高周波電源１２から下部電極７と上部電極９との間に高周波電圧を印加する。これにより、下部電極７と上部電極９との間の空間にプラズマが発生し、このプラズマにより生じる活性物質が半導体ウエーハ２の基板２１の裏面２１b（上面）に作用するので、半導体ウエーハ２の基板２１の裏面２１bがエッチングされるとともに、基板２１に形成されたレーザー加工穴２７の荒れた内周面２７１がエッチングされる。この結果、上述した半導体ウエーハ２の基板２１の裏面２１bに上記裏面研削工程において生成された研削歪が除去されるとともに、図１３に示すように上記レーザー加工孔形成工程を実施することによってレーザー加工穴２７の開口部の周囲に堆積したデブリ２７２が除去され、更にレーザー加工穴２７の荒れた内周面２７１が平滑にされて、内周面２７１が平滑なビアホール２７０が形成される。また、上述したレーザー加工孔形成工程においてボンディングパッド２４に達するレーザー加工穴２７を形成すると、レーザー光線が僅かにボンディングパッド２４の裏面に照射されるので、ボンディングパッド２４を形成する金属の金属原子が飛散しメタルコンタミとなってレーザー加工穴２７の内周面２７１に付着し、この金属原子がシリコン等からなる基板の内部に拡散してデバイスの品質を低下させるという問題があるが、このレーザー加工穴２７の内周面２７１に付着した金属原子も上述したエッチング工程を実施することにより除去される。なお、上記図９の(a)に示すようにレーザー加工孔形成工程において半導体ウエーハ２の基板２１に形成されるレーザー加工穴２７がボンディングパッド２４に達しないで残存部２８が残されている場合でも、上述したエッチング工程を実施することにより、レーザー加工穴２７の残存部２８がエッチングされてボンディングパッド２４に達するビアホールが形成される。このように、レーザー加工穴２７の残存部２をエッチングしてボンディングパッド２４に達するビアホールを形成することにより、ボンディングパッド２４の裏面を損傷することがない。なお、上記エッチング工程においては、プラズマ発生用ガスとしてフッ素系ガスが用いられているので、アルミニウム等の金属材からなるボンディングパッド２４はエッチングされない。
なお、上記エッチング工程は、例えば以下の条件で行われる。
電源６８の出力 ：２０００W
密閉空間６１ａ内の圧力 ：８０Pa
プラズマ発生用ガス ：六フッ化イオウ(SF6)を７６ml／分、ヘリウム(He)を１５
ml／分、酸素(O2)を２７ml／分
または
：六フッ化イオウ(SF6)を７６ml／分、三フッ化メチル(CHF3)
を１５ml／分、酸素(O2)を２７ml／分
または
：六フッ化イオウ(SF6)を７６ml／分、窒素(N2)を１５ml／
分、酸素(O2)を２７ml／分
エッチング処理時間 ：３分
上述したエッチング行程を実施したならば、ガス供給手段１６の作動を停止するとともに高周波電源１２をOFFする。次に、ゲート作動手段６０を作動してゲート６を図１０において下方に移動せしめ、ハウジング５０の右側側壁５４に設けられた開口５４ａを開ける。そして、静電チャックテーブル機構６の直流電圧印加手段８６、８７の駆動回路８６２、８７２をOFFする。この結果、チャックテーブル８１の保持面８１aと該保持面８１aに吸引保持された半導体ウエーハ２に貼着されている保護部材２０との間に働くジョンセンラーベック力が解除される。そして、図示しない搬出入手段によって保護部材２０が貼着された半導体ウエーハ２をチャックテーブル８１の保持面８１a上から容易に搬出することができる。
なお、上述したエッチング行程はプラズマエッチング装置５を用いてプラズマエッチングする例を示したが、エッチング行程はウエットエッチングを実施してもよい。
本発明によるビアホールの加工方法によって加工されるウエーハとしての半導体ウエー 本発明によるビアホールの加工方法における保護部材貼着工程を実施し半導体ウエーハの表面に保護部材を貼着した状態を示す斜視図。 本発明によるビアホールの加工方法における裏面研削工程の第１の実施形態を示す説明図。 本発明によるビアホールの加工方法における裏面研削工程の第２の実施形態を示す説明図。 図４に示す裏面研削工程が実施された半導体ウエーハの断面図。 本発明によるビアホールの加工方法におけるレーザー加工孔形成工程を実施するためのレーザー加工装置の要部斜視図。 本発明によるビアホールの加工方法におけるレーザー加工孔形成工程の説明図。 本発明によるビアホールの加工方法におけるレーザー加工孔形成工程が実施されることによってレーザー加工孔が形成された半導体ウエーハの一部拡大断面図。 本発明によるビアホールの加工方法におけるレーザー加工孔形成工程によって形成されるレーザー加工孔の他の実施形態を示す拡大断面図。 本発明によるビアホールの加工方法におけるエッチング工程を実施するためのプラズマエッチング装置の断面図。 図１０に示すプラズマエッチング装置に装備される下部電極および静電チャックテーブル機構の断面図。 図１０に示すプラズマエッチング装置のプラズマプエッチング処理状態を示す断面図。 図８に示すレーザー加工孔が形成された半導体ウエーハにエッチング工程を実施した状態を示す一部拡大断面図。
符号の説明
２：半導体ウエーハ
２１：半導体ウエーハの基板
２２：ストリート
２３：デバイス
２４：ボンディングパッド
２０：保護部材
３：研削装置
３１：研削装置のチャックテーブル
３２：研削手段
４：レーザー加工装置
４１：レーザー加工装置のチャックテーブル
４２：レーザー光線照射手段
４２２：集光器
５：プラズマエッチング装置
５０：ハウジング
６：ゲート
７：下部電極
８：静電チャックテーブル機構
９：上部電極

Claims (4)

  1. 基板の表面に複数のデバイスが形成されているとともにデバイスにボンディングパッドが形成されているウエーハに、基板の裏面側からパルスレーザー光線を照射してボンディングパッドに達するビアホールを形成するビアホールの加工方法であって、
    基板の表面に保護部材を貼着する保護部材貼着工程と、
    表面に保護部材が貼着された基板の裏面を研削してウエーハを所定の厚さに形成する裏面研削工程と、
    所定の厚さに形成されたウエーハの基板の裏面側からパルスレーザー光線を照射して基板にレーザー加工孔を形成するレーザー加工孔形成工程と、
    基板にレーザー加工孔が形成されたウエーハを基板の裏面側からエッチングするエッチング工程と、を含む、
    ことを特徴とするビアホールの加工方法。
  2. 該エッチング工程は、プラズマエッチングによって実施される、請求項１記載のビアホールの加工方法。
  3. ウエーハは基板の表面に複数のデバイスが形成されたデバイス領域と該デバイス領域を囲繞する外周余剰領域とを備えており、該裏面研削工程は基板の裏面における該デバイス領域に対応する領域を研削して所定厚さに形成するとともに、基板の裏面における該外周余剰領域に対応する領域を残存させて環状補強部を形成する、請求項１又は２記載のビアホールの加工方法。
  4. 該レーザー加工孔形成工程はボンディングパッドに達しない残存部を残してレーザー加工孔を形成し、該エッチング工程は該残存部をエッチングしてボンディングパッドに達するビアホールを形成する、請求項１から３のいずれかに記載のビアホールの加工方法。
JP2006257082A 2006-09-22 2006-09-22 ビアホールの加工方法 Pending JP2008073740A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006257082A JP2008073740A (ja) 2006-09-22 2006-09-22 ビアホールの加工方法
US11/902,046 US20080076256A1 (en) 2006-09-22 2007-09-18 Via hole forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006257082A JP2008073740A (ja) 2006-09-22 2006-09-22 ビアホールの加工方法

Publications (1)

Publication Number Publication Date
JP2008073740A true JP2008073740A (ja) 2008-04-03

Family

ID=39225506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006257082A Pending JP2008073740A (ja) 2006-09-22 2006-09-22 ビアホールの加工方法

Country Status (2)

Country Link
US (1) US20080076256A1 (ja)
JP (1) JP2008073740A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177430A (ja) * 2009-01-29 2010-08-12 Disco Abrasive Syst Ltd ウエーハの処理方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008155274A (ja) * 2006-12-26 2008-07-10 Disco Abrasive Syst Ltd ウエーハの加工方法
US8894868B2 (en) 2011-10-06 2014-11-25 Electro Scientific Industries, Inc. Substrate containing aperture and methods of forming the same
JP7195758B2 (ja) * 2018-04-19 2022-12-26 株式会社ディスコ Ｓａｗデバイスの製造方法
IT201900006740A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6366931A (ja) * 1986-09-08 1988-03-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2002305282A (ja) * 2001-04-06 2002-10-18 Shinko Electric Ind Co Ltd 半導体素子とその接続構造及び半導体素子を積層した半導体装置
JP2005012177A (ja) * 2003-05-29 2005-01-13 Furukawa Electric Co Ltd:The 貫通構造を有する薄膜化回路基板の製造方法と保護用粘着テープ
JP2005123425A (ja) * 2003-10-17 2005-05-12 Toshiba Corp 半導体基板の製造方法、半導体基板及び半導体装置の製造方法
JP2005252126A (ja) * 2004-03-08 2005-09-15 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2006231411A (ja) * 2000-09-13 2006-09-07 Hamamatsu Photonics Kk レーザ加工方法
JP2006245043A (ja) * 2005-02-28 2006-09-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法及び発光素子
JP2006245467A (ja) * 2005-03-07 2006-09-14 Disco Abrasive Syst Ltd レーザー加工方法およびレーザー加工装置
JP2006247674A (ja) * 2005-03-09 2006-09-21 Disco Abrasive Syst Ltd レーザー加工装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162702A (en) * 1999-06-17 2000-12-19 Intersil Corporation Self-supported ultra thin silicon wafer process
US6685539B1 (en) * 1999-08-24 2004-02-03 Ricoh Company, Ltd. Processing tool, method of producing tool, processing method and processing apparatus
JP2001353648A (ja) * 2000-06-16 2001-12-25 Inst Of Physical & Chemical Res 大口径工作物のｅｌｉｄ鏡面研削装置及び方法
US6770544B2 (en) * 2001-02-21 2004-08-03 Nec Machinery Corporation Substrate cutting method
US7148125B2 (en) * 2001-12-12 2006-12-12 Denso Corporation Method for manufacturing semiconductor power device
JP4205914B2 (ja) * 2002-08-27 2009-01-07 株式会社ルネサステクノロジ 半導体装置の製造方法及び製造装置
US7129114B2 (en) * 2004-03-10 2006-10-31 Micron Technology, Inc. Methods relating to singulating semiconductor wafers and wafer scale assemblies
WO2006008824A1 (ja) * 2004-07-16 2006-01-26 Renesas Technology Corp. 半導体集積回路装置の製造方法
US7244663B2 (en) * 2004-08-31 2007-07-17 Micron Technology, Inc. Wafer reinforcement structure and methods of fabrication
KR100604049B1 (ko) * 2004-09-01 2006-07-24 동부일렉트로닉스 주식회사 반도체 칩 패키지 및 그 제조방법
SG126885A1 (en) * 2005-04-27 2006-11-29 Disco Corp Semiconductor wafer and processing method for same
US20060286768A1 (en) * 2005-06-16 2006-12-21 Intel Corporation Method of supporting microelectronic wafer during backside processing
JP4579066B2 (ja) * 2005-06-27 2010-11-10 株式会社ディスコ ウエーハの加工方法
JP4791774B2 (ja) * 2005-07-25 2011-10-12 株式会社ディスコ ウェーハの加工方法及び研削装置
JP2007067082A (ja) * 2005-08-30 2007-03-15 Disco Abrasive Syst Ltd ウエーハの穿孔方法
US7772116B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Methods of forming blind wafer interconnects
US20070228425A1 (en) * 2006-04-04 2007-10-04 Miller Gayle W Method and manufacturing low leakage MOSFETs and FinFETs
TW200917391A (en) * 2007-06-20 2009-04-16 Vertical Circuits Inc Three-dimensional circuitry formed on integrated circuit device using two-dimensional fabrication

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6366931A (ja) * 1986-09-08 1988-03-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2006231411A (ja) * 2000-09-13 2006-09-07 Hamamatsu Photonics Kk レーザ加工方法
JP2002305282A (ja) * 2001-04-06 2002-10-18 Shinko Electric Ind Co Ltd 半導体素子とその接続構造及び半導体素子を積層した半導体装置
JP2005012177A (ja) * 2003-05-29 2005-01-13 Furukawa Electric Co Ltd:The 貫通構造を有する薄膜化回路基板の製造方法と保護用粘着テープ
JP2005123425A (ja) * 2003-10-17 2005-05-12 Toshiba Corp 半導体基板の製造方法、半導体基板及び半導体装置の製造方法
JP2005252126A (ja) * 2004-03-08 2005-09-15 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2006245043A (ja) * 2005-02-28 2006-09-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法及び発光素子
JP2006245467A (ja) * 2005-03-07 2006-09-14 Disco Abrasive Syst Ltd レーザー加工方法およびレーザー加工装置
JP2006247674A (ja) * 2005-03-09 2006-09-21 Disco Abrasive Syst Ltd レーザー加工装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177430A (ja) * 2009-01-29 2010-08-12 Disco Abrasive Syst Ltd ウエーハの処理方法

Also Published As

Publication number Publication date
US20080076256A1 (en) 2008-03-27

Similar Documents

Publication Publication Date Title
JP6166034B2 (ja) ウエーハの加工方法
US7994026B2 (en) Plasma dicing apparatus and method of manufacturing semiconductor chips
JP5331500B2 (ja) ウエーハの処理方法
CN106847747B (zh) 晶片的分割方法
JP2009043992A (ja) ウエーハの加工方法
JP6509744B2 (ja) フィルムフレームウェハアプリケーションのためのエッチングチャンバシールドリングを用いたレーザ・プラズマエッチングウェハダイシング
US6784112B2 (en) Method for surface treatment of silicon based substrate
CN108231676B (zh) 晶片的加工方法
JP2008073740A (ja) ビアホールの加工方法
CN110364482B (zh) 晶片的加工方法
JP2005252126A (ja) ウエーハの加工方法
JP2014120494A (ja) ウエーハの加工方法
JP2009200140A (ja) 半導体チップの製造方法
KR20140083870A (ko) 웨이퍼의 가공 방법
JP2008130818A (ja) レーザー加工装置
US20170033007A1 (en) Laser processing method
JP2010016116A (ja) 半導体デバイスの製造方法
CN110364481B (zh) 晶片的加工方法
JP2006294913A (ja) ウェーハの分割方法
JP5619382B2 (ja) ウエーハの加工方法
JP2021190557A (ja) ウェーハの加工方法
JP4731244B2 (ja) ウエーハの分割方法
US11456213B2 (en) Processing method of wafer
JP2008010659A (ja) ビアホールの加工方法
JP2009194097A (ja) ウエーハの分割方法および分割装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111027

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120515