CN110364482B - 晶片的加工方法 - Google Patents

晶片的加工方法 Download PDF

Info

Publication number
CN110364482B
CN110364482B CN201910260665.9A CN201910260665A CN110364482B CN 110364482 B CN110364482 B CN 110364482B CN 201910260665 A CN201910260665 A CN 201910260665A CN 110364482 B CN110364482 B CN 110364482B
Authority
CN
China
Prior art keywords
wafer
processing
grinding
back surface
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910260665.9A
Other languages
English (en)
Other versions
CN110364482A (zh
Inventor
西田吉辉
饭田英一
横尾晋
高桥宏行
千东谦太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN110364482A publication Critical patent/CN110364482A/zh
Application granted granted Critical
Publication of CN110364482B publication Critical patent/CN110364482B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/083—Devices involving movement of the workpiece in at least one axial direction
    • B23K26/0853—Devices involving movement of the workpiece in at least in two axial directions, e.g. in a plane
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Abstract

提供晶片的加工方法，能够抑制对晶片实施等离子加工时产生放电，从而能够防止器件的破损。一种晶片的加工方法，该晶片在间隔道上形成有含有金属层的图案，其中，该晶片的加工方法具有如下的步骤：沿着形成有图案的间隔道照射激光束，将图案去除并且形成深度超过晶片的完工厚度的激光加工槽；将保护部件粘贴于形成有激光加工槽的晶片的正面侧；对晶片的背面侧进行磨削而将晶片薄化至完工厚度并使激光加工槽在晶片的背面露出，从而将晶片分割成多个器件芯片；将通过晶片的磨削而形成于晶片的背面侧的破碎层去除；以及通过使用了惰性气体的等离子加工在破碎层已被去除的晶片的背面侧形成应变层。

Description

晶片的加工方法
技术领域
本发明涉及晶片的加工方法，该晶片在间隔道上形成有含有金属层的图案。
背景技术
将在正面上形成有IC(Integrated Circuit：集成电路)等器件的晶片沿着间隔道(分割预定线)进行分割，从而得到分别包含器件的多个器件芯片。该晶片的分割例如使用安装有对晶片进行切削的圆环状的切削刀具的切削装置来进行。使切削刀具旋转而沿着间隔道切入至晶片，从而对晶片进行切削、分割。
通过晶片的分割而得到的器件芯片内置于各种电子设备中，近年来，随着电子设备的小型化、薄型化，也要求器件芯片小型化、薄型化。因此，使用利用磨削磨具对晶片的背面进行磨削而使器件芯片薄化的方法。
当利用磨削磨具对晶片的背面进行磨削时，在所磨削的区域形成微细的凹凸或裂纹。当存在形成有该凹凸或裂纹的区域(破碎层)时，晶片的抗弯强度降低，因此在磨削加工后通过研磨垫的研磨或干蚀刻等将破碎层去除。
另一方面，已知当在晶片上残留有破碎层时，能够得到通过破碎层来捕获晶片的内部所含有的铜等金属元素的去疵效应。因此，当在晶片的背面侧形成有破碎层时，金属元素被晶片的背面侧捕获，能够防止金属元素移动至形成在晶片的正面侧的器件的附近。由此，能够抑制由于晶片内部的金属元素所导致的器件的不良(电流的泄漏等)。
但是，当为了提高晶片的抗弯强度而将破碎层去除时，去疵效应也会消失。因此，提出了如下的方法：在将破碎层去除之后，在晶片的背面上形成比破碎层更微细的凹凸或裂纹(应变)，利用形成有该应变的区域(应变层)来捕获金属元素。由此，不会显著降低晶片的抗弯强度而能够得到金属元素的去疵效应。
专利文献1中公开了如下的方法：在通过等离子蚀刻处理将对晶片的背面进行磨削而形成的破碎层去除之后，对晶片的背面照射等离子化的惰性气体而形成应变层(去疵层)。
专利文献1：日本特开2010-177430号公报
大多数情况下，在对形成于晶片的器件进行划分的间隔道上形成有包含器件评价用的TEG(Test Element Group：测试元件组)、用于在间隔道上对器件制作时所形成的绝缘膜等进行支承的柱状的金属图案(柱)等不作为器件的构成要素的金属层的图案(虚设图案)。该虚设图案与对晶片进行分割而得到的器件芯片的动作无关，因此在利用切削刀具对晶片进行切削时，该虚设图案与晶片一起被切削、去除。
但是，当通过切削刀具对含有金属层的虚设图案进行切削时，切削刀具与金属层接触而产生金属的突起(飞边)。并且，当为了对形成有该飞边的晶片形成上述应变层等而实施等离子加工时，有可能在形成有飞边的区域产生放电而使器件破损。
发明内容
本发明是鉴于该问题而完成的，其目的在于提供晶片的加工方法，能够抑制在对晶片实施等离子加工时产生放电，从而能够防止器件的破损。
根据本发明的一个方式，提供晶片的加工方法，该晶片在由多条间隔道划分的正面侧的区域中分别形成有器件，在该间隔道上形成有含有金属层的图案，该晶片的加工方法的特征在于，具有如下的步骤：激光加工步骤，沿着形成有该图案的该间隔道照射对于该晶片具有吸收性的波长的激光束，将该图案去除并且形成深度超过该晶片的完工厚度的激光加工槽；保护部件粘贴步骤，将保护部件粘贴于形成有该激光加工槽的该晶片的正面侧；磨削步骤，利用卡盘工作台隔着该保护部件对该晶片进行保持，对该晶片的背面侧进行磨削而将该晶片薄化至该完工厚度，使该激光加工槽在该晶片的背面露出而将该晶片分割成多个器件芯片；破碎层去除步骤，将通过该晶片的磨削而形成于该晶片的背面侧的破碎层去除；以及应变层形成步骤，通过使用了惰性气体的等离子加工在该破碎层已被去除的该晶片的背面侧形成应变层。
另外，在本发明的一个方式中，也可以是，在该破碎层去除步骤中，通过研磨垫的研磨加工将该破碎层去除。
另外，在本发明的一个方式中，也可以是，在该破碎层去除步骤中，通过使用了含有卤素的气体的等离子蚀刻加工将该破碎层去除。
另外，本发明的一个方式可以还具有如下的步骤：保护膜形成步骤，在该激光加工步骤之前，在该晶片的正面侧形成水溶性的保护膜；以及保护膜去除步骤，在该激光加工步骤之后，将该保护膜从该晶片的正面侧去除。
在本发明的一个方式的晶片的加工方法中，通过激光束的照射将形成于晶片的间隔道的含有金属层的图案去除，并且在晶片上形成深度超过完工厚度的激光加工槽。由此，无需使用切削刀具而能够对晶片进行加工，抑制晶片的切削时的金属飞边的产生。因此，在对晶片实施等离子加工而在晶片的背面上形成应变层时，抑制放电的产生，防止器件的损伤。
附图说明
图1是示出晶片的结构例的俯视图。
图2是示出被环状框架支承的状态的晶片的立体图。
图3是示出在晶片上形成保护膜的情况的局部剖视侧视图。
图4的(A)是示出对晶片照射激光束的情况的局部剖视侧视图，图4的(B)是形成有含有金属层的图案的间隔道的放大俯视图，图4的(C)是将含有金属层的图案去除并形成有激光加工槽的间隔道的放大俯视图。
图5是示出将形成在晶片上的保护膜去除的情况的局部剖视侧视图。
图6的(A)是示出在晶片上粘贴保护部件的情况的立体图，图6的(B)是示出粘贴有保护部件的晶片的立体图。
图7是示出对晶片的背面侧进行磨削的情况的侧视图。
图8是示出对晶片的背面侧进行研磨的情况的侧视图。
图9是示出等离子处理装置的结构例的剖视示意图。
图10是形成有应变层的状态的晶片的放大剖视图。
标号说明
11：晶片；11a：正面；11b：背面；11c：激光加工槽；13：间隔道；15：器件；17：图案；19：粘接带；21：环状框架；23：保护膜；25：TEG；27：柱；29：保护部件；31：器件芯片；33：应变层；2：旋涂机；4：转台；4a：保持面；6：夹具；8a：喷嘴；8b：喷嘴；10：激光加工装置；12：卡盘工作台；12a：保持面；14：激光照射单元；16：夹具；30：磨削装置；32：卡盘工作台；32a：保持面；34：磨削单元；36：主轴；38：安装座；40：磨削磨轮；42：磨轮基台；44：磨削磨具；46：研磨装置；48：卡盘工作台；48a：保持面；50：研磨单元；52：主轴；54：安装座；56：研磨垫；60：等离子处理装置；62：处理空间；64：真空腔室；64a：底壁；64b：上壁；64c：第1侧壁；64d：第2侧壁；64e：第3侧壁；66：开口；68：门；70：开闭机构；72：气缸；74：活塞杆；76：托架；78：排气口；80：排气机构；82：下部电极；84：上部电极；86：保持部；88：支承部；90：开口；92：绝缘部件；94：高频电源；96：工作台；98：流路；100：吸引源；102：冷却流路；104：制冷剂导入路；106：制冷剂循环机构；108：制冷剂排出路；110：气体喷出部；112：支承部；114：开口；116：绝缘部件；118：高频电源；120：升降机构；122：支承臂；124：喷出口；126：流路；128：流路；130：第1气体提供源；132：第2气体提供源；134：控制装置。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。首先，对通过本实施方式的晶片的加工方法进行加工的晶片的例子进行说明。图1是示出晶片11的结构例的俯视图。
晶片11由硅等材料形成为圆盘状，由呈格子状排列的多条间隔道(分割预定线)13划分成多个区域。另外，在晶片11的正面侧的、由间隔道13划分的区域分别形成有由IC(Integrated Circuit：集成电路)等构成的器件15。
另外，在本实施方式中，使用由硅等材料形成的圆盘状的晶片11，但对于晶片11的材质、形状、构造、大小等没有限制。例如也可以使用由硅以外的半导体、陶瓷、树脂、金属等材料形成的晶片11。同样地，对于器件15的种类、数量、形状、构造、大小、配置等也没有限制。
另外，在至少一部分的间隔道13上形成有含有金属层的图案17。图案17是包含不作为器件15的构成要素的金属层的图案(虚设图案)，图案17例如由器件评价用的TEG、用于在间隔道13上对器件制作时所形成的绝缘膜等进行支承的柱状的金属图案(柱)等构成。另外，在图1中，示出图案17配置于一部分的间隔道13的例子，但图案17也可以配置于所有的间隔道13。
沿着间隔道13对晶片11进行分割，从而得到分别包含器件15的多个器件芯片。在本实施方式中，对如下的例子进行说明：首先在晶片11的正面侧沿着间隔道13形成深度小于晶片11的厚度的槽(半切割)，然后利用磨削磨具对晶片11的背面侧进行磨削，从而将器件晶片11分割成多个器件芯片。
当在晶片11的正面侧形成槽时，例如可以使用安装有圆环状的切削刀具的切削装置。在使用切削装置的情况下，使切削刀具旋转而切入至晶片11，从而能够在晶片11上形成槽。但是，由于在至少一部分的间隔道13上形成有含有金属层的图案17，因此当利用该方法沿着间隔道13形成槽时，图案17会被切削刀具切削。
在图案17中含有金属层，当通过切削刀具对该金属层进行切削时，金属层由于切削刀具而延伸，产生金属的突起(飞边)。当该飞边残留在晶片11上时，在之后的工序(后述的应变层形成步骤等)中进行等离子加工时，担心在形成有飞边的区域产生放电而使器件15破损。
因此，在本实施方式的晶片的加工方法中，通过激光束的照射来实施图案17的去除以及晶片11的半切割。由此，无需利用切削刀具对图案17进行切削而能够对晶片11进行半切割，因此能够防止飞边的产生而抑制等离子加工时产生放电。以下，对本实施方式的晶片的加工方法的具体例进行说明。
首先，为了将晶片11保持于激光加工装置，利用环状框架对晶片11进行支承。图2是示出通过环状框架21进行支承的状态的晶片11的立体图。另外，在图2中，省略了图案17的图示。
沿着由树脂等形成的圆盘状的粘接带19的外周粘贴环状框架21，并且将晶片11的背面11b侧粘贴于粘接带19。由此，晶片11在正面11a向上方露出的状态下支承于环状框架21。
接着，在晶片11的正面11a侧形成水溶性的保护膜(保护膜形成步骤)。图3是示出在晶片11的正面11a侧形成水溶性的保护膜23的情况的局部剖视侧视图。保护膜23例如可以使用旋涂机2来形成。旋涂机2具有：转台4，其对晶片11进行支承；多个夹具6，其对支承晶片11的环状框架21进行固定；以及喷嘴8a，其朝向晶片11喷射由水溶性树脂等形成的保护膜23的材料。
首先，将晶片11配置于转台4上，并且通过夹具6对环状框架21进行固定。转台4的上表面的一部分成为隔着粘接带19而对晶片11进行吸引保持的保持面4a。该保持面4a经由形成于转台4的内部的吸引路(未图示)等而与吸引源(未图示)连接。使吸引源的负压作用于保持面4a，从而通过转台4对晶片11进行吸引保持。
另外，也可以代替转台4而使用利用机械方法或电学方法等对晶片11进行保持的卡盘工作台。
并且，一边使利用保持面4a对晶片11进行吸引保持的转台4绕与铅垂方向大致平行的旋转轴旋转，一边从配设于转台4的上方的喷嘴8a喷射PVA(聚乙烯醇)、PEG(聚乙二醇)等水溶性的树脂。由此，附着于晶片11的水溶性的树脂通过离心力而流动至晶片11的外周部，在晶片11的正面11a侧形成有水溶性的保护膜23。
形成保护膜23是为了防止在之后的工序中对晶片11的正面11a照射激光束时从加工区域飞散的微粒(碎屑)附着于晶片11的正面11a上。但是，保护膜形成步骤不一定需要实施，例如当在不容易产生碎屑的加工条件下进行激光束的照射的情况下、碎屑的附着不容易成为问题的情况下等，也可以省略保护膜形成步骤。
接着，沿着形成有图案17的间隔道13照射对于晶片11具有吸收性的波长的激光束，将图案17去除，并且形成深度超过晶片11的完工厚度的激光加工槽(激光加工步骤)。对晶片11的激光束的照射使用激光加工装置来进行。图4的(A)是示出对晶片11照射激光束的情况的局部剖视侧视图。
激光加工装置10具有：卡盘工作台12，其对晶片11进行吸引保持；激光照射单元14，其照射对于晶片11具有吸收性的波长的激光束；以及多个夹具16，它们对支承晶片11的环状框架21进行固定。
首先，将晶片11配置在卡盘工作台12上，并且通过夹具16对环状框架21进行固定。卡盘工作台12的上表面的一部分成为隔着粘接带19而对晶片11进行吸引保持的保持面12a。该保持面12a经由形成于卡盘工作台12的内部的吸引路(未图示)等而与吸引源(未图示)连接。
另外，也可以代替卡盘工作台12而使用利用机械方法或电学方法等对晶片11进行保持的卡盘工作台。
在隔着粘接带19而将晶片11配置在卡盘工作台12的保持面12a上的状态下，使吸引源的负压作用于保持面12a，从而通过卡盘工作台12对晶片11进行吸引保持。并且，使保持着晶片11的状态的卡盘工作台12移动至激光照射单元14的下方。
接着，从激光照射单元14对晶片11照射激光束。激光照射单元14具有照射对于晶片11具有吸收性的波长的脉冲激光束的功能。另外，当在晶片11的正面11a侧形成有保护膜23的情况下，隔着保护膜23对晶片11照射激光束。
一边从激光照射单元14对晶片11照射激光束，一边使卡盘工作台12沿着间隔道13的长度方向(图中的箭头A所示的方向)移动，以便沿着间隔道13照射激光束。由此，能够对晶片11进行烧蚀加工，在晶片11的正面11a侧沿着间隔道13形成直线状的激光加工槽11c。
另外，当对形成有图案17的间隔道13照射激光束时，通过激光束的照射将图案17去除。图4的(B)是形成有图案17的间隔道13的放大俯视图。在图4的(B)中，作为图案17，示出了该图案17形成有器件评价用的TEG 25和柱27的例子，该柱27是用于在间隔道上对器件15的制作时所形成的绝缘膜等进行支承的柱状的金属图案。另外，在图4的(B)中，在形成有TEG 25和柱27的区域分别带有影线。
当沿着间隔道13照射激光束时，也对TEG 25和柱27照射激光束而将TEG 25和柱27去除。图4的(C)是TEG 25和柱27已被去除并形成有激光加工槽11c的间隔道13的放大俯视图。在图4的(C)中，在形成有激光加工槽11c的区域带有影线。另外，图案17主要在器件15的制造过程中使用，与对晶片11进行分割而得到的器件芯片的动作无关，因此即使去除图案17，也不会影响器件芯片的功能。
对同一间隔道13多次照射激光束直至形成深度超过晶片11的完工厚度的激光加工槽11c为止。另外，晶片11的完工厚度与将晶片11最终加工成器件芯片时的该器件芯片的厚度相对应。
激光束的照射条件(激光束的功率、光斑直径、重复频率等)设定成能够在晶片11上形成激光加工槽11c且能够去除图案17。另外，可以使激光束的照射条件在去除图案17时和在晶片11上形成激光加工槽11c时变更。
另外，无需通过激光束的照射将图案17完全去除。在图4的(C)中示出在间隔道13上残留有柱27的一部分的例子。
在该激光加工步骤中，不使用切削刀具而是使用激光束照射单元14将含有金属层的图案17去除。因此，能够防止在将图案17去除的过程中产生飞边，能够抑制在之后的工序中实施等离子加工时的放电。
接着，从晶片11的正面11a侧将保护膜23去除(保护膜去除步骤)。图5是示出将形成于晶片11的正面11a侧的水溶性的保护膜23去除的情况的局部剖视侧视图。
首先，与保护膜形成步骤同样地，通过转台4对晶片11进行吸引保持。然后，一边使利用保持面4a对晶片11进行吸引保持的转台4绕与铅垂方向大致平行的旋转轴旋转，一边从位于转台4的上方的喷嘴8b喷射纯水。由此，将形成于晶片11的正面11a侧的水溶性的保护膜23与堆积在晶片11上的碎屑一起去除。
这样，保护膜23通过水溶性的树脂形成(保护膜形成步骤)，因此能够通过纯水冲掉。因此，能够极其容易地将保护膜23去除。另外，保护膜23的去除也可以通过对晶片11喷射纯水和气体(空气等)的混合流体来进行。
另外，在不实施保护膜形成步骤而未在晶片11的正面11a上形成保护膜的情况下，也不需要实施保护膜去除步骤。
接着，在晶片11的正面11a侧粘贴保护部件(保护部件粘贴步骤)。图6的(A)是示出在晶片11上粘贴保护部件29的情况的立体图。如图6的(A)所示，在晶片11的正面11a侧按照覆盖器件15的方式粘贴圆盘状的保护部件29。作为保护部件29，例如可以使用由具有柔软性的树脂等构成的带。
图6的(B)是示出粘贴有保护部件29的晶片11的立体图。通过保护部件29在之后的工序(磨削步骤、破碎层去除步骤以及应变层形成步骤)中对形成于晶片11的正面11a侧的器件15进行保护。另外，在图6的(B)中，示出晶片11从粘接带19剥离而从环状框架21脱离的状态。
接着，对晶片11的背面11b侧进行磨削而将晶片11薄化至完工厚度，使激光加工槽11c在背面11b露出而将晶片11分割成多个器件芯片(磨削步骤)。图7是示出对晶片11的背面11b侧进行磨削的情况的侧视图。
晶片11的磨削例如使用图7所示的磨削装置30来进行。磨削装置30具有用于对晶片11进行吸引保持的卡盘工作台32。卡盘工作台32与电动机等旋转驱动源(未图示)连结，绕与铅垂方向大致平行的旋转轴旋转。另外，在卡盘工作台32的下方设置有移动机构(未图示)，该移动机构具有使卡盘工作台32在水平方向上移动的功能。
通过卡盘工作台32的上表面构成对晶片11进行吸引保持的保持面32a。保持面32a经由形成于卡盘工作台32的内部的吸气路(未图示)等而与吸引源(未图示)连接。在将晶片11隔着保护部件29而配置在保持面32a上的状态下，使吸引源的负压作用于保持面32a，从而通过卡盘工作台32对晶片11进行吸引保持。
另外，也可以代替该卡盘工作台32而使用利用机械方法或电学方法等对晶片11进行保持的卡盘工作台。
在卡盘工作台32的上方配置有磨削单元34。磨削单元34具有通过升降机构(未图示)进行支承的主轴壳体(未图示)。在主轴壳体中收纳有主轴36，在主轴36的下端部固定有圆盘状的安装座38。
在安装座38的下表面上安装有与安装座38大致相同直径的磨削磨轮40。磨削磨轮40具有由不锈钢、铝等金属材料形成的磨轮基台42。在磨轮基台42的下表面上排列有多个磨削磨具44。
在主轴36的上端侧(基端侧)连结有电动机等旋转驱动源(未图示)，磨削磨轮40通过从该旋转驱动源产生的力而绕与铅垂方向大致平行的旋转轴旋转。在磨削单元34的内部或附近设置有用于对晶片11等提供纯水等磨削液的喷嘴(未图示)。
在对晶片11进行磨削时，首先在将晶片11隔着保护部件29而配置在保持面32a上的状态下，使吸引源的负压作用于保持面32a。由此，晶片11在背面11b侧向上方露出的状态下被卡盘工作台32吸引保持。
接着，使卡盘工作台32移动至磨削单元34的下方。然后，一边分别使卡盘工作台32和磨削磨轮40旋转并将磨削液提供至晶片11的背面11b侧，一边使主轴36下降。另外，主轴36的位置和下降速度调整成磨削磨具44的下表面利用适当的力对晶片11的背面11b侧进行按压。由此，对背面11b侧进行磨削而将晶片11薄化。
当将晶片11薄化而使激光加工槽11c在晶片11的背面11b露出时，晶片11被分割成分别包含器件15的多个器件芯片。并且，当晶片11薄化至完工厚度时，磨削加工完成。
另外，在本实施方式中，使用一组磨削单元对晶片11进行磨削，但也可以使用两组以上的磨削单元对晶片11进行磨削。在该情况下，例如使用包含直径较大的磨粒的磨削磨具进行粗磨削，使用包含直径较小的磨粒的磨削磨具进行精磨削，从而不会大幅延长磨削所需的时间而提高背面11b的平坦性。
当利用磨削磨具对晶片11的背面11b侧进行磨削时，在晶片11的背面11b侧形成有微细的凹凸或裂纹。当存在形成有该凹凸或裂纹的区域(破碎层)时，对晶片11进行分割而得到的器件芯片的抗弯强度降低。因此，将形成于晶片11的背面11b侧的破碎层去除(破碎层去除步骤)。破碎层例如能够通过使用研磨垫的研磨加工而去除。图8是示出通过研磨垫对晶片11的背面11b侧进行研磨的情况的侧视图。
晶片11的研磨例如使用图8所示的研磨装置46来进行。研磨装置46具有用于对晶片11进行吸引保持的卡盘工作台48。卡盘工作台48与电动机等旋转驱动源(未图示)连结，绕与铅垂方向大致平行的旋转轴旋转。另外，在卡盘工作台48的下方设置有移动机构(未图示)，该移动机构具有使卡盘工作台48在水平方向上移动的功能。
通过卡盘工作台48的上表面构成对晶片11进行吸引保持的保持面48a。保持面48a经由形成于卡盘工作台48的内部的吸气路(未图示)等而与吸引源(未图示)连接。在将晶片11隔着保护部件29而配置在保持面48a上的状态下，使吸引源的负压作用于保持面48a，从而晶片11被卡盘工作台48吸引保持。
另外，也可以代替该卡盘工作台48而使用利用机械方法或电学方法等对晶片11进行保持的卡盘工作台。
在卡盘工作台48的上方配置有研磨单元50。研磨单元50具有支承于升降机构(未图示)的主轴壳体(未图示)。在主轴壳体中收纳有主轴52，在主轴52的下端部固定有圆盘状的安装座54。
在安装座54的下表面上安装有研磨垫56。该研磨垫56例如包含由无纺布或发泡聚氨酯等形成的研磨布。在主轴52的上端侧(基端侧)连结有包含电动机等的旋转驱动源(未图示)，研磨垫56通过由该旋转驱动源产生的力而绕与铅垂方向大致平行的旋转轴旋转。
另外，可以在研磨单元50的内部形成有用于对卡盘工作台48所保持的晶片11提供研磨液的提供路(未图示)。通过该提供路，能够将在对晶片11具有反应性的液体中分散有磨粒的浆料等作为研磨液而提供至晶片11。
在破碎层去除步骤中，首先使保护部件29与卡盘工作台48的保持面48a接触，并作用吸引源的负压。由此，晶片11在其背面11b侧向上方露出的状态下被卡盘工作台48吸引保持。另外，晶片11通过磨削步骤而分割成多个器件芯片31。
接着，使卡盘工作台48移动至研磨单元50的下方。并且，一边对晶片11的背面11b侧提供研磨液，一边分别使卡盘工作台48和研磨垫56旋转，并使主轴52下降。另外，主轴52的下降量被调整成研磨垫56的下表面(研磨面)对晶片11的背面11b侧进行按压的程度。
这样，通过对晶片11的背面11b进行研磨，将因磨削步骤中的磨削加工而形成在晶片11的背面11b侧的破碎层去除。通过将破碎层去除，能够提高器件芯片31的抗弯强度。
另外，在上述中，对向晶片11提供研磨液而进行的湿式研磨进行了说明，但晶片11的研磨也可以采用不使用研磨液的干式研磨。另外，破碎层的去除的方法不限于研磨垫56的研磨加工。例如也可以通过使用卤素气体的等离子蚀刻加工将破碎层去除。在后文对等离子蚀刻加工的详细情况进行叙述。
接着，通过使用惰性气体的等离子加工，在晶片11的背面11b侧形成由微细的凹凸或裂纹构成的应变(应变层形成步骤)。在该应变的形成中可以使用等离子处理装置。图9是示出能够用于应变的形成的等离子处理装置60的结构例的剖视示意图。
等离子处理装置60具有形成处理空间62的真空腔室64。真空腔室64形成为长方体状，真空腔室64包含底壁64a、上壁64b、第1侧壁64c、第2侧壁64d、第3侧壁64e以及第4侧壁(未图示)，在第2侧壁64d上设置有用于对晶片11进行搬入搬出的开口66。
在开口66的外侧设置有对开口66进行开闭的门68。该门68通过开闭机构70进行上下移动。开闭机构70包含气缸72和活塞杆74。气缸72借助托架76而固定于真空腔室64的底壁64a，活塞杆74的前端与门68的下部连结。
利用开闭机构70将门68打开，从而能够通过开口66而将晶片11搬入至真空腔室64的处理空间62，或者将晶片11从真空腔室64的处理空间62搬出。在真空腔室64的底壁64a形成有排气口78。该排气口78与真空泵等排气机构80连接。
在真空腔室64的处理空间62中按照对置的方式配置有下部电极82和上部电极84。下部电极82由导电性的材料形成，包含圆盘状的保持部86；以及从保持部86的下表面中央向下方突出的圆柱状的支承部88。
支承部88贯穿插入至形成于真空腔室64的底壁64a的开口90。在开口90内，在底壁64a与支承部88之间配置有环状的绝缘部件92，真空腔室64与下部电极82绝缘。下部电极82在真空腔室64的外部与高频电源94连接。
在保持部86的上表面形成有凹部，在该凹部设置有载置晶片11的工作台96。在工作台96中形成有吸引路(未图示)，该吸引路通过形成于下部电极82的内部的流路98而与吸引源100连接。
另外，在保持部86的内部形成有冷却流路102。冷却流路102的一端通过形成于支承部88的制冷剂导入路104而与制冷剂循环机构106连接，冷却流路102的另一端通过形成于支承部88的制冷剂排出路108而与制冷剂循环机构106连接。当使该制冷剂循环机构106进行动作时，制冷剂按照制冷剂导入路104、冷却流路102、制冷剂排出路108的顺序流动，从而对下部电极82进行冷却。
上部电极84由导电性的材料形成，上部电极84包含：圆盘状的气体喷出部110；以及从气体喷出部110的上表面中央向上方突出的圆柱状的支承部112。支承部112贯穿插入至形成于真空腔室64的上壁64b的开口114。在开口114内，在上壁64b与支承部112之间配置有环状的绝缘部件116，真空腔室64与上部电极84绝缘。
上部电极84在真空腔室64的外部与高频电源118连接。另外，在支承部112的上端部安装有与升降机构120连结的支承臂122，上部电极84通过该升降机构120和支承臂122上下移动。
在气体喷出部110的下表面上设置有多个喷出口124。该喷出口124通过形成于气体喷出部110的流路126以及形成于支承部112的流路128而与第1气体提供源130以及第2气体提供源132连接。通过第1气体提供源130、第2气体提供源132、流路126、128以及喷出口124构成将气体导入至真空腔室64内的气体导入部。
开闭机构70、排气机构80、高频电源94、吸引源100、制冷剂循环机构106、高频电源118、升降机构120、第1气体提供源130、第2气体提供源132等与控制装置134连接。
从排气机构80将与处理空间62的压力相关的信息输入至控制装置134。另外，从制冷剂循环机构106将与制冷剂的温度相关的信息(即、与下部电极82的温度相关的信息)输入至控制装置134。
另外，从第1气体提供源130、第2气体提供源132将与各气体的流量相关的信息输入至控制装置134。控制装置134根据这些信息、从用户输出的其他信息等，输出对上述的等离子处理装置60的各构成要素进行控制的控制信号。
在应变层形成步骤中，首先利用开闭机构70使等离子处理装置60的门68下降。接着，通过开口66将晶片11搬入至真空腔室64的处理空间62，将晶片11按照背面11b侧向上方露出的方式载置于下部电极82的工作台96。另外，优选在晶片11的搬入时，利用升降机构120使上部电极84上升，预先扩展下部电极82与上部电极84之间的间隔。
然后，作用吸引源100的负压而将晶片11固定在工作台96上。另外，利用开闭机构70使门68上升而使处理空间62密闭。另外，利用升降机构120对上部电极84的高度位置进行调节，以便上部电极84与下部电极82成为适合等离子加工的规定的位置关系。另外，使排气机构80动作而使处理空间62为真空(低压)。
另外，当在处理空间62的减压之后难以通过吸引源100的负压对晶片11进行保持的情况下，通过电子力(代表地为静电引力)等将晶片11保持在工作台96上。例如，在工作台96的内部埋入电极，对该电极提供电力，从而能够使电的力作用于工作台96与晶片11之间。
在该状态下，一边按照规定的流量提供等离子加工用的气体，一边对下部电极82和上部电极84提供规定的高频电力。在本实施方式的应变层形成步骤中，将处理空间62内维持为规定的压力(例如5Pa以上且50Pa以下)，一边从第1气体提供源130按照规定的流量提供稀有气体等惰性气体，一边对下部电极82和上部电极84赋予规定的高频电力(例如1000W以上且3000W以下)。
由此，在下部电极82与上部电极84之间产生等离子，由等离子化的惰性气体产生的离子被吸引至下部电极82侧，并照射至晶片11的背面11b。然后，对晶片11的背面11b进行溅射，在背面11b上形成微细的凹凸或裂纹(应变)。形成有该应变的区域(应变层)作为捕获晶片11的内部所含有的金属元素的去疵层发挥功能。
图10是形成有应变层33的状态的晶片11的放大剖视图。经过磨削步骤而分割成多个器件芯片31的晶片11隔着保护部件29而配置在工作台96上，晶片11的背面11b侧朝向上部电极84(参照图9)露出。当对该晶片11实施使用惰性气体的等离子加工时，在晶片11的背面11b侧形成应变层33。
在该应变层形成步骤中，对晶片11实施等离子加工，该晶片11未通过使用了切削刀具的切削而是通过激光束照射所实现的烧蚀加工去除了图案17(参照图4)，抑制了飞边的产生。因此，能够抑制等离子加工时产生放电，能够防止器件15的破损。
通过应变层33的形成，得到在晶片11的背面11b侧捕获晶片11的内部所含有的金属元素的去疵效应。另外，通过等离子加工形成的应变层33与在磨削步骤中形成的破碎层相比，其厚度显著小(例如为1/10以下)。因此，不会因应变层33的形成而大幅降低晶片11的抗弯强度。
如上所述，在本实施方式的晶片的加工方法中，通过激光束的照射将形成于晶片11的间隔道13的含有金属层的图案17去除，并且在晶片11上形成深度超过完工厚度的激光加工槽11c。由此，无需使用切削刀具而能够对晶片11进行加工，从而抑制飞边的产生。因此，能够防止在对晶片11实施等离子加工而在晶片11的背面11b上形成应变层33时，由于对飞边的放电所导致的器件的损伤。
另外，在本实施方式中，对将通过研磨垫56的研磨加工而将破碎层去除的破碎层去除步骤进行了说明(参照图8)，但在破碎层去除步骤中，也可以通过使用图9所示的等离子处理装置60的等离子蚀刻加工将破碎层去除。
在通过等离子蚀刻加工将破碎层去除的情况下，与图10同样地，将分割成多个器件芯片31的晶片11隔着保护部件29而配置在等离子处理装置60的工作台96上。在该状态下一边提供蚀刻用的气体，一边对下部电极82和上部电极84提供高频电力。
具体而言，将处理空间62内维持为规定的压力(例如50Pa以上且300Pa以下)，一边从第2气体提供源132按照规定的流量提供SF6等含卤素的气体，一边对下部电极82和上部电极84赋予规定的高频电力(例如1000W以上且3000W以下)。另外，下部电极82与上部电极84之间的距离比应变层形成步骤的实施时宽。由此，施加至晶片11的电压比实施应变层形成步骤时低。
通过上述的工序，在下部电极82与上部电极84之间产生等离子，通过等离子所产生的活性物质作用于晶片11的背面11b而对晶片11的背面11b进行蚀刻。这样，将形成于晶片11的背面11b的破碎层去除。
该等离子蚀刻加工也对经过激光加工步骤而抑制了飞边的产生的晶片11进行。因此，在破碎层去除步骤中也能够抑制放电而防止器件15的损伤。
除此以外，上述实施方式的结构、方法等只要不脱离本发明的目的的范围，则可以适当变更并实施。

Claims (4)

1.一种晶片的加工方法，该晶片在由多条间隔道划分的正面侧的区域中分别形成有器件，在该间隔道上形成有TEG即测试元件组、和柱，该晶片的加工方法的特征在于，具有如下的步骤：
激光加工步骤，沿着形成有该TEG和该柱的该间隔道照射对于该晶片具有吸收性的波长的激光束，将该TEG和该柱去除并且形成深度超过该晶片的完工厚度的激光加工槽；
保护部件粘贴步骤，将保护部件粘贴于形成有该激光加工槽的该晶片的正面侧；
磨削步骤，利用卡盘工作台隔着该保护部件对该晶片进行保持，对该晶片的背面侧进行磨削而将该晶片薄化至该完工厚度，使该激光加工槽在该晶片的背面露出而将该晶片分割成多个器件芯片；
破碎层去除步骤，将通过该晶片的磨削而形成于该晶片的背面侧的破碎层去除；以及
应变层形成步骤，通过使用了惰性气体的等离子加工在该破碎层已被去除的该晶片的背面侧形成应变层。
2.根据权利要求1所述的晶片的加工方法，其特征在于，
在该破碎层去除步骤中，通过研磨垫的研磨加工将该破碎层去除。
3.根据权利要求1所述的晶片的加工方法，其特征在于，
在该破碎层去除步骤中，通过使用了含有卤素的气体的等离子蚀刻加工将该破碎层去除。
4.根据权利要求1至3中的任意一项所述的晶片的加工方法，其特征在于，
该晶片的加工方法还具有如下的步骤：
保护膜形成步骤，在该激光加工步骤之前，在该晶片的正面侧形成水溶性的保护膜；以及
保护膜去除步骤，在该激光加工步骤之后，将该保护膜从该晶片的正面侧去除。
CN201910260665.9A 2018-04-09 2019-04-02 晶片的加工方法 Active CN110364482B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018074776A JP7083573B2 (ja) 2018-04-09 2018-04-09 ウェーハの加工方法
JP2018-074776 2018-04-09

Publications (2)

Publication Number Publication Date
CN110364482A CN110364482A (zh) 2019-10-22
CN110364482B true CN110364482B (zh) 2024-04-12

Family

ID=67991587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910260665.9A Active CN110364482B (zh) 2018-04-09 2019-04-02 晶片的加工方法

Country Status (7)

Country Link
US (1) US10790193B2 (zh)
JP (1) JP7083573B2 (zh)
KR (1) KR20190118123A (zh)
CN (1) CN110364482B (zh)
DE (1) DE102019204972A1 (zh)
SG (1) SG10201902671UA (zh)
TW (1) TWI783139B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189497B2 (en) * 2019-05-17 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Chemical mechanical planarization using nano-abrasive slurry
JP7321652B2 (ja) * 2019-12-27 2023-08-07 株式会社ディスコ ディスプレイパネルの製造方法
JP2022065451A (ja) * 2020-10-15 2022-04-27 株式会社ディスコ レーザー加工方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177430A (ja) * 2009-01-29 2010-08-12 Disco Abrasive Syst Ltd ウエーハの処理方法
JP2011176035A (ja) * 2010-02-23 2011-09-08 Disco Corp ウエーハの洗浄方法
CN103681267A (zh) * 2012-09-20 2014-03-26 株式会社迪思科 吸气层形成方法
JP2015115538A (ja) * 2013-12-13 2015-06-22 株式会社東京精密 ウェーハ加工方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4630692B2 (ja) * 2005-03-07 2011-02-09 株式会社ディスコ レーザー加工方法
JP5151975B2 (ja) * 2006-02-24 2013-02-27 三菱電機株式会社 半導体装置の製造方法
US7776655B2 (en) * 2008-12-10 2010-08-17 Stats Chippac, Ltd. Semiconductor device and method of forming conductive pillars in recessed region of peripheral area around the device for electrical interconnection to other devices
JP2011243906A (ja) * 2010-05-21 2011-12-01 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5600035B2 (ja) * 2010-06-30 2014-10-01 株式会社ディスコ ウエーハの分割方法
US9048309B2 (en) * 2012-07-10 2015-06-02 Applied Materials, Inc. Uniform masking for wafer dicing using laser and plasma etch
JP2016001677A (ja) * 2014-06-12 2016-01-07 株式会社ディスコ ウエーハの加工方法
SG11201808212XA (en) * 2016-03-30 2018-10-30 Lintec Corp Film adhesive, semiconductor processing sheet, and method for manufacturing semiconductor apparatus
JP6781639B2 (ja) * 2017-01-31 2020-11-04 株式会社ディスコ ウエーハ生成方法
JP7083572B2 (ja) * 2018-04-09 2022-06-13 株式会社ディスコ ウェーハの加工方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177430A (ja) * 2009-01-29 2010-08-12 Disco Abrasive Syst Ltd ウエーハの処理方法
JP2011176035A (ja) * 2010-02-23 2011-09-08 Disco Corp ウエーハの洗浄方法
CN103681267A (zh) * 2012-09-20 2014-03-26 株式会社迪思科 吸气层形成方法
JP2015115538A (ja) * 2013-12-13 2015-06-22 株式会社東京精密 ウェーハ加工方法

Also Published As

Publication number Publication date
CN110364482A (zh) 2019-10-22
JP2019186364A (ja) 2019-10-24
KR20190118123A (ko) 2019-10-17
TW201944481A (zh) 2019-11-16
TWI783139B (zh) 2022-11-11
US20190311952A1 (en) 2019-10-10
US10790193B2 (en) 2020-09-29
JP7083573B2 (ja) 2022-06-13
DE102019204972A1 (de) 2019-10-10
SG10201902671UA (en) 2019-11-28

Similar Documents

Publication Publication Date Title
US9379015B2 (en) Wafer processing method
JP5331500B2 (ja) ウエーハの処理方法
TW201643957A (zh) 晶圓的分割方法
CN110364482B (zh) 晶片的加工方法
CN110364481B (zh) 晶片的加工方法
US20080064187A1 (en) Production Method for Stacked Device
JP2006210577A (ja) ウェーハの分割方法
JP7154697B2 (ja) 被加工物の加工方法
KR100995024B1 (ko) 반도체 웨이퍼의 가공방법
JP7292803B2 (ja) ウェーハの加工方法
KR20180066852A (ko) 웨이퍼의 제조 방법
KR20230094980A (ko) 디바이스 칩의 제조 방법
JP7229631B2 (ja) ウェーハの加工方法
JP2023056102A (ja) デバイスチップの製造方法
JP2023056101A (ja) デバイスチップの製造方法
JP2023172142A (ja) チップの製造方法
JP2020068342A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant