JP2008010659A - ビアホールの加工方法 - Google Patents

ビアホールの加工方法 Download PDF

Info

Publication number
JP2008010659A
JP2008010659A JP2006180088A JP2006180088A JP2008010659A JP 2008010659 A JP2008010659 A JP 2008010659A JP 2006180088 A JP2006180088 A JP 2006180088A JP 2006180088 A JP2006180088 A JP 2006180088A JP 2008010659 A JP2008010659 A JP 2008010659A
Authority
JP
Japan
Prior art keywords
substrate
insulating film
hole
via hole
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006180088A
Other languages
English (en)
Inventor
Yoji Morikazu
洋司 森數
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2006180088A priority Critical patent/JP2008010659A/ja
Priority to US11/808,719 priority patent/US7618892B2/en
Publication of JP2008010659A publication Critical patent/JP2008010659A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26

Abstract

【課題】メタルコンタミが発生しても金属原子が基板の内部に拡散することを防止できるビアホールの加工方法を提供する。
【解決手段】基板の表面に絶縁膜が積層され複数のデバイスが形成されているとともにデバイスにボンディングパッドが形成されているウエーハに、基板の裏面側からパルスレーザー光線を照射してボンディングパッドに達するビアホールを形成するビアホールの加工方法であって、基板の裏面側からパルスレーザー光線を照射し、基板に積層された絶縁膜に達する未貫通穴を形成する第１の加工穴形成工程と、第１の加工穴形成工程によって基板に形成された未貫通穴の内周面に絶縁膜を被覆する絶縁膜被覆工程と、絶縁膜被覆工程によって内周面に絶縁膜が被覆された未貫通穴にパルスレーザー光線を照射し、ボンディングパッドに達するビアホールを形成する第２の加工穴形成工程とを含む。
【選択図】図８

Description

本発明は、基板の表面に複数のデバイスが形成されているとともにデバイスにボンディングパッドが形成されているウエーハに、基板の裏面側からパルスレーザー光線を照射してボンディングパッドに達するビアホールを形成するビアホールの加工方法に関する。
半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に配列されたストリートと呼ばれる分割予定ラインによって複数の領域が区画され、この区画された領域にＩＣ、ＬＳＩ等のデバイスを形成する。そして、半導体ウエーハをストリートに沿って切断することによりデバイスが形成された領域を分割して個々の半導体チップを製造している。
装置の小型化、高機能化を図るため、複数の半導体チップを積層し、積層された半導体チップのボンディングパッドを接続するモジュール構造が実用化されている。このモジュール構造は、半導体ウエーハを構成する基板の表面に複数のデバイスが形成されているとともに該デバイスにボンディングパッドが形成されており、このボンディングパッドが形成された箇所に基板の裏面側からボンディングパッドに達する細孔（ビアホール）を穿設し、このビアホールにボンディングパッドと接続するアルミニウム、銅等の導電性材料を埋め込む構成である。（例えば、特許文献１参照。）
特開２００３−１６３３２３号公報
上述した半導体ウエーハに形成されるビアホールは、一般にドリルによって形成されている。しかるに、半導体ウエーハに設けられるビアホールは直径が１００〜３００μmと小さく、ドリルによる穿孔では生産性の面で必ずしも満足し得るものではない。しかも、上記ボンディングパッドの厚さは１〜５μm程度であり、ボンディングパッドを破損することなくウエーハを形成するシリコン等の基板のみにビアホールを形成するためには、ドリルを極めて精密に制御しなければならない。
上記問題を解消するために本出願人は、基板の表面に複数のデバイスが形成されているとともに該デバイスにボンディングパッドが形成されているウエーハに、基板の裏面側からパルスレーザー光線を照射してボンディングパッドに達するビアホールを効率よく形成するウエーハの穿孔方法を特願２００５−２４９６４３号として提案した。
上述したように基板に形成されたビアホールにはアルミニウム、銅等の導電性材料が埋め込まれるが、ビアホールに直接アルミニウムや銅を埋め込むと、アルミニウムや銅の原子がシリコン等からなる基板の内部に拡散してデバイスの品質を低下させるという問題がある。従って、ビアホールの内周面に絶縁膜を被覆した後に、アルミニウム、銅等の導電性材料を埋め込んでいる。
而して、上述したようにパルスレーザー光線を照射してビアホールを形成すると、シリコン等からなる基板を穿孔したレーザー光線は、僅かにボンディングパッドの裏面に照射されるので、ボンディングパッドを形成する金属の金属原子が飛散しメタルコンタミとなってビアホールの内周面に付着する。ビアホールの内周面にアルミニウムや銅の原子が付着すると、この原子がシリコン等からなる基板の内部に拡散してデバイスの品質を低下させるという問題がある。
本発明は上記事実に鑑みてなされたものであり、その主たる技術的課題は、メタルコンタミが発生しても金属原子が基板の内部に拡散することを防止できるビアホールの加工方法を提供することである。
上記主たる技術課題を解決するため、本発明によれば、基板の表面に絶縁膜が積層され複数のデバイスが形成されているとともに該デバイスにボンディングパッドが形成されているウエーハに、該基板の裏面側からパルスレーザー光線を照射してボンディングパッドに達するビアホールを形成するビアホールの加工方法であって、
該基板の裏面側からパルスレーザー光線を照射し、該基板に積層された該絶縁膜に達する未貫通穴を形成する第１の加工穴形成工程と、
該第１の加工穴形成工程によって該基板に形成された該未貫通穴の内周面に絶縁膜を被覆する絶縁膜被覆工程と、
該絶縁膜被覆工程によって内周面に絶縁膜が被覆された該未貫通穴にパルスレーザー光線を照射し、該ボンディングパッドに達するビアホールを形成する第２の加工穴形成工程と、を含む、
ことを特徴とするビアホールの加工方法が提供される。
上記デバイス層を形成する絶縁膜はニ酸化ケイ素(SiO2)であり、上記絶縁膜被覆工程は化学気相法(CVD法)により未貫通穴の内周面にニ酸化ケイ素(SiO2)を被覆する。
上記第１の加工穴形成工程において照射するパルスレーザー光線は１パルス当たりのエネルギー密度が２０〜３５J／cm2に設定され、上記第２の加工穴形成工程において照射するパルスレーザー光線は１パルス当たりのエネルギー密度が３５〜４５J／cm2に設定されている。
本発明によるビアホールの加工方法においては、第１の加工穴形成工程によって基板にデバイス層に達する未貫通穴を形成した後に、絶縁膜被覆工程を実施して未貫通穴の内周面に絶縁膜を被覆するので、第２の加工穴形成工程によってボンディングパッドに達するビアホールを形成した際にボンディングパッドの金属原子が飛散しても、飛散した金属原子は絶縁膜によって遮断される。従って、金属原子が基板の内部に拡散してデバイスの品質を低下させるという問題が解消される。
以下、本発明によるビアホールの加工方法について、添付図面を参照して、更に詳細に説明する。
図１には本発明によるビアホールの加工方法によって加工されるウエーハとしての半導体ウエーハ２の斜視図が示されており、図２には図１に示す半導体ウエーハ２の要部拡大断面図が示されている。図１および図２に示す半導体ウエーハ２は、厚さが例えば１００μmのシリコンによって形成された基板２１の表面２１aに厚さが８μm程度のニ酸化ケイ素(SiO2)からなる絶縁膜と機能膜が積層されたデバイス層２２によってＩＣ、ＬＳＩ等の複数のデバイス２３がマトリックス状に形成されている。そして、各デバイス２３は、格子状に形成されたストリート２４によって区画されている、この各デバイス２３は、全て同一の構成をしている。デバイス２３の表面にはそれぞれ複数のボンディングパッド２５が形成されている。このボンディングパッド２５は、アルミニウム、銅、金、白金、ニッケル等の金属材からなっており、厚さが例えば２μmに形成されている。
上記半導体ウエーハ２には、基板２１の裏面２１b側からパルスレーザー光線を照射しボンディングパッド２５に達するビアホールが穿設される。この半導体ウエーハ２の基板２１およびデバイス層２２にビアホールを穿設するには、図３に示すレーザー加工装置３を用いて実施する。図３に示すレーザー加工装置３は、被加工物を保持するチャックテーブル３１と、該チャックテーブル３１上に保持された被加工物にレーザー光線を照射するレーザー光線照射手段３２を具備している。チャックテーブル３１は、被加工物を吸引保持するように構成されており、図示しない加工送り機構によって図３において矢印Ｘで示す加工送り方向に移動せしめられるとともに、図示しない割り出し送り機構によって矢印Ｙで示す割り出し送り方向に移動せしめられるようになっている。
上記レーザー光線照射手段３２は、実質上水平に配置された円筒形状のケーシング３２１の先端に装着された集光器３２２からパルスレーザー光線を照射する。図示のレーザー加工装置３は、上記レーザー光線照射手段３２を構成するケーシング３２１の先端部に装着された撮像手段３３を備えている。この撮像手段３３は、可視光線によって撮像する通常の撮像素子（ＣＣＤ）の外に、被加工物に赤外線を照射する赤外線照明手段と、該赤外線照明手段によって照射された赤外線を捕らえる光学系と、該光学系によって捕らえられた赤外線に対応した電気信号を出力する撮像素子（赤外線ＣＣＤ）等で構成されており、撮像した画像信号を図示しない制御手段に送る。
以下、上述したレーザー加工装置３を用いて上記半導体ウエーハ２にビアホールを形成するビアホールの加工方法について説明する。
先ず、図３に示すレーザー加工装置３のチャックテーブル３１上に半導体ウエーハ２の表面側を載置し、チャックテーブル３１上に半導体ウエーハ２を吸引保持する。従って、半導体ウエーハ２は、基板２１の裏面２１bを上側にして保持される。
上述したように半導体ウエーハ２を吸引保持したチャックテーブル３１は、図示しない加工送り機構によって撮像手段３３の直下に位置付けられる。チャックテーブル３１が撮像手段３３の直下に位置付けられると、チャックテーブル３１上の半導体ウエーハ２は、所定の座標位置に位置付けられた状態となる。この状態で、チャックテーブル３１に保持された半導体ウエーハ２に形成されている格子状のストリート２４がX方向とY方向に平行に配設されているか否かのアライメント作業を実施する。即ち、撮像手段３３によってチャックテーブル３１に保持された半導体ウエーハ２を撮像し、パターンマッチング等の画像処理を実行してアライメント作業を行う。このとき、半導体ウエーハ２のストリート２４が形成されている基板２１の表面２１ａは下側に位置しているが、撮像手段３３が上述したように赤外線照明手段と赤外線を捕らえる光学系および赤外線に対応した電気信号を出力する撮像素子（赤外線ＣＣＤ）等で構成された撮像手段を備えているので、基板２１の裏面２１ｂから透かしてストリート２２を撮像することができる。
上述したアライメント作業を実施することにより、チャックテーブル３１上に保持された半導体ウエーハ２は、所定の座標位置に位置付けられたことになる。なお、半導体ウエーハ２の基板２１の表面２１aにデバイス層２２によって形成されたデバイス２３の表面に形成されている複数のボンディングパッド２５は、その設計上の座標位置が予めレーザー加工装置３の図示しない制御手段に格納されている。
上述したアライメント作業を実施したならば、図４に示すようにチャックテーブル３１を移動し、半導体ウエーハ２の基板２１に所定方向に形成された複数のデバイス２３における図４において最左端のデバイス２３を集光器３２２の直下に位置付ける。そして、図４において最左端のデバイス２３に形成された複数のボンディングパッド２５における最左端のボンディングパッド２５を集光器３２２の直下に位置付ける。
次に、基板２１の裏面２１b側からパルスレーザー光線を照射し、基板２１にデバイス層２２に達する未貫通穴を形成する第１の加工穴形成工程を実施する。この第１の加工穴形成工程においては、レーザー光線照射手段３２の集光器３２２から照射するパルスレーザー光線のエネルギー密度をシリコン等の半導体基板を効率よく加工することができるが、ニ酸化ケイ素(SiO2)膜の加工は困難なエネルギー密度（１パルス当たり２５〜３５J／cm2）に設定する。そして、基板２１の裏面２１ｂ側よりレーザー光線照射手段３２の集光器３２２からパルスレーザー光線を所定パルス照射する。
なお、第１の加工穴形成工程の加工条件は、次のとおり設定されている。
レーザー光線の光源 ：ＹＶＯ４レーザーまたはＹＡＧレーザー
波長 ：３５５ｎｍ
１パルス当たりのエネルギー密度：３０J／cm2
スポット径 ：φ３０μm
上記加工条件においては、半導体ウエーハ２の基板２１がシリコンによって形成されている場合は、図４に示すように上記スポット径のスポットS1を基板２１の裏面２１b(上面)に合わせることにより、パルスレーザー光線１パルスによって５μmの深さの孔を形成することができる。従って、パルスレーザー光線を２０パルス照射することにより、図５に示すように厚さが１００μmの基板２１にはデバイス層２２の絶縁膜に達する未貫通穴２６aが形成される。このように形成された未貫通穴２６aは、内周面２６１が基板２１の裏面２１b側からデバイス層２２に向けて先細りとなるテーパー面に形成される。なお、パルスレーザー光線のスポット径がφ３０μmの場合、未貫通穴２６aにおける基板２１の裏面２１b側の直径は４０μm程度となる。従って、パルスレーザー光線のスポット径は、形成したいビアホールの直径をDとした場合、０．７５〜０．９D程度が望ましい。
なお、上述した第１の加工穴形成工程においては、エネルギー密度が比較的高い１パルス当たり３５〜６０J／cm2のパルスレーザー光線を半導体ウエーハ２の基板２１に照射してデバイス層２２の僅か手前まで加工し、その後パルスレーザー光線のエネルギー密度を１パルス当たり２０〜３５J／cm2に調整してデバイス層２２に達するまで加工することにより、デバイス層２２の絶縁膜に達する未貫通穴２６aを効率よく形成することができる。
上述した第１の加工穴形成工程を半導体ウエーハ２に形成された全てのボンディングパッド２５と対応する位置に実施したならば、第１の加工穴形成工程によって基板２１に形成された未貫通穴２６aの内周面２６１に絶縁膜を被覆する絶縁膜被覆工程を実施する。即ち、第１の加工穴形成工程が実施された半導体ウエーハ２をレーザー加工装置３のチャックテーブル３１から取り出し、絶縁膜被覆装置に搬送し絶縁膜被覆工程を実施する。この絶縁膜被覆工程は、化学気相法(CVD法)によりニ酸化ケイ素(SiO2)を被覆することが望ましい。この結果、図６に示すように基板２１に形成された未貫通穴２６aの内周面２６１にニ酸化ケイ素(SiO2)からなる絶縁膜２７が被覆される。なお、絶縁膜２７の厚さは、１μm程度でよい。
次に、上述した絶縁膜被覆工程によって内周面２６１に絶縁膜２７が被覆された未貫通穴２６aにパルスレーザー光線を照射し、ボンディングパッド２５に達するビアホールを形成する第２の加工穴形成工程を実施する。この第２の加工穴形成工程は、上記レーザー加工装置３によって実施する。即ち、上述した絶縁膜被覆工程が実施された半導体ウエーハ２をレーザー加工装置３のチャックテーブル３１に搬送し、半導体ウエーハ２の表面２aを載置し、チャックテーブル３１上に半導体ウエーハ２の裏面２１bを上側にして吸引保持する。そして、上述したアライメント作業を実施し、図７に示すようにチャックテーブル３１を移動し、半導体ウエーハ２の基板２１に所定方向に形成された複数のデバイス２３における図７において最左端のデバイス２３を集光器３２２の直下に位置付ける。そして、図７において最左端のデバイス２３に形成された複数のボンディングパッド２５と対応する位置に形成された未貫通穴２６aにおける最左端の未貫通穴２６aを集光器３２２の直下に位置付ける。そして、レーザー光線照射手段３２の集光器３２２から照射するパルスレーザー光線のエネルギー密度をニ酸化ケイ素(SiO2)膜を効率よく加工することができるが、金属からなるボンディングパッド２５の加工は困難なエネルギー密度（１パルス当たり３５〜４５J／cm2）に設定し、基板２１の裏面２１ｂ側から所定パルス照射する。
なお、第２の加工穴形成工程の加工条件は、次のとおり設定されている。
レーザー光線の光源 ：ＹＶＯ４レーザーまたはＹＡＧレーザー
波長 ：３５５ｎｍ
１パルス当たりのエネルギー密度：４０J／cm2
スポット径 ：φ１５μm
上記加工条件においては、半導体ウエーハ２のデバイス層２２を形成する絶縁膜がニ酸化ケイ素(SiO2)によって形成されている場合は、図７に示すように上記スポット径のスポットS2を基板２１の裏面２１b(上面)付近に合わせることにより、パルスレーザー光線１パルスによって４μm程度の深さの孔を形成することができる。従って、パルスレーザー光線を２パルス照射することにより、図８に示すように厚さが８μmの絶縁膜からなるデバイス層２２にはボンディングパッド２５に達するビアホール２６が形成される。この第２の加工穴形成工程を半導体ウエーハ２の基板２１に形成された全ての未貫通穴２６aに対して実施する。
上述した第２の加工穴形成工程を実施すると、穿孔したパルスレーザー光線は僅かにボンディングパッド２４の裏面に照射される。第２の加工穴形成工程において照射されるパルスレーザー光線は、上述したようにシリコン等の半導体基板は加工されるが金属は加工され難いエネルギー密度（１パルス当たり３５〜４５J／cm2）に設定されているが、ボンディングパッド２４を形成する金属の金属原子が僅かに飛散する。しかるに、基板２１に形成されたビアホール２６の内周面２６１には上述した絶縁膜被覆工程によってニ酸化ケイ素(SiO2)からなる絶縁膜２７が被覆されているので、飛散した金属原子は絶縁膜２７によって遮断される。従って、金属原子が基板２１の内部に拡散してデバイス２３の品質を低下させるという問題が解消される。
本発明によるビアホールの加工方法によって加工されるウエーハとしての半導体ウエーハの斜視図。 図１に示す半導体ウエーハの要部拡大断面図。 本発明によるビアホールの加工方法を実施するためのレーザー加工装置の要部斜視図。 本発明によるビアホールの加工方法における第１の加工穴形成工程の説明図。 本発明によるビアホールの加工方法における第１の加工穴形成工程が実施されることによって未貫通穴が形成された半導体ウエーハの一部拡大断面図。 本発明によるビアホールの加工方法における絶縁膜被覆工程が実施された半導体ウエーハの一部拡大断面図。 本発明によるビアホールの加工方法における第２の加工穴形成工程の説明図。 本発明によるビアホールの加工方法における第２の加工穴形成工程が実施されることによってビアホールが形成された半導体ウエーハの一部拡大断面図。
符号の説明
２：半導体ウエーハ
２１：半導体ウエーハの基板
２２：デバイス層
２３：デバイス
２４：ストリート
２５：ボンディングパッド
２６：ビアホール
２７：絶縁膜
３：レーザー加工装置
３１：レーザー加工装置のチャックテーブル
３２：レーザー光線照射手段
３３２：集光器
３３：撮像手段

Claims (3)

  1. 基板の表面に絶縁膜が積層され複数のデバイスが形成されているとともに該デバイスにボンディングパッドが形成されているウエーハに、該基板の裏面側からパルスレーザー光線を照射してボンディングパッドに達するビアホールを形成するビアホールの加工方法であって、
    該基板の裏面側からパルスレーザー光線を照射し、該基板に積層された該絶縁膜に達する未貫通穴を形成する第１の加工穴形成工程と、
    該第１の加工穴形成工程によって該基板に形成された該未貫通穴の内周面に絶縁膜を被覆する絶縁膜被覆工程と、
    該絶縁膜被覆工程によって内周面に該絶縁膜が被覆された該未貫通穴にパルスレーザー光線を照射し、該ボンディングパッドに達するビアホールを形成する第２の加工穴形成工程と、を含む、
    ことを特徴とするビアホールの加工方法。
  2. 該デバイス層を形成する絶縁膜はニ酸化ケイ素(SiO2)であり、該絶縁膜被覆工程は化学気相法(CVD法)により未貫通穴の内周面にニ酸化ケイ素(SiO2)を被覆する、請求項１記載のビアホールの加工方法。
  3. 該第１の加工穴形成工程において照射するパルスレーザー光線は１パルス当たりのエネルギー密度が２０〜３５J／cm2に設定され、該第２の加工穴形成工程において照射するパルスレーザー光線は１パルス当たりのエネルギー密度が３５〜４５J／cm2に設定されている、請求項１又は２記載のビアホールの加工方法。
JP2006180088A 2006-06-29 2006-06-29 ビアホールの加工方法 Pending JP2008010659A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006180088A JP2008010659A (ja) 2006-06-29 2006-06-29 ビアホールの加工方法
US11/808,719 US7618892B2 (en) 2006-06-29 2007-06-12 Via hole forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006180088A JP2008010659A (ja) 2006-06-29 2006-06-29 ビアホールの加工方法

Publications (1)

Publication Number Publication Date
JP2008010659A true JP2008010659A (ja) 2008-01-17

Family

ID=39068600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006180088A Pending JP2008010659A (ja) 2006-06-29 2006-06-29 ビアホールの加工方法

Country Status (2)

Country Link
US (1) US7618892B2 (ja)
JP (1) JP2008010659A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010016351A1 (ja) * 2008-08-07 2010-02-11 株式会社フジクラ 半導体装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008073711A (ja) * 2006-09-20 2008-04-03 Disco Abrasive Syst Ltd ビアホールの加工方法
JP2008155274A (ja) * 2006-12-26 2008-07-10 Disco Abrasive Syst Ltd ウエーハの加工方法
US9273444B2 (en) * 2013-03-04 2016-03-01 Nelson Kenneth Walling Variable retaining wall system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63278368A (ja) * 1987-05-11 1988-11-16 Nec Corp 半導体基板のバイアホ−ル形成方法
JP2004209541A (ja) * 2003-01-08 2004-07-29 Mitsubishi Materials Corp 半導体ウェハーの穴あけ加工方法
JP2005019521A (ja) * 2003-06-24 2005-01-20 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2005150131A (ja) * 2003-11-11 2005-06-09 Canon Inc 半導体装置
JP2006066803A (ja) * 2004-08-30 2006-03-09 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2637151A1 (fr) * 1988-09-29 1990-03-30 Commissariat Energie Atomique Procede de realisation de connexions electriques a travers un substrat
US6284308B2 (en) * 1998-12-25 2001-09-04 Victor Company Of Japan, Ltd. Manufacturing method of printed circuit board
US6818464B2 (en) * 2001-10-17 2004-11-16 Hymite A/S Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes
JP2003163323A (ja) 2001-11-27 2003-06-06 Sony Corp 回路モジュール及びその製造方法
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
US20030119308A1 (en) * 2001-12-20 2003-06-26 Geefay Frank S. Sloped via contacts
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
EP1515364B1 (en) * 2003-09-15 2016-04-13 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
TW200541434A (en) * 2004-04-30 2005-12-16 Hitachi Via Mechanics Ltd Printed circuit board and method for processing printed circuit board and method for manufacturing printed circuit board
JP2007067082A (ja) 2005-08-30 2007-03-15 Disco Abrasive Syst Ltd ウエーハの穿孔方法
US7772116B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Methods of forming blind wafer interconnects

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63278368A (ja) * 1987-05-11 1988-11-16 Nec Corp 半導体基板のバイアホ−ル形成方法
JP2004209541A (ja) * 2003-01-08 2004-07-29 Mitsubishi Materials Corp 半導体ウェハーの穴あけ加工方法
JP2005019521A (ja) * 2003-06-24 2005-01-20 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2005150131A (ja) * 2003-11-11 2005-06-09 Canon Inc 半導体装置
JP2006066803A (ja) * 2004-08-30 2006-03-09 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010016351A1 (ja) * 2008-08-07 2010-02-11 株式会社フジクラ 半導体装置の製造方法

Also Published As

Publication number Publication date
US7618892B2 (en) 2009-11-17
US20080045036A1 (en) 2008-02-21

Similar Documents

Publication Publication Date Title
JP6062287B2 (ja) ウエーハの加工方法
TWI620611B (zh) Laser processing method
JP6078376B2 (ja) ウエーハの加工方法
JP4787091B2 (ja) ビアホールの加工方法
JP6162018B2 (ja) ウエーハの加工方法
JP2006269897A (ja) ウエーハのレーザー加工方法
TWI608531B (zh) Wafer processing method (2)
JP4917361B2 (ja) ビアホールの加工方法
JP2007067082A (ja) ウエーハの穿孔方法
TWI362100B (en) Laser beam processing machine
JP4977432B2 (ja) ヒ化ガリウムウエーハのレーザー加工方法
JP2009021476A (ja) ウエーハの分割方法
JP2008300475A (ja) ウエーハの分割方法
JP2005142398A (ja) 半導体ウエーハの分割方法
JP6608713B2 (ja) ウエーハの加工方法
JP2008028113A (ja) ウエーハのレーザー加工方法
JP2006032419A (ja) ウエーハのレーザー加工方法
TWI571922B (zh) Processing of wafers (5)
KR20140095424A (ko) 웨이퍼 가공 방법
JP2009290052A (ja) ウエーハの分割方法
KR20160012073A (ko) 패키지 기판의 가공 방법
JP2008053500A (ja) ウエーハの分割方法
JP2008068292A (ja) ビアホールの加工方法
KR20180050225A (ko) 웨이퍼의 가공 방법
JP5016876B2 (ja) ビアホールの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121030