JP2005019521A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005019521A JP2005019521A JP2003179483A JP2003179483A JP2005019521A JP 2005019521 A JP2005019521 A JP 2005019521A JP 2003179483 A JP2003179483 A JP 2003179483A JP 2003179483 A JP2003179483 A JP 2003179483A JP 2005019521 A JP2005019521 A JP 2005019521A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- insulating film
- semiconductor substrate
- semiconductor device
- pad electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】信頼性の高いＢＧＡを有する半導体装置を提供する。
【解決手段】半導体基板５１の表面にパッド電極５３を形成し、その同じ面にガラス基板５６を接着する。半導体基板５１の裏面から、パッド電極５３上に半導体基板５１を貫通するビアホールＶＨを形成する。ビアホールＶＨ内を含む半導体基板５１の裏面上に有機絶縁膜６０を形成し、これをレーザー照射や露光法等によりエッチングすることで、ビアホールＶＨの側壁に側壁有機絶縁膜６０Ａを残す。そして、パッド電極５３と電気的に接続され、かつビアホールＶＨから半導体基板５１の裏面上に延びる配線層６１を形成する。配線層６１上にハンダボール６３を形成する。そして、半導体基板５１を複数の半導体チップ５１Ａに分割する。
【選択図】 図８
【解決手段】半導体基板５１の表面にパッド電極５３を形成し、その同じ面にガラス基板５６を接着する。半導体基板５１の裏面から、パッド電極５３上に半導体基板５１を貫通するビアホールＶＨを形成する。ビアホールＶＨ内を含む半導体基板５１の裏面上に有機絶縁膜６０を形成し、これをレーザー照射や露光法等によりエッチングすることで、ビアホールＶＨの側壁に側壁有機絶縁膜６０Ａを残す。そして、パッド電極５３と電気的に接続され、かつビアホールＶＨから半導体基板５１の裏面上に延びる配線層６１を形成する。配線層６１上にハンダボール６３を形成する。そして、半導体基板５１を複数の半導体チップ５１Ａに分割する。
【選択図】 図８
Description
【０００１】
【発明の属する技術分野】
本発明は、複数のボール状の導電端子が配列されたＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、三次元実装技術として、また新たなパッケージ技術として、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が注目されている。ＣＳＰとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージをいう。
【０００３】
従来より、ＣＳＰの一種として、ＢＧＡ型の半導体装置が知られている。このＢＧＡ型の半導体装置は、半田等の金属部材からなるボール状の導電端子をパッケージの一主面上に格子状に複数配列し、パッケージの他の面上に搭載される半導体チップと電気的に接続したものである。
【０００４】
そして、このＢＧＡ型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。
【０００５】
このようなＢＧＡ型の半導体装置は、側部に突出したリードピンを有するＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の他のＣＳＰ型の半導体装置に比べて、多数の導電端子を設けることが出来、しかも小型化できるという長所を有する。このＢＧＡ型の半導体装置は、例えば携帯電話機に搭載されるデジタルカメラのイメージセンサチップとしての用途がある。
【０００６】
図９は従来のＢＧＡ型の半導体装置の概略構成を成すものであり、図９（Ａ）はこのＢＧＡ型の半導体装置の表面側の斜視図である。また、図９（Ｂ）はこのＢＧＡ型の半導体装置の裏面側の斜視図である。
【０００７】
このＢＧＡ型の半導体装置１０１は、第１及び第２のガラス基板１０２、１０３の間に半導体チップ１０４がエポキシ樹脂１０５ａ、１０５ｂを介して封止されている。第２のガラス基板１０３の一主面上、即ちＢＧＡ型の半導体装置１０１の裏面上には、導電端子１０６が格子状に複数配置されている。この導電端子１０６は、第２の配線１１０を介して半導体チップ１０４へと接続される。複数の第２の配線１１０には、それぞれ半導体チップ１０４の内部から引き出されたアルミニウム配線が接続されており、各導電端子１０６と半導体チップ１０４との電気的接続がなされている。
【０００８】
このＢＧＡ型の半導体装置１０１の断面構造について図１０を参照して更に詳しく説明する。図１０はダイシングラインに沿って、個々のチップに分割されたＢＧＡ型の半導体装置１０１の断面図を示している。
【０００９】
半導体チップ１０４の表面に配置された絶縁膜１０８上に第１の配線１０７が設けられている。この半導体チップ１０４は樹脂層１０５ａによって第１のガラス基板１０２と接着されている。また、この半導体チップ１０４の裏面は、樹脂層１０５ｂによって第２のガラス基板１０３と接着されている。
【００１０】
そして、第１の配線１０７の一端は第２の配線１１０と接続されている。この第２の配線１１０は、第１の配線１０７の一端から第２のガラス基板１０３の表面に延在している。そして、第２のガラス基板１０３上に延在した第２の配線上には、ボール状の導電端子１０６が形成されている。
【００１１】
上述した技術は、例えば以下の特許文献１に記載されている。
【００１２】
【特許文献１】
特表２００２−５１２４３６号公報
【００１３】
【発明が解決しようとする課題】
しかしながら、上述したＢＧＡ型の半導体装置１０１において、第１の配線１０７と第２の配線１１０との接触面積が非常に小さいので、この接触部分で断線するおそれがあった。また、第２の配線１１０のステップカバレージにも問題があった。
【００１４】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、上述した課題に鑑みたものであり、以下の工程を経る。
【００１５】
半導体基板の第１の主面にパッド電極を形成し、半導体基板の第１の主面にガラス基板を接着する。そして、半導体基板の第２の主面から、パッド電極上に半導体基板を貫通するビアホールを形成する。ビアホール内を含む半導体基板の第２の主面上に有機絶縁膜を形成し、これをレーザー照射や露光法等によりエッチングすることで、ビアホールの側壁に側壁有機絶縁膜を残す。そして、パッド電極と電気的に接続され、かつビアホールから半導体基板の第２の主面上に延びる配線層を形成する。この配線層上には、導電端子を形成する。そして、半導体基板を複数の半導体チップに分割する。
【００１６】
【発明の実施の形態】
次に、本発明の実施形態について図面を参照しながら詳細に説明する。
まず、この半導体装置の構造について説明する。図８はこの半導体装置の断面図であり、後述する工程を経たシリコンウエハーをダイシングライン領域に沿って個々のチップに分割したものを示している。また、図８においてＤＳはダイシングライン中心である。
【００１７】
シリコンチップ５１Ａは、例えばＣＣＤイメージセンサ・チップであり、その第１の主面である表面には、ＢＰＳＧ等の層間絶縁膜５２を介してパッド電極５３が形成されている。このパッド電極５３は、通常のワイヤボンディングに用いられるパッド電極をダイシングライン領域にまで拡張したものであり、拡張パッド電極とも呼ばれる。
【００１８】
このパッド電極５３は、シリコン窒化膜等のパッシベーション膜５４で被覆されている。このパッド電極５３が形成されたシリコンチップ５１Ａの表面には、例えばエポキシ樹脂から成る樹脂層５５を介して、ガラス基板５６が接着されている。ガラス基板５６はシリコンチップ５１Ａを保護する保護基板として、またシリコンチップ５１Ａを支持する支持基板として用いられる。
【００１９】
シリコンチップ５１ＡがＣＣＤイメージセンサ・チップの場合には、外部からの光をシリコンチップ５１Ａの表面のＣＣＤデバイスで受光する必要があるため、ガラス基板５６のような透明基板、もしくは半透明基板を用いる必要がある。シリコンチップ５１Ａが受光や発光するものでない場合には不透明基板であってもよい。
【００２０】
そして、パッド電極５３上に、シリコンチップ５１Ａを貫通するビアホールＶＨが形成されている。ここで、ビアホールＶＨを含むシリコンチップ５１Ａの裏面の全面には、絶縁膜５８が形成されている。
【００２１】
また、シリコンチップ５１Ａの裏面に形成された絶縁膜５８上おいて、ビアホールＶＨと隣接した領域には、緩衝層５９が形成されている。
【００２２】
また、ビアホールＶＨ内と緩衝層５９上を含むシリコンチップ５１Ａの裏面の全面には、有機絶縁膜６０が形成されている。ビアホールＶＨの側壁には、側壁有機絶縁膜６０Ａが形成されている。側壁有機絶縁膜６０Ａは、順テーパー形状を有していることが好ましい。即ち、ビアホールＶＨの底から上方へ向うにつれて、その膜厚が薄くなっている。これにより、配線層６１を電解メッキによりビアホールＶＨ内に埋め込む際に有効である。側壁有機絶縁膜６０Ａは、後述する配線層６１とシリコンチップ５１Ａとを電気的に絶縁するものである。ここで、有機絶縁膜６０及び側壁有機絶縁膜６０Ａには、感光材料、ポリイミド、エポキシ樹脂等を用いるが、絶縁性を有した有機材料であれば、これらの材料に限られない。
【００２３】
そして、このビアホールＶＨを通してパッド電極５３に電気的に接続し、かつビアホールＶＨからシリコンチップ５１Ａの裏面上を延在する配線層６１が形成されている。配線層６１は、再配線層とも呼ばれるもので、例えば銅（Ｃｕ）上に、Ｎｉ／Ａｕ等のバリア層（不図示）を積層した構造である。この配線層６１は、緩衝層５９を覆うように、シリコンチップ５１Ａの裏面上に延びている。
【００２４】
そして、配線層６１は保護膜であるソルダーマスク６２によって覆われているが、ソルダーマスク６２には、緩衝層５９上の部分に開口部Ｋが形成されている。このソルダーマスク６２の開口部Ｋを通して、導電端子であるハンダボール６３が搭載されている。これにより、ハンダボール６３と配線層６１とが電気的に接続されている。このようなハンダボール６３を複数形成することでＢＧＡ構造を得ることができる。
【００２５】
こうして、シリコンチップ５１Ａのパッド電極５３から、その裏面に形成されたハンダボール６３に至るまでの配線が可能となる。また、ビアホールＶＨを通して配線しているので断線が起こりにくく、ステップカバレージも優れている。さらに配線の機械的強度も高い。
【００２６】
また、ハンダボール６３は、緩衝層５９上に配置されているので、このハンダボール６３を介して、この半導体装置をプリント基板へ搭載する際に、緩衝層５９が一種のクッションとして働き、その衝撃が緩和されハンダボール６３や本体である半導体装置が損傷することが防止される。また、ハンダボール６３の形成位置がシリコンチップ５１Ａの裏面より緩衝層５９の厚さ分だけ高くなる。これにより、この半導体装置をプリント基板に搭載する際に、プリント基板とハンダボール６３との熱膨張率の差によって生じる応力によって、ハンダボール６３やシリコンチップ５１Ａが損傷することが防止される。
【００２７】
緩衝層５９は、有機絶縁物や無機絶縁物、金属、シリコン、ホトレジスト等の様々な材質を用いることができるが、クッションとして機能させるには、弾力性に富んだ有機絶縁物や無機絶縁物、ホトレジスト等が適している。
【００２８】
また、シリコンチップ５１Ａは、ＧａＡｓ、Ｇｅ、Ｓｉ−Ｇｅ等の他の材料の半導体チップであってもよい。また、ガラス基板５６は、シリコンチップ５１Ａの熱膨張係数Ｋｓに近い熱膨張係数Ｋｇを有していることが好ましい。その熱膨張係数Ｋｇの範囲はＳｉの熱膨張係数Ｋｓ（２．６〜３．０ｐｐｍ／°Ｋ）の±３０％以内である。すなわち、ガラス基板の熱膨張係数Ｋｇ、前記半導体基板の熱膨張係数Ｋｓとすると、０．７Ｋｓ≦Ｋｇ≦１．３Ｋｓという関係が成り立つことである。
【００２９】
これによって、ガラス基板５６とシリコンチップ５１Ａの熱膨張係数の差によるガラス基板５６の反りが防止される。シリコンチップ５１Ａが他の材料の半導体チップである場合にも同様のことが言える。
【００３０】
次に、この半導体装置の製造方法について説明する。図１に示すように、シリコンウエハー５１の第１の主面である表面には、図示しない半導体集積回路（例えば、ＣＣＤイメージセンサ）が形成されているものとする。なお、図１は後述するダイシング工程で分割される予定の隣接チップの境界の断面を示している。
【００３１】
そのシリコンウエハー５１の表面に、ＢＰＳＧ等の層間絶縁膜５２を介して、一対のパッド電極５３を形成する。この一対のパッド電極５３は例えばアルミニウム、アルミニウム合金、銅などの金属層から成り、その厚さは１μｍ程度である。また、一対のパッド電極５３はダイシングライン領域ＤＬに拡張され、その拡張された端部をダイシングライン中心ＤＳの手前に配置している。
【００３２】
そして、一対のパッド電極５３を覆うシリコン窒化膜等のパッシベーション膜５４を形成し、さらにこのパッシベーション膜５４上に、例えばエポキシ樹脂から成る樹脂層５５を塗布する。そして、この樹脂層５５を介して、シリコンウエハー５１の表面にガラス基板５６を接着する。このガラス基板５６はシリコンウエハー５１の保護基板や支持基板として機能する。そして、このガラス基板５６が接着された状態で、必要に応じてシリコンウエハー１０の裏面エッチング、いわゆるバックグラインドを行い、その厚さを１５０μｍ程度に加工する。
【００３３】
その後、酸（例えば、ＨＦと硝酸等との混合液）をエッチャントとして用いて２０μｍ程度、シリコンウェハー５１をエッチングする。これにより、バックグラインドによって生じたシリコンウェハー５１の機械的なダメージ層を除去し、シリコンウェハー５１の表面に形成されたデバイスの特性を改善するのに有効である。本実施形態では、シリコンウェハー５１の最終仕上がりの厚さは、１３０μｍ程度であるが、これはデバイスの種類に応じて適宜選択することができる。
【００３４】
そして、上記工程により裏面が削られたシリコンウエハー５１の裏面上において、パッド電極５３上に対応する位置に、ホトレジスト層５７を選択的に形成する。なお、ホトレジスト層５７を形成するより先に、シリコンウェハー５１の裏面全体に、その絶縁性を確保するための酸化膜（不図示）を形成し、その後に、ホトレジスト層５７を選択的に形成してもよい。
【００３５】
次に、図２に示すように、ホトレジスト層５７をマスクとして、シリコンウエハー５１のエッチングを行い、シリコンウエハー５１を貫通するビアホールＶＨを形成する。ビアホールＶＨの底部には層間絶縁膜５２が露出され、それに接してパッド電極５３がある。ビアホールＶＨの幅は、４０μｍ程度、その長さは２００μｍ程度である。
【００３６】
ビアホールＶＨを形成するには、ドライエッチングを使用する方法やレーザービームを用いてエッチングする方法が用いられる。なお、シリコンウェハー５１とホトレジスト層５７との間に酸化膜（不図示）を含む場合、この酸化膜については、例えばＢｏｓｃｈ法によりエッチングする。
【００３７】
次に、図３に示すように、ビアホールＶＨを含むシリコンウエハー５１の裏面全体に、絶縁膜５８を形成する。絶縁膜５８は、例えばプラズマＣＶＤ法によって形成され、ＰＥ−ＳｉＯ２膜やＰＥ−ＳｉＮ膜が適している。絶縁膜５８はビアホールＶＨの底部、側壁及びシリコンウエハー５１上に形成される。
【００３８】
そして、ビアホールＶＨに隣接した位置において、絶縁膜５８上に緩衝層５９を形成する。緩衝層５９は、例えばフィルムレジストを用い、マスク露光及び現像処理により、所定の領域に形成することができる。緩衝層５９は、これに限らず、有機絶縁物や無機絶縁物、金属、シリコン、ホトレジスト等の様々な材質を用いることができるが、クッションとして機能させるには、弾力性に富んだ有機絶縁物や無機絶縁物、ホトレジスト等が適している。
【００３９】
なお、緩衝層５９は、ビアホールＶＨの近傍を除いて、シリコンウェハー５１の裏面の全面に形成されてもよい。
【００４０】
次に、図４に示すように、ビアホールＶＨ内部と緩衝層５９上を含むシリコンウェハー５１の裏面の全面に、有機絶縁膜６０を形成する。ここで、有機絶縁膜６０は、感光材料、ポリイミド、エポキシ樹脂等を用いて形成するが、絶縁性を有した有機材料であれば、これらの材料に限られない。
【００４１】
次に、図５に示すように、ビアホールＶＨ内の有機絶縁膜６０を、ＹＡＧレーザーやＣＯ２レーザー等のレーザービームの照射により除去する。この際、ビアホールＶＨの側壁に、側壁有機絶縁膜６０Ａを残す。なお、後述する配線層６１のビアホールＶＨ内への埋め込み形成をスパッタ法や電解メッキ法で行う場合、レーザービームの照射順序やパワーの調整を組合わせることで、側壁有機絶縁膜６０Ａを順テーパー状に形成することが好ましい。
【００４２】
また、有機絶縁膜６０が感光材料である場合、ビアホールＶＨ内の有機絶縁膜６０を露光法により除去する。
【００４３】
そして、絶縁膜５８及び層間絶縁膜５２は、側壁有機絶縁膜６０Ａをマスクにして、ドライエッチングやウェットエッチングにより除去され、パッド電極５３が露出される。なお、絶縁膜５８もしくは層間絶縁膜５２は、これらに吸収される周波数帯のレーザービームの照射により除去してもよい。
【００４４】
次に、配線層６１の形成について説明する。
【００４５】
ビアホールＶＨの側壁有機絶縁膜６０Ａ内及び緩衝層上を含む有機絶縁膜６０の全面に、銅（Ｃｕ）等から成るシード層を、例えばスパッタ法により形成する（不図示）。この不図示のシード層は、後述する配線層６１の無電解メッキもしくは電解メッキ時の、メッキ成長のためのメッキ電極となる。
【００４６】
次に、図６に示すように、シリコンウェハー５１の裏面上において、銅（Ｃｕ）の電解メッキもしくは無電解メッキを行うことで配線層６１を形成する。配線層６１はビアホールＶＨからシリコンウエハー５１の裏面に取り出され、この裏面上を延びて、緩衝層５９を覆う。これにより配線層６１は、パッド電極５３と電気的に接続される。なお、図６では、配線層６１はビアホールＶＨ内に完全に埋め込まれているが、メッキ時間の調整により、不完全に埋め込まれてもよい。
【００４７】
次に、図７に示すように、配線層６１上にソルダーマスク６２を被着する。
ソルダーマスク６２の緩衝層５９上の部分については除去され、開口部Ｋが設けられている。
【００４８】
なお、配線層６１とソルダーマスク６２との間に、ニッケル（Ｎｉ），金（Ａｕ）の無電解メッキ、もしくはスパッタ法により、Ｎｉ／Ａｕ層から成るバリア層（不図示）を形成してもよい。
【００４９】
そして、スクリーン印刷法を用いて、配線層６１の所定領域上にハンダを印刷し、このハンダを熱処理でリフローさせることでハンダボール６３を形成する。なお、配線層６１はシリコンウエハー５１の裏面の所望領域に、所望の本数を形成することができ、ハンダボール６３の数や形成領域も自由に選択できる。
【００５０】
そして、図８に示すように、ダイシングライン中心ＤＳに沿って、ダイシング工程を行い、シリコンウエハー５１を複数のシリコンチップ５１Ａに分割する。このダイシング工程では、レーザービームを用いることができる。また、レーザービームを用いたダイシング工程において、ガラス基板５６の切断面がテーパー形状となるように加工することにより、ガラス基板５６の割れを防止することができる。
【００５１】
なお、上述した実施形態では、ビアホールＶＨ内に電解メッキもしくは無電解メッキにより、配線層６１を埋め込むように形成しているが、これには限定されず、他の方法を用いても良い。例えば、銀（Ａｇ）系材料とエポキシ樹脂との組合わせ等から成る導電性ペーストをビアホールＶＨ内に埋め込む方法が挙げられる。
【００５２】
また、上述した実施形態では、通常のワイヤボンディングに用いられるパッド電極をダイシングライン領域まで拡張して成るパッド電極５３を形成しているが、これには限定されず、パッド電極５３の代わりに、ダイシングライン領域ＤＬまで拡張されない通常のワイヤボンディングに用いられるパッド電極をそのまま利用しても良い。この場合は、ビアホールＶＨの形成位置をこのパッド電極を合わせれば良く、他の工程は全く同じである。
【００５３】
【発明の効果】
本発明によれば、半導体チップのパッド電極から、その導電端子に至るまでの配線の断線やステップカバレージの劣化を防止し、信頼性の高いＢＧＡ型の半導体装置を得ることができる。また、導電端子は緩衝層上に形成されるので、プリント基板への実装時における衝撃が緩和され半導体装置の損傷を防止できる。
【００５４】
また、導電端子は、半導体チップの第２の主面より緩衝層の膜厚の分だけ、高い位置に形成される。これにより、この半導体装置がプリント基板へ実装された時に生じる応力が吸収されやすくなり、導電端子の損傷を極力防止することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図２】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図３】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図４】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図５】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図６】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図７】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図８】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図９】従来に係る半導体装置を説明する斜視図である。
【図１０】従来に係る半導体装置を説明する断面図である。
【発明の属する技術分野】
本発明は、複数のボール状の導電端子が配列されたＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、三次元実装技術として、また新たなパッケージ技術として、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が注目されている。ＣＳＰとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージをいう。
【０００３】
従来より、ＣＳＰの一種として、ＢＧＡ型の半導体装置が知られている。このＢＧＡ型の半導体装置は、半田等の金属部材からなるボール状の導電端子をパッケージの一主面上に格子状に複数配列し、パッケージの他の面上に搭載される半導体チップと電気的に接続したものである。
【０００４】
そして、このＢＧＡ型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。
【０００５】
このようなＢＧＡ型の半導体装置は、側部に突出したリードピンを有するＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の他のＣＳＰ型の半導体装置に比べて、多数の導電端子を設けることが出来、しかも小型化できるという長所を有する。このＢＧＡ型の半導体装置は、例えば携帯電話機に搭載されるデジタルカメラのイメージセンサチップとしての用途がある。
【０００６】
図９は従来のＢＧＡ型の半導体装置の概略構成を成すものであり、図９（Ａ）はこのＢＧＡ型の半導体装置の表面側の斜視図である。また、図９（Ｂ）はこのＢＧＡ型の半導体装置の裏面側の斜視図である。
【０００７】
このＢＧＡ型の半導体装置１０１は、第１及び第２のガラス基板１０２、１０３の間に半導体チップ１０４がエポキシ樹脂１０５ａ、１０５ｂを介して封止されている。第２のガラス基板１０３の一主面上、即ちＢＧＡ型の半導体装置１０１の裏面上には、導電端子１０６が格子状に複数配置されている。この導電端子１０６は、第２の配線１１０を介して半導体チップ１０４へと接続される。複数の第２の配線１１０には、それぞれ半導体チップ１０４の内部から引き出されたアルミニウム配線が接続されており、各導電端子１０６と半導体チップ１０４との電気的接続がなされている。
【０００８】
このＢＧＡ型の半導体装置１０１の断面構造について図１０を参照して更に詳しく説明する。図１０はダイシングラインに沿って、個々のチップに分割されたＢＧＡ型の半導体装置１０１の断面図を示している。
【０００９】
半導体チップ１０４の表面に配置された絶縁膜１０８上に第１の配線１０７が設けられている。この半導体チップ１０４は樹脂層１０５ａによって第１のガラス基板１０２と接着されている。また、この半導体チップ１０４の裏面は、樹脂層１０５ｂによって第２のガラス基板１０３と接着されている。
【００１０】
そして、第１の配線１０７の一端は第２の配線１１０と接続されている。この第２の配線１１０は、第１の配線１０７の一端から第２のガラス基板１０３の表面に延在している。そして、第２のガラス基板１０３上に延在した第２の配線上には、ボール状の導電端子１０６が形成されている。
【００１１】
上述した技術は、例えば以下の特許文献１に記載されている。
【００１２】
【特許文献１】
特表２００２−５１２４３６号公報
【００１３】
【発明が解決しようとする課題】
しかしながら、上述したＢＧＡ型の半導体装置１０１において、第１の配線１０７と第２の配線１１０との接触面積が非常に小さいので、この接触部分で断線するおそれがあった。また、第２の配線１１０のステップカバレージにも問題があった。
【００１４】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、上述した課題に鑑みたものであり、以下の工程を経る。
【００１５】
半導体基板の第１の主面にパッド電極を形成し、半導体基板の第１の主面にガラス基板を接着する。そして、半導体基板の第２の主面から、パッド電極上に半導体基板を貫通するビアホールを形成する。ビアホール内を含む半導体基板の第２の主面上に有機絶縁膜を形成し、これをレーザー照射や露光法等によりエッチングすることで、ビアホールの側壁に側壁有機絶縁膜を残す。そして、パッド電極と電気的に接続され、かつビアホールから半導体基板の第２の主面上に延びる配線層を形成する。この配線層上には、導電端子を形成する。そして、半導体基板を複数の半導体チップに分割する。
【００１６】
【発明の実施の形態】
次に、本発明の実施形態について図面を参照しながら詳細に説明する。
まず、この半導体装置の構造について説明する。図８はこの半導体装置の断面図であり、後述する工程を経たシリコンウエハーをダイシングライン領域に沿って個々のチップに分割したものを示している。また、図８においてＤＳはダイシングライン中心である。
【００１７】
シリコンチップ５１Ａは、例えばＣＣＤイメージセンサ・チップであり、その第１の主面である表面には、ＢＰＳＧ等の層間絶縁膜５２を介してパッド電極５３が形成されている。このパッド電極５３は、通常のワイヤボンディングに用いられるパッド電極をダイシングライン領域にまで拡張したものであり、拡張パッド電極とも呼ばれる。
【００１８】
このパッド電極５３は、シリコン窒化膜等のパッシベーション膜５４で被覆されている。このパッド電極５３が形成されたシリコンチップ５１Ａの表面には、例えばエポキシ樹脂から成る樹脂層５５を介して、ガラス基板５６が接着されている。ガラス基板５６はシリコンチップ５１Ａを保護する保護基板として、またシリコンチップ５１Ａを支持する支持基板として用いられる。
【００１９】
シリコンチップ５１ＡがＣＣＤイメージセンサ・チップの場合には、外部からの光をシリコンチップ５１Ａの表面のＣＣＤデバイスで受光する必要があるため、ガラス基板５６のような透明基板、もしくは半透明基板を用いる必要がある。シリコンチップ５１Ａが受光や発光するものでない場合には不透明基板であってもよい。
【００２０】
そして、パッド電極５３上に、シリコンチップ５１Ａを貫通するビアホールＶＨが形成されている。ここで、ビアホールＶＨを含むシリコンチップ５１Ａの裏面の全面には、絶縁膜５８が形成されている。
【００２１】
また、シリコンチップ５１Ａの裏面に形成された絶縁膜５８上おいて、ビアホールＶＨと隣接した領域には、緩衝層５９が形成されている。
【００２２】
また、ビアホールＶＨ内と緩衝層５９上を含むシリコンチップ５１Ａの裏面の全面には、有機絶縁膜６０が形成されている。ビアホールＶＨの側壁には、側壁有機絶縁膜６０Ａが形成されている。側壁有機絶縁膜６０Ａは、順テーパー形状を有していることが好ましい。即ち、ビアホールＶＨの底から上方へ向うにつれて、その膜厚が薄くなっている。これにより、配線層６１を電解メッキによりビアホールＶＨ内に埋め込む際に有効である。側壁有機絶縁膜６０Ａは、後述する配線層６１とシリコンチップ５１Ａとを電気的に絶縁するものである。ここで、有機絶縁膜６０及び側壁有機絶縁膜６０Ａには、感光材料、ポリイミド、エポキシ樹脂等を用いるが、絶縁性を有した有機材料であれば、これらの材料に限られない。
【００２３】
そして、このビアホールＶＨを通してパッド電極５３に電気的に接続し、かつビアホールＶＨからシリコンチップ５１Ａの裏面上を延在する配線層６１が形成されている。配線層６１は、再配線層とも呼ばれるもので、例えば銅（Ｃｕ）上に、Ｎｉ／Ａｕ等のバリア層（不図示）を積層した構造である。この配線層６１は、緩衝層５９を覆うように、シリコンチップ５１Ａの裏面上に延びている。
【００２４】
そして、配線層６１は保護膜であるソルダーマスク６２によって覆われているが、ソルダーマスク６２には、緩衝層５９上の部分に開口部Ｋが形成されている。このソルダーマスク６２の開口部Ｋを通して、導電端子であるハンダボール６３が搭載されている。これにより、ハンダボール６３と配線層６１とが電気的に接続されている。このようなハンダボール６３を複数形成することでＢＧＡ構造を得ることができる。
【００２５】
こうして、シリコンチップ５１Ａのパッド電極５３から、その裏面に形成されたハンダボール６３に至るまでの配線が可能となる。また、ビアホールＶＨを通して配線しているので断線が起こりにくく、ステップカバレージも優れている。さらに配線の機械的強度も高い。
【００２６】
また、ハンダボール６３は、緩衝層５９上に配置されているので、このハンダボール６３を介して、この半導体装置をプリント基板へ搭載する際に、緩衝層５９が一種のクッションとして働き、その衝撃が緩和されハンダボール６３や本体である半導体装置が損傷することが防止される。また、ハンダボール６３の形成位置がシリコンチップ５１Ａの裏面より緩衝層５９の厚さ分だけ高くなる。これにより、この半導体装置をプリント基板に搭載する際に、プリント基板とハンダボール６３との熱膨張率の差によって生じる応力によって、ハンダボール６３やシリコンチップ５１Ａが損傷することが防止される。
【００２７】
緩衝層５９は、有機絶縁物や無機絶縁物、金属、シリコン、ホトレジスト等の様々な材質を用いることができるが、クッションとして機能させるには、弾力性に富んだ有機絶縁物や無機絶縁物、ホトレジスト等が適している。
【００２８】
また、シリコンチップ５１Ａは、ＧａＡｓ、Ｇｅ、Ｓｉ−Ｇｅ等の他の材料の半導体チップであってもよい。また、ガラス基板５６は、シリコンチップ５１Ａの熱膨張係数Ｋｓに近い熱膨張係数Ｋｇを有していることが好ましい。その熱膨張係数Ｋｇの範囲はＳｉの熱膨張係数Ｋｓ（２．６〜３．０ｐｐｍ／°Ｋ）の±３０％以内である。すなわち、ガラス基板の熱膨張係数Ｋｇ、前記半導体基板の熱膨張係数Ｋｓとすると、０．７Ｋｓ≦Ｋｇ≦１．３Ｋｓという関係が成り立つことである。
【００２９】
これによって、ガラス基板５６とシリコンチップ５１Ａの熱膨張係数の差によるガラス基板５６の反りが防止される。シリコンチップ５１Ａが他の材料の半導体チップである場合にも同様のことが言える。
【００３０】
次に、この半導体装置の製造方法について説明する。図１に示すように、シリコンウエハー５１の第１の主面である表面には、図示しない半導体集積回路（例えば、ＣＣＤイメージセンサ）が形成されているものとする。なお、図１は後述するダイシング工程で分割される予定の隣接チップの境界の断面を示している。
【００３１】
そのシリコンウエハー５１の表面に、ＢＰＳＧ等の層間絶縁膜５２を介して、一対のパッド電極５３を形成する。この一対のパッド電極５３は例えばアルミニウム、アルミニウム合金、銅などの金属層から成り、その厚さは１μｍ程度である。また、一対のパッド電極５３はダイシングライン領域ＤＬに拡張され、その拡張された端部をダイシングライン中心ＤＳの手前に配置している。
【００３２】
そして、一対のパッド電極５３を覆うシリコン窒化膜等のパッシベーション膜５４を形成し、さらにこのパッシベーション膜５４上に、例えばエポキシ樹脂から成る樹脂層５５を塗布する。そして、この樹脂層５５を介して、シリコンウエハー５１の表面にガラス基板５６を接着する。このガラス基板５６はシリコンウエハー５１の保護基板や支持基板として機能する。そして、このガラス基板５６が接着された状態で、必要に応じてシリコンウエハー１０の裏面エッチング、いわゆるバックグラインドを行い、その厚さを１５０μｍ程度に加工する。
【００３３】
その後、酸（例えば、ＨＦと硝酸等との混合液）をエッチャントとして用いて２０μｍ程度、シリコンウェハー５１をエッチングする。これにより、バックグラインドによって生じたシリコンウェハー５１の機械的なダメージ層を除去し、シリコンウェハー５１の表面に形成されたデバイスの特性を改善するのに有効である。本実施形態では、シリコンウェハー５１の最終仕上がりの厚さは、１３０μｍ程度であるが、これはデバイスの種類に応じて適宜選択することができる。
【００３４】
そして、上記工程により裏面が削られたシリコンウエハー５１の裏面上において、パッド電極５３上に対応する位置に、ホトレジスト層５７を選択的に形成する。なお、ホトレジスト層５７を形成するより先に、シリコンウェハー５１の裏面全体に、その絶縁性を確保するための酸化膜（不図示）を形成し、その後に、ホトレジスト層５７を選択的に形成してもよい。
【００３５】
次に、図２に示すように、ホトレジスト層５７をマスクとして、シリコンウエハー５１のエッチングを行い、シリコンウエハー５１を貫通するビアホールＶＨを形成する。ビアホールＶＨの底部には層間絶縁膜５２が露出され、それに接してパッド電極５３がある。ビアホールＶＨの幅は、４０μｍ程度、その長さは２００μｍ程度である。
【００３６】
ビアホールＶＨを形成するには、ドライエッチングを使用する方法やレーザービームを用いてエッチングする方法が用いられる。なお、シリコンウェハー５１とホトレジスト層５７との間に酸化膜（不図示）を含む場合、この酸化膜については、例えばＢｏｓｃｈ法によりエッチングする。
【００３７】
次に、図３に示すように、ビアホールＶＨを含むシリコンウエハー５１の裏面全体に、絶縁膜５８を形成する。絶縁膜５８は、例えばプラズマＣＶＤ法によって形成され、ＰＥ−ＳｉＯ２膜やＰＥ−ＳｉＮ膜が適している。絶縁膜５８はビアホールＶＨの底部、側壁及びシリコンウエハー５１上に形成される。
【００３８】
そして、ビアホールＶＨに隣接した位置において、絶縁膜５８上に緩衝層５９を形成する。緩衝層５９は、例えばフィルムレジストを用い、マスク露光及び現像処理により、所定の領域に形成することができる。緩衝層５９は、これに限らず、有機絶縁物や無機絶縁物、金属、シリコン、ホトレジスト等の様々な材質を用いることができるが、クッションとして機能させるには、弾力性に富んだ有機絶縁物や無機絶縁物、ホトレジスト等が適している。
【００３９】
なお、緩衝層５９は、ビアホールＶＨの近傍を除いて、シリコンウェハー５１の裏面の全面に形成されてもよい。
【００４０】
次に、図４に示すように、ビアホールＶＨ内部と緩衝層５９上を含むシリコンウェハー５１の裏面の全面に、有機絶縁膜６０を形成する。ここで、有機絶縁膜６０は、感光材料、ポリイミド、エポキシ樹脂等を用いて形成するが、絶縁性を有した有機材料であれば、これらの材料に限られない。
【００４１】
次に、図５に示すように、ビアホールＶＨ内の有機絶縁膜６０を、ＹＡＧレーザーやＣＯ２レーザー等のレーザービームの照射により除去する。この際、ビアホールＶＨの側壁に、側壁有機絶縁膜６０Ａを残す。なお、後述する配線層６１のビアホールＶＨ内への埋め込み形成をスパッタ法や電解メッキ法で行う場合、レーザービームの照射順序やパワーの調整を組合わせることで、側壁有機絶縁膜６０Ａを順テーパー状に形成することが好ましい。
【００４２】
また、有機絶縁膜６０が感光材料である場合、ビアホールＶＨ内の有機絶縁膜６０を露光法により除去する。
【００４３】
そして、絶縁膜５８及び層間絶縁膜５２は、側壁有機絶縁膜６０Ａをマスクにして、ドライエッチングやウェットエッチングにより除去され、パッド電極５３が露出される。なお、絶縁膜５８もしくは層間絶縁膜５２は、これらに吸収される周波数帯のレーザービームの照射により除去してもよい。
【００４４】
次に、配線層６１の形成について説明する。
【００４５】
ビアホールＶＨの側壁有機絶縁膜６０Ａ内及び緩衝層上を含む有機絶縁膜６０の全面に、銅（Ｃｕ）等から成るシード層を、例えばスパッタ法により形成する（不図示）。この不図示のシード層は、後述する配線層６１の無電解メッキもしくは電解メッキ時の、メッキ成長のためのメッキ電極となる。
【００４６】
次に、図６に示すように、シリコンウェハー５１の裏面上において、銅（Ｃｕ）の電解メッキもしくは無電解メッキを行うことで配線層６１を形成する。配線層６１はビアホールＶＨからシリコンウエハー５１の裏面に取り出され、この裏面上を延びて、緩衝層５９を覆う。これにより配線層６１は、パッド電極５３と電気的に接続される。なお、図６では、配線層６１はビアホールＶＨ内に完全に埋め込まれているが、メッキ時間の調整により、不完全に埋め込まれてもよい。
【００４７】
次に、図７に示すように、配線層６１上にソルダーマスク６２を被着する。
ソルダーマスク６２の緩衝層５９上の部分については除去され、開口部Ｋが設けられている。
【００４８】
なお、配線層６１とソルダーマスク６２との間に、ニッケル（Ｎｉ），金（Ａｕ）の無電解メッキ、もしくはスパッタ法により、Ｎｉ／Ａｕ層から成るバリア層（不図示）を形成してもよい。
【００４９】
そして、スクリーン印刷法を用いて、配線層６１の所定領域上にハンダを印刷し、このハンダを熱処理でリフローさせることでハンダボール６３を形成する。なお、配線層６１はシリコンウエハー５１の裏面の所望領域に、所望の本数を形成することができ、ハンダボール６３の数や形成領域も自由に選択できる。
【００５０】
そして、図８に示すように、ダイシングライン中心ＤＳに沿って、ダイシング工程を行い、シリコンウエハー５１を複数のシリコンチップ５１Ａに分割する。このダイシング工程では、レーザービームを用いることができる。また、レーザービームを用いたダイシング工程において、ガラス基板５６の切断面がテーパー形状となるように加工することにより、ガラス基板５６の割れを防止することができる。
【００５１】
なお、上述した実施形態では、ビアホールＶＨ内に電解メッキもしくは無電解メッキにより、配線層６１を埋め込むように形成しているが、これには限定されず、他の方法を用いても良い。例えば、銀（Ａｇ）系材料とエポキシ樹脂との組合わせ等から成る導電性ペーストをビアホールＶＨ内に埋め込む方法が挙げられる。
【００５２】
また、上述した実施形態では、通常のワイヤボンディングに用いられるパッド電極をダイシングライン領域まで拡張して成るパッド電極５３を形成しているが、これには限定されず、パッド電極５３の代わりに、ダイシングライン領域ＤＬまで拡張されない通常のワイヤボンディングに用いられるパッド電極をそのまま利用しても良い。この場合は、ビアホールＶＨの形成位置をこのパッド電極を合わせれば良く、他の工程は全く同じである。
【００５３】
【発明の効果】
本発明によれば、半導体チップのパッド電極から、その導電端子に至るまでの配線の断線やステップカバレージの劣化を防止し、信頼性の高いＢＧＡ型の半導体装置を得ることができる。また、導電端子は緩衝層上に形成されるので、プリント基板への実装時における衝撃が緩和され半導体装置の損傷を防止できる。
【００５４】
また、導電端子は、半導体チップの第２の主面より緩衝層の膜厚の分だけ、高い位置に形成される。これにより、この半導体装置がプリント基板へ実装された時に生じる応力が吸収されやすくなり、導電端子の損傷を極力防止することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図２】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図３】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図４】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図５】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図６】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図７】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図８】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図９】従来に係る半導体装置を説明する斜視図である。
【図１０】従来に係る半導体装置を説明する断面図である。
Claims (8)
- 半導体基板の第１の主面上に形成されたパッド電極を含む当該第１の主面にガラス基板を接着する工程と、
前記パッド電極上に前記半導体基板を貫通するビアホールを形成する工程と、
前記ビアホール内を含む前記半導体基板の第２の主面上の全面に有機絶縁膜を形成する工程と、
前記ビアホール内の前記有機絶縁膜を選択的に除去し、前記パッド電極を露出すると共に、前記ビアホールの側壁に側壁有機絶縁膜を残す工程と、
前記ビアホールを通して、前記パッド電極と電気的に接続され、かつ前記ビアホールから前記半導体基板の第２の主面上に延びる配線層を形成する工程と、
前記配線層上に導電端子を形成する工程と、
前記半導体基板を複数の半導体チップに分割する工程と、
を具備することを特徴とする半導体装置の製造方法。 - 半導体基板の第１の主面上に形成されたパッド電極を含む当該第１の主面にガラス基板を接着する工程と、
前記パッド電極上に前記半導体基板を貫通するビアホールを形成する工程と、
前記ビアホール内を含む前記半導体基板の第２の主面上の全面に絶縁膜を形成する工程と、
前記絶縁膜上に緩衝層を形成する工程と、
前記ビアホール内、及び前記緩衝層上を含む前記半導体基板の第２の主面上の全面に有機絶縁膜を形成する工程と、
前記有機絶縁膜、及び前記ビアホールの底部の前記絶縁膜を選択的に除去し、前記パッド電極を露出すると共に、前記ビアホールの側壁に側壁有機絶縁膜を残す工程と、
前記ビアホールを通して、前記パッド電極と電気的に接続され、かつ前記ビアホールから前記緩衝層上に延びる配線層を形成する工程と、
前記配線層上に導電端子を形成する工程と、
前記半導体基板を複数の半導体チップに分割する工程と、
を具備することを特徴とする半導体装置の製造方法。 - 前記有機絶縁膜は、ホトレジスト材料，エポキシ樹脂，ポリイミドのいずれかから成ることを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
- 前記有機絶縁膜を選択的に除去するに際して、レーザー照射または露光法を用いることを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
- 前記配線層を形成する工程は、電解メッキ法、無電解メッキ法、もしくは導電性ペーストを埋め込む方法のいずれかにより行われることを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
- 前記絶縁膜上に緩衝層を形成する工程において、前記緩衝層は前記ビアホールの近傍を除いて、前記半導体チップの第２の主面の全面に形成されることを特徴とする請求項２記載の半導体装置の製造方法。
- 前記ガラス基板の熱膨張係数Ｋｇ、前記半導体基板の熱膨張係数Ｋｓとすると、０．７Ｋｓ≦Ｋｇ≦１．３Ｋｓ という関係が成り立つことを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
- 前記側壁有機絶縁膜が、順テーパー形状を有することを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003179483A JP3970210B2 (ja) | 2003-06-24 | 2003-06-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003179483A JP3970210B2 (ja) | 2003-06-24 | 2003-06-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005019521A true JP2005019521A (ja) | 2005-01-20 |
| JP3970210B2 JP3970210B2 (ja) | 2007-09-05 |
Family
ID=34180790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003179483A Expired - Fee Related JP3970210B2 (ja) | 2003-06-24 | 2003-06-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3970210B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006237594A (ja) * | 2005-01-31 | 2006-09-07 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2007053149A (ja) * | 2005-08-16 | 2007-03-01 | Renesas Technology Corp | 半導体ウエハ及びその製造方法 |
| KR100709662B1 (ko) * | 2005-03-10 | 2007-04-23 | 산요덴키가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| JP2008010659A (ja) * | 2006-06-29 | 2008-01-17 | Disco Abrasive Syst Ltd | ビアホールの加工方法 |
| JP2008545251A (ja) * | 2005-06-28 | 2008-12-11 | インテル・コーポレーション | 応力緩衝カラーを備えるシリコン貫通ビアを形成する方法およびその装置 |
| US7786587B2 (en) | 2007-07-02 | 2010-08-31 | Spansion Llc | Semiconductor device and method for manufacturing thereof |
| JP2012238862A (ja) * | 2006-02-03 | 2012-12-06 | Micron Technology Inc | 導電性ビアの製造と充填のための方法、およびそのように形成された導電性ビア |
| JP2016171256A (ja) * | 2015-03-13 | 2016-09-23 | 株式会社東芝 | 半導体装置、および、半導体装置の製造方法 |
| US9659841B2 (en) | 2013-10-30 | 2017-05-23 | Lapis Semiconductor Co., Ltd. | Semiconductor device and method of producing semiconductor device |
| CN107360729A (zh) * | 2015-03-31 | 2017-11-17 | 浜松光子学株式会社 | 半导体装置及其制造方法 |
| EP2647044B1 (en) * | 2010-12-02 | 2020-08-05 | Tessera, Inc. | Assembly of stacked microelectronic components having through-silicon vias, and corresponding method of manufacture |
| JP2020193997A (ja) * | 2019-05-24 | 2020-12-03 | 富士通オプティカルコンポーネンツ株式会社 | 光デバイス、試験方法、光送受信装置、および製造方法 |
| WO2022153814A1 (ja) * | 2021-01-13 | 2022-07-21 | ソニーグループ株式会社 | 半導体装置、電子機器、及び半導体装置の製造方法 |
-
2003
- 2003-06-24 JP JP2003179483A patent/JP3970210B2/ja not_active Expired - Fee Related
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1686622A3 (en) * | 2005-01-31 | 2010-05-05 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method of the same |
| JP2006237594A (ja) * | 2005-01-31 | 2006-09-07 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| US8035215B2 (en) | 2005-01-31 | 2011-10-11 | Semiconductor Components Industries, Llc | Semiconductor device and manufacturing method of the same |
| KR100709662B1 (ko) * | 2005-03-10 | 2007-04-23 | 산요덴키가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| JP2008545251A (ja) * | 2005-06-28 | 2008-12-11 | インテル・コーポレーション | 応力緩衝カラーを備えるシリコン貫通ビアを形成する方法およびその装置 |
| JP4694305B2 (ja) * | 2005-08-16 | 2011-06-08 | ルネサスエレクトロニクス株式会社 | 半導体ウエハの製造方法 |
| JP2007053149A (ja) * | 2005-08-16 | 2007-03-01 | Renesas Technology Corp | 半導体ウエハ及びその製造方法 |
| JP2012238862A (ja) * | 2006-02-03 | 2012-12-06 | Micron Technology Inc | 導電性ビアの製造と充填のための方法、およびそのように形成された導電性ビア |
| JP2008010659A (ja) * | 2006-06-29 | 2008-01-17 | Disco Abrasive Syst Ltd | ビアホールの加工方法 |
| US7786587B2 (en) | 2007-07-02 | 2010-08-31 | Spansion Llc | Semiconductor device and method for manufacturing thereof |
| US8148771B2 (en) | 2007-07-02 | 2012-04-03 | Spansion Llc | Semiconductor device and method to manufacture thereof |
| EP2647044B1 (en) * | 2010-12-02 | 2020-08-05 | Tessera, Inc. | Assembly of stacked microelectronic components having through-silicon vias, and corresponding method of manufacture |
| US10043743B2 (en) | 2013-10-30 | 2018-08-07 | Lapis Semiconductor Co., Ltd. | Semiconductor device and method of producing semiconductor device |
| US9659841B2 (en) | 2013-10-30 | 2017-05-23 | Lapis Semiconductor Co., Ltd. | Semiconductor device and method of producing semiconductor device |
| US10580732B2 (en) | 2013-10-30 | 2020-03-03 | Lapis Semiconductor Co., Ltd. | Semiconductor device |
| JP2016171256A (ja) * | 2015-03-13 | 2016-09-23 | 株式会社東芝 | 半導体装置、および、半導体装置の製造方法 |
| US9865502B2 (en) | 2015-03-13 | 2018-01-09 | Toshiba Memory Corporation | Semiconductor device and method of manufacturing the same semiconductor device |
| EP3279927A4 (en) * | 2015-03-31 | 2018-11-14 | Hamamatsu Photonics K.K. | Semiconductor device |
| CN107360729A (zh) * | 2015-03-31 | 2017-11-17 | 浜松光子学株式会社 | 半导体装置及其制造方法 |
| US10141368B2 (en) | 2015-03-31 | 2018-11-27 | Hamamatsu Photonics K.K. | Semiconductor device |
| EP3279925A4 (en) * | 2015-03-31 | 2018-12-05 | Hamamatsu Photonics K.K. | Semiconductor device and manufacturing method thereof |
| US10403676B2 (en) | 2015-03-31 | 2019-09-03 | Hamamatsu Photonics K.K. | Semiconductor device manufacturing method |
| KR20170133328A (ko) * | 2015-03-31 | 2017-12-05 | 하마마츠 포토닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| US10615220B2 (en) | 2015-03-31 | 2020-04-07 | Hamamatsu Photonics K.K. | Semiconductor device and manufacturing method thereof |
| US10622402B2 (en) | 2015-03-31 | 2020-04-14 | Hamamatsu Photonics K.K. | Semiconductor device |
| US10622403B2 (en) | 2015-03-31 | 2020-04-14 | Hamamatsu Photonics K.K. | Semiconductor device manufacturing method |
| KR20170134968A (ko) * | 2015-03-31 | 2017-12-07 | 하마마츠 포토닉스 가부시키가이샤 | 반도체 장치 |
| CN107360729B (zh) * | 2015-03-31 | 2020-08-14 | 浜松光子学株式会社 | 半导体装置及其制造方法 |
| JP2020191478A (ja) * | 2015-03-31 | 2020-11-26 | 浜松ホトニクス株式会社 | 半導体装置、及び半導体装置の製造方法 |
| KR102649896B1 (ko) | 2015-03-31 | 2024-03-22 | 하마마츠 포토닉스 가부시키가이샤 | 반도체 장치 |
| JP7003196B2 (ja) | 2015-03-31 | 2022-02-04 | 浜松ホトニクス株式会社 | 半導体装置、及び半導体装置の製造方法 |
| JP2022027973A (ja) * | 2015-03-31 | 2022-02-14 | 浜松ホトニクス株式会社 | 半導体装置、及び半導体装置の製造方法 |
| JP7387700B2 (ja) | 2015-03-31 | 2023-11-28 | 浜松ホトニクス株式会社 | 半導体装置、及び半導体装置の製造方法 |
| KR102605400B1 (ko) | 2015-03-31 | 2023-11-24 | 하마마츠 포토닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| JP2020193997A (ja) * | 2019-05-24 | 2020-12-03 | 富士通オプティカルコンポーネンツ株式会社 | 光デバイス、試験方法、光送受信装置、および製造方法 |
| WO2022153814A1 (ja) * | 2021-01-13 | 2022-07-21 | ソニーグループ株式会社 | 半導体装置、電子機器、及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3970210B2 (ja) | 2007-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4130158B2 (ja) | 半導体装置の製造方法、半導体装置 | |
| JP4307284B2 (ja) | 半導体装置の製造方法 | |
| KR100608184B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100646722B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| EP1408547A2 (en) | Semiconductor device and manufacturing method thereof | |
| EP1482553A2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2005101268A (ja) | 半導体装置の製造方法 | |
| JP2006237594A (ja) | 半導体装置及びその製造方法 | |
| JP3970210B2 (ja) | 半導体装置の製造方法 | |
| JP3970211B2 (ja) | 半導体装置及びその製造方法 | |
| JP4307296B2 (ja) | 半導体装置の製造方法 | |
| JP4511148B2 (ja) | 半導体装置の製造方法 | |
| JP4282514B2 (ja) | 半導体装置の製造方法 | |
| JP4544902B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004006835A (ja) | 半導体装置及びその製造方法 | |
| JP2005311117A (ja) | 半導体装置及びその製造方法 | |
| JP4845986B2 (ja) | 半導体装置 | |
| JP2004273561A (ja) | 半導体装置及びその製造方法 | |
| JP4769926B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005260080A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060620 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070605 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |