JP2006245043A - Iii族窒化物系化合物半導体素子の製造方法及び発光素子 - Google Patents

Iii族窒化物系化合物半導体素子の製造方法及び発光素子 Download PDF

Info

Publication number
JP2006245043A
JP2006245043A JP2005054669A JP2005054669A JP2006245043A JP 2006245043 A JP2006245043 A JP 2006245043A JP 2005054669 A JP2005054669 A JP 2005054669A JP 2005054669 A JP2005054669 A JP 2005054669A JP 2006245043 A JP2006245043 A JP 2006245043A
Authority
JP
Japan
Prior art keywords
substrate
group iii
compound semiconductor
iii nitride
separation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005054669A
Other languages
English (en)
Inventor
Tomoharu Shiraki
友晴 白木
Susumu Maeda
将 前田
Masaki Hashimura
昌樹 橋村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2005054669A priority Critical patent/JP2006245043A/ja
Publication of JP2006245043A publication Critical patent/JP2006245043A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50Working by transmitting the laser beam through or within the workpiece
    • B23K26/53Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Led Devices (AREA)

Abstract

【課題】基板上に形成されたIII族窒化物系化合物半導体素子チップのチップ分割面を傾斜面とする。
【解決手段】サファイア基板10上にIII族窒化物系化合物半導体層から成る素子層30を形成し、素子層が形成されている側の第2の面12に第2の分離溝22が形成される。基板10の垂直面に対して傾斜した方向に分離予定面46を設定し、基板10の上から、レーザの照射による加工変質部が断続的に形成された破断線51〜5nが多段的に形成される。第1の面11上の分割線上に第1の分離溝21がスクライビングで形成される。各段の加工変質部分の破断線間の間隔を60μm以下とした。
【選択図】図1

Description

本発明は基板上に形成されたIII族窒化物系化合物半導体素子の製造方法及び発光素子に関する。本発明は、特に、分離されたチップの側面を傾斜面としたIII族窒化物系化合物半導体素子の製造方法及び発光素子に関する。
III族窒化物系化合物半導体素子を発光素子とする場合に、発光波長に対して透明度が高いサファイア基板を用いた発光素子が知られている。これらの発光素子においては、基板の厚さは出来るだけ厚い程、光の取り出し効率が高く、しかも基板の側面が発光領域の内側に傾斜している方が光の取り出し効率が高い。したがって、このような発光素子を製造する場合には、厚い基板のままで基板を垂直面に対して傾斜した方向に切断する技術が必要となる。しかしながら、厚い基板を斜め方向に切断する技術は知られていない。
一方、基板の側壁の一部を傾斜させる方法として、下記特許文献1、3に記載の方法が知られている。
特開2004−289047 特開2002−205180 特表2004−514285
しかし、上記特許文献1の製造方法は、基板の裏面からレーザを照射して、V字形状に基板を溶解させる方法である。この方法によると、溶解面が不規則になり、ブラスト処理をして平滑面を形成しなければならないという問題がある。
また、特許文献2においては、パルスレーザを基板に照射して多光子吸収により、基板の厚さ方向に沿って複数段の改質領域を形成することで、チップへの分離を容易にすることが開示されている。しかしながら、特許文献2は、シリコン基板において用いた例であり、基板に対して垂直に分割する技術に過ぎない。
さらに、特許文献3は、レーザビームの断面におけるエネルギー密度分布を中心部が高く、周辺部を低したビームや、走査線方向に軸を有する菱形のビームを、走査線に沿って連続的スィープすることで、傾斜した側壁を得るようにしている。しかしながら、この加工方法は、レーザのエネルギー分布によってV字溝を形成して溶断する方法であるので、分割した側壁が鏡面におらず、この側壁からの光の出射率が向上しないという問題がある。
本発明は上記の課題を解決するために成されたものであり、本発明の目的は、基板供給業者から供給された状態の厚さの厚い基板をそのまま用いて、薄く加工することなく、発光領域の内側に傾斜した側面を有する発光素子チップを容易に得ることである。
上記課題を解決するための請求項1の発明の構成は、基板上に形成されたIII族窒化物系化合物半導体素子を分離して個々のIII 族窒化物系化合物半導体素子とする製造方法において、基板の内部であって、基板に垂直な方向に対して傾斜した面であってチップに分割する分離予定面に沿ってパルスレーザを集光させて多光子吸収を発生させることにより、加工変質部分をこの分離予定面に沿って破断線状に形成し、加工変質部分は、分離予定面上において基板の厚さ方向に沿って、60μm以下の間隔で多数の破断線として形成し、外力を加えることにより、分離予定面で基板をチップに分離して、分離されたチップの基板側面を傾斜させた面としたことを特徴とするIII族窒化物系化合物半導体素子の製造方法である。
ここで、加工変質部分とは、レーザの焦点部において、レーザの多光子吸収により基板が変質した部分である。そして、破断線とは、この加工変質部分が不連続に配置された状態をいう。本発明は、分離予定面を基板に垂直な方向に対して傾斜した面とした上で、この分離予定面上において、パルスレーザを集光させて多光子吸収を発生させることにより、加工変質部分をこの分離予定面に沿って破断線状に多段階に形成し、その各段の破断線の間隔を60μm以下としたことが特徴である。発光素子を形成する場合には、外部量子効率を向上させる観点からは分離予定面は1チップの内側に傾斜しているのが望ましい。また、外部量子効率の向上の観点からは、基板に垂直な面と分離予定面との成す角は10°〜45°が望ましい。基板は特に限定するものではないが、サファイア、SiCなどを用いることが可能である。
また、請求項2の発明は、基板の第1の面において、分離予定面と第1の面との交線に沿って第1の分離溝を形成し、第1の分離溝に最も近い最上段の加工変質部分の破断線は、第1の分離溝に対して60μm以下の間隔としたことを特徴とする請求項1に記載のIII族窒化物系化合物半導体素子の製造方法である。
破断線の形成と第1の分離溝の形成とは、どちらを先に実行しても良いが、第1の分離溝を形成する過程で、素子がチップに分割される恐れがあるので、第1の分離溝を先に形成しておいた方が良い。
また、請求項3の発明は、基板の第1の面とは反対側の第2の面において、分離予定面と第2の面との交線に沿って第2の分離溝を形成し、第2の分離溝に最も近い最下段の加工変質部分の破断線は、第2の分離溝に対して60μm以下の間隔としたことを特徴とする請求項1又は請求項2に記載のIII族窒化物系化合物半導体素子の製造方法である。
この発明においても、第2の分離溝を加工変質部分からなる破断線よりも先に形成しておいた方が望ましい。この場合にも、破断線が基板に形成されていると、第2の分離溝を形成する過程において、基板がチップに分割されてしまう恐れがあるので、第2の分離溝を先行させた方が望ましい。
請求項4の発明は、最下段の加工変質部分の破断線は、パルスレーザの複数回の走査により形成されることを特徴とする請求項2に記載のIII族窒化物系化合物半導体素子の製造方法である。
請求項5の発明は、最下段の加工変質部分の破断線は、パルスレーザの複数回の走査により形成されることを特徴とする請求項3に記載のIII族窒化物系化合物半導体素子の製造方法である。
請求項6の発明は、第1の面は基板の半導体層の成長面とは反対側の面であり、第1の分離溝は、スクライビングにより形成された溝であることを特徴とする請求項2乃至請求項5の何れか1項に記載のIII族窒化物系化合物半導体素子の製造方法である。第1の分離溝の深さは、0.5μm〜1μmが望ましい。
請求項7の発明は、第2の面は基板の半導体層の成長面であり、第2の分離溝はダイシングにより形成された溝であることを特徴とする請求項3乃至請求項6の何れか1項に記載のIII族窒化物系化合物半導体素子の製造方法である。第2の分離溝の深さは、6μm〜15μmが望ましい。
請求項8の発明は、基板にIII族窒化物系化合物半導体を積層して成る発光素子において、基板の側面は、基板の内部であって、基板の垂直方向に対して傾斜したチップに分割する分離予定面に沿ってパルスレーザを集光させて多光子吸収を発生させることにより、加工変質部分がこの分離予定面に沿って複数段の破断線状に形成された後に、外力を加えることにより、分離された傾斜面を有することを特徴とする発光素子である。
ここにおいて、本発光素子は、基板の傾斜した側面から光を出力するものであるので、基板は発光波長に対して透明度の高い(光吸収の少ない)材料が用いられる。例えば、サファイア、SiCである。
基板の厚さは、270μm〜1000μmである。チップサイズとも関係するが、厚いと光取り出し効率が高くなるが、加工時間が長くなる。望ましくは、300μm〜800μm、さらに望ましくは、350μm〜600μmであり、最も望ましくは、400μm〜500μmである。
請求項9の発明は、分離された基板は、III族窒化物系化合物半導体が積層されている側の面が広く、その反対側の面が狭くなる四角錐台を成し、前記傾斜面はその四角錐台の側面で構成されることを特徴とする請求項8に記載の発光素子である。
四角錐台とすることで、発光素子の光取り出し効率が向上する。側面と基板に垂直な面との成す角は10°〜45°が望ましい。
請求項10の発明は、分離予定面と前記基板の何れか一方の面との交線に沿って形成された分離溝を有することを特徴とする請求項8又は請求項9に記載の発光素子である。
分離溝を基板の表面に有していると、分離溝とこの分離溝に最も近い破断線との間が分割起点となり、分割起点が形成され易くなる。
請求項1の発明では、基板に垂直な方向に対して傾斜した面であってチップに分割する分離予定面に沿ってパルスレーザを集光させて多光子吸収を発生させることにより、加工変質部分をこの分離予定面に沿って破断線状に多段階に形成し、それらの破断線の間隔を60μm以下としているので、確実に傾斜した分離予定面に沿ってチップが分離される。破断線の間隔が60μm以下の時に傾斜した分離予定面に沿って基板の分割が容易でかつ正確に行われることを確認した。また、多光子吸収により加工変質部分を形成しているので、分離されるチップ側面の荒れが小さい。また、基板は厚くとも、破断線の段数を増加させることで、チップへの分離が可能である。このようにして、側面の荒れが小さい厚い基板で側壁が傾斜した素子を得ることができる。この素子を発光素子とする場合には、基板の側面及び第1の面からの光取り出し効率が向上し、外部量子効率の高い発光素子を歩留り良く得ることが可能となる。
傾斜した分離予定面に沿った基板の分割が可能であるのは、加工変質部分が、溶融等により結晶の連続性を失ったため、結晶方位の影響を受けにくくなったからである。尚、走査線上に沿って断続的に形成された加工変質部分は、パルスレーザを基板面から厚さ方向に照射し、ウエハを所望の送り速度で移動することで極めて容易に実現できる。基板内部におけるレーザの焦点位置を水平方向と垂直方向に制御しながら、レーザを走査することで、傾斜した分離予定面上において多段の破断線を形成することが可能となる。この時、III族窒化物系化合物半導体層にレーザが照射されると、少なからず溶融や分解が生じるため、予め分割線(分離予定面と基板面との交線)付近のIII族窒化物系化合物半導体層を除去しておくことが望ましい。
また、請求項2の発明では、第1の分離溝と最上段の破断線との距離を60μm以下とし、請求項3の発明では、第2の分離溝と最下段の破断線との距離を60μm以下としている。分離予定面で基板が分割される時の分割は、第1の分離溝又は第2の分離溝から始まると考えられる。よって、この分割起点における分割が確実となり、この分割起点から分離予定面全体へと分割が波及するので、傾斜した分離予定面での分割が確実且つ正確に行われる。
また、請求項4の発明では、最上段の破断線を複数回のレーザ走査により形成し、請求項5の発明では、最下段の破断線を複数回のレーザ走査により形成したものである。正確に分離予定面に沿って基板を分割する時に、第1の分離溝と最上段の破断線との間、又は/及び、第2の分離溝と最下段の破断線との間で、最初に、分割が開始されることが重要である。この時、最上段又は最下段の破断線が複数回のレーザ走査により形成されているので、この破断線に沿った破断が確実に形成されている。したがって、上記の区間における基板の分割が極めて容易に実行されるので、チッピングがなく破断された分割予定面が美しく仕上がるという効果を奏する。素子を発光素子とする場合には、光の取り出し効率を向上させる側面を有した製造方法となる。
また、請求項6の発明では、第1の分離溝をスクライビングにより形成し、請求項7の発明では、第2の分離溝をダイシングにより形成したことを特徴とする。これにより基板の第1の面と第2の面の上の分割線を正確に得て、予定した領域のチップを正確に分割することができる。
請求項8の発明では、基板の側面は、傾斜面であり、且つ、レーザの多光子吸収により加工変質部分を形成して、分割された面であるので、面の荒れが少なく均一な分割面となる。このため、光の外部への取り出し効率を向上させることができる。
請求項9の発明では、分離された基板は、素子側の面が広い四角錐台を成し、傾斜面はその四角錐台の側面で構成される。この構造から発光層で発光した光は基板の側面及び基板の半導体の積層されていな側の面から容易に外部に出力することが可能となる。
請求項10の発明は、分離予定面と基板の何れか一方の面との交線に沿って形成された分離溝を有する。よって、分離溝とこの分離溝に最も近い破断線との間が分割起点となり、分割起点が形成され易くなり、荒れの少ない面を得ることができるので、光の取り出し効率が向上する。
図1に、本発明の概念を示す。サファイア基板10の第2の面12上にIII 族窒化物系化合物半導体から成る複数の層で形成された素子層30が形成されている。この素子層30の層構成は、本件発明と直接的には関係がないので説明を省略する。素子層30が形成されている側とは反対側の面が第1の面11となる。第1の面11上には第1の分離溝21が形成され、第2の面12の上には第2の分離溝22が形成される。この図では、第1の分離溝21がスクライビングにより形成された溝であり、第2の分離溝22がダイシングにより形成された溝で表現されているが、特に、それらに限定されるものではない。サファイア基板10の第1の面11側の第1の分離溝21の上方からパルスレーザ41がレンズ40により集光されて、サファイア基板10の所定位置に焦点が形成されるように照射される。このレーザ光の波長は、サファイア基板のバンドギャップエネルギーよりも小さいエネルギーを有する波長であって、サファイアによる基礎吸収が生じないように選択されている。また、レーザの出力は、サファイアにおいて非線形効果である多光子吸収が発生するレベルに選択されている。パルスレーザを照射することにより、サファイア基板の中の焦点領域には加工変質部分42が形成される。基板10の垂直線に対して15°だけ傾斜した分離予定面46上の加工変質部の形成予定位置の平面上の射影に沿って、レーザを走査する。平面図を示した図2に示されているように、基板の深さ方向(z軸方向)の焦点位置を調整して、y軸方向にレーザを走査し、次にx軸方向に走査する。これにより、加工変質領域が断続的に形成された1段の破断線が格子状に形成される。パルスレーザを走査することにより、加工変質部分は走査線上において断続的に形成される。次に、レーザの焦点のz軸方向の位置を調整し、且つ、x軸及びy軸方向の走査線を図2に示すように調整して、レーザを走査する。これにより、他の段の破断線が形成される。これを繰り返すことにより、図1に示すように、基板10の内部に多段の破断線が形成される。この破断線は、第1の面11に最も近い側から第1段の破断線51(最上段の破断線)、第2段の破断線52、…最下段の破断線5nとしている。
通常は、サファイア基板10のレーザ入射面側に最も遠い側の破断線から順に形成される。図1の例では、最下段である破断線5nから順次形成される。このように形成すると、後の破断線を形成する時に、先に形成された破断線の加工変質部でレーザが散乱されることがないので、後の破断線の形成を容易且つ正確に行うことができる。
本発明では、第1の分離溝21と最上段(第1段)の破断線51との間隔w1を60μm以下とし、第2の分離溝22と最下段の破断線5nとの間隔w2を60μm以下とし、各段の破断線の間隔w3を60μm以下としたことが特徴である。このようにして各段の破断線を形成した後に、サファイア基板10の第2の面12から剪断力を加えて、各チップに分割する。この時、第1の分離溝21と最上段の破断線51との間隔が60μm以下と短いために、この部分が、基板が分離予定面で分割される時の分割起点となり、現実の分割面は、第1の分離溝21と第2の分離溝22と各段の破断線51〜5nを通る分割予定面46となり、チッピングのないチップ分割が可能となる。サファイア基板10には、1mm角のチップ(大出力LEDのような場合)の場合には、350〜600μmの厚さのものが用いられるが、このようにすれば、この厚さのサファイア基板でも傾斜した方向の分割予定面に沿って極めて正確にチップを分割することが可能となる。これらの破断線の間隔、最上段の破断線と第1の分離溝との間隔、最下段の破断線と第2の分離溝との間隔は、望ましくは、10μm〜60μmであり、さらに、望ましくは、10μm〜40μmである。これらの間隔が狭い程、傾斜した面に沿っての分割が容易であるが、レーザ走査に時間が係るので、下限値としては、10μm位である。
特に、上記の例において、最上段の破断線51を形成するのに、パルスレーザを複数回走査するのが良い。この場合には、第1の分離溝21に最も接近した最上段の破断線51が確実に形成されるために、第1の破断線51と第1の分離溝21との間の切断が確実となり、分割面の分割始動が容易に行われるので、正確な分割が可能となる。同様に、最下段の破断線5nを形成するのにレーザの走査を複数回行うことで、第2の分離溝22と最下段の破断線5nとの間の分割を確実に行うことができ、分割始動を確実に発生させることができる。よって、最上段の破断線と最下段の破断線とを共に、複数回のレーザの走査により形成すれば、より効果の高いチップ分割が可能となる。
本発明のパルスレーザとしては、波長は紫外光が望ましい。また、パルス幅は1μsec 以下が良い。更に、レンズによる集光により、エネルギー密度は108W/cm2以上とすると良い。例えば、一辺300〜500μmのチップに分離するには、破断線上における加工変質部分の間隔は、チップの一辺あたり5個以上、好ましくは10〜30個の加工変質部分が形成される間隔とすると良い。すなわち、加工変質分の間隔は10μm〜100μm間隔が望ましい。また、1mm角のチップであれば、一辺当たり10〜100個形成されるのが望ましい。
以下、本願発明の実施例を説明する。尚、本願発明は以下の説明内容に限定されるものではない。また、各図においては、本発明の本質を説明するため、極めて簡略化した図を用いるが、以下に説明する通り、各図に基づいて、本発明は通常のIII族窒化物系化合物半導体素子の製造方法に適用できるものである。
図3は本発明の具体的な実施例の製造方法を説明するための工程図(サファイア基板の第1の面11及び分離予定面46に対して垂直な断面図)である。a面を主面とする厚さ約440μmのサファイア基板10上にIII族窒化物系化合物半導体層を積層して、約3000個のpnダブルヘテロ接合構造の青色LED素子を形成した(図3.A)。当該素子部分の積層構造については簡略化し1の符号30で示す。電極を含まないで、III族窒化物系化合物半導体層の総膜厚は約5μmである。まず、ダイヤモンドブレードを使用するダイサーによるダイシングによって、各格子内が1の青色LED素子となる格子枠状の分割線に沿って、幅約30μmの第2の分離溝22を形成した(図3.B)。第2の分離溝22により、素子層30が除去されている。
次にダイヤモンドスクライバで、分割線45に沿って第1の分離溝21であるスクライブライン23を所定の位置に形成した(図3.C)。
次に、サファイア基板10をx軸、y軸、z軸の3方向に数値制御により位置決め可能で移動可能な基台の上に設置して、上方向からレーザをサファイア基板10に照射して、基台をx軸、y軸方向に移動させて、レーザをサファイア基板10上で走査した。
レーザには、YVO4 レーザの第3次高調波(波長355nm)を用い、ビーム径約20μm(直径)のレーザビームをレンズによってスポット径0.8μmとなるように調整し、平均出力0.76W、パルス周波数20kHz、パルス幅8nsec 、光学効率15%とした。この状態で、サファイア基板10から成るウエハに粘着シート70を張り付けて表面の素子を保護し、サファイア基板10を送り速度200mm/sec で分離予定面46上の走査線の第1の面11上の射影である分割線45(図2)に沿って、y軸方向に移動させながら、サファイア基板10の内部に、断続的な加工変質部分(理論上は、加工変質部分は、10μm間隔で形成される。スポット径の大きさで加工変質部分が形成されるとすると、0.8μmの長さの加工変質部分が形成される)から成る最下段の破断線60を形成した。これらのレーザ走査をy軸方向の他の分割線45に関しても行い、y軸方向の全ての走査を終了した後に、同様にx軸方向の分割線に沿ったレーザの走査を行った。尚、レーザの集光位置はサファイア基板10の第2の分離溝22の底から40μmの位置とした(図3.D)。
この最下段の破断線60は、レーザの分割線45に沿った走査を2回行うことにより形成された。次に、基台をz軸方向(レーザの照射側に)に40μmだけ移動させて、且つ、図2に示すように、次の段の破断線に対応した次の分割線45を選択して、その線上において、y軸、x軸方向にレーザを照射して、次の段の破断線59を形成した。この操作を繰り返し実行して、最上段の破断線51までが形成された。この破断線51は、サファイア基板10の第1の面11からの距離が40μmとなる位置に形成された。また、この最上段の破断線51の形成は、レーザを2回走査することにより行われた。このようにして、破断線は、440μmの厚さの基板の中に、間隔40μmで、10段に形成された。
次に、ブレーキングにより、スクライブライン23を分割面の発生位置としてクラックを拡大させて素子を分離した(図3.E)。
このようにして、図4に示すように、四角錐台の形状をしたチップを得ることができた。基板10の第1の面11に垂直な面に対する傾斜角15度の4つの側面80を有した四角錐台となった。顕微鏡により側壁の形状を調べたが、チッピングのない良好な面が得られているのが確認された。
次に、レーザの走査速度以外は上記と同一条件として、レーザの走査速度だけを変化させて、分割面の顕微鏡写真を撮影した。走査速度が2mm/sec〜10mm/secの時、破断線はサファイア基板が溶解して、熱加工のようになった。また、走査速度が20mm/sec〜100mm/secの時、破断線は不規則な割れを含む状態となった。また、走査速度が150mm/sec〜300mm/secの時、破断線は、加工変質領域が規則正しく直線上に整列したものとなった。以上のことを、レーザの平均出力を0.28W、0.44W、0.63W、0.76W( 上記の実験)、0.81Wと変化させて実行した。0.28Wの時は、破断線がほとんど形成されなかった。0.44Wの時は走査速度が2mm/sec〜10mm/secの時に破断線が形成されたが、走査速度が150mm/sec以上となるとほとんど形成されなかった。0.63Wと0.81Wの時は、上記した0.76Wの時と同様な結果が得られた。したがって、レーザの平均出力は、0.63W〜0.81Wが望ましく、レーザの走査速度は150mm/sec〜300mm/secが望ましいことが分かった。
次に、レーザの平均出力と走査速度を上記したように最良な結果が得られる条件である0.76W、200mm/secとして、レーザパルスの周波数を15kHz〜35kHzの範囲で変化させて破断線を形成して、同様に、分割面の顕微鏡写真を測定した。パルス周波数が30kHzと、35kHzの場合には、破断線は、微小クラックの形成がところどころ消滅するような不安定なものとなった。しかし、パルス周期が15kHz〜25kHzの時には、微小クラックは破断線に沿って均一に安定して形成された。この結果から、パルスレーザの周波数は、15kHz〜25kHzが望ましいことが分かる。
以上の実験結果から、パルスレーザの平均出力は0.63W〜0.81W、走査速度は150mm/sec〜300mm/sec 、周波数は15kHz〜25kHzが望ましいことが分かる。すなわち、1mm当たり50〜170パルスのレーザの照射割合が良い。間隔では、6μm〜20μm間隔が望ましい。最も望ましい、加工変質部分の間隔は7μm〜15μmである。
また、上記の実施例では、サファイア基板10の第1の面11上に第1の分離溝21を形成したが、上記の実施例と同一条件にして、この分離溝21(スクライビングライン23)を形成せずに、レーザの照射のみによって、サファイア基板10の内部に断続的な加工変質領域から成る破断線を形成して、チップ分割を行った。傾斜した分離予定面に沿ったチップの分割は、いずれも、正確に実行できた。しかし、幾分、分離溝21を形成した場合の方が、チップの歩留りは高かった。
また、破断線を形成するときに、複数回の走査を行う破断線を変化させた。すなわち、最上段の破断線のみ2回のレーザ走査で行った場合、第2段の破断線のみ2回のレーザ走査で行った場合、最下段の破断線のみ2回のレーザ走査で行った場合の分割面の顕微鏡写真を得た。最上段の破断線を形成する時のみレーザを2回走査する時が、最も、良好な分割面が得られた。すなわち、スクライビングライン23に最も近い破断線を形成するのに、レーザを複数回走査することで、スクライビングライン23と最上段の破断線との間の分割が確実に行われ、分割面を形成する分割起点が確実に立ち上がり、これが原因となって、チッピングのないチップ分割が可能になったものと思われる。
なお、最上段の破断線と第1の分割溝との距離は60μm以下10μm以上が望ましく、さらに望ましくは、20μm〜50μmであることが分かった。同様に、最下段の破断線と第2の分割溝との距離(第2の分割溝を形成しない場合には第2の面との距離)は60μm以下10μ以上が望ましく、さらに望ましくは、20μm〜50μmであることが分かった。同様に、各段の破断線の間隔は15°に傾斜した分離予定面の場合には、10μm〜60μmが望ましく、より望ましくは、10μm〜40μmである。
本発明は、III 族窒化物系化合物半導体素子の基板の側壁を傾斜面とする製造方法に用いることができる。これにより、本半導体素子を、特に、フリップチップ(フェースダウン)型で基板側から光を出力する発光素子とした場合に、光の取り出し効率の高い発光素子を得ることができる。ワイヤーボンディング(フェースアップ)型の場合であっても、光取り出し効率は向上するので、発光素子に用いる場合に、有効な発明である。
本発明の製造方法の概念を示した断面的説明図。 同本発明の製造方法の概念を示した平面的説明図。 本発明の具体的な実施例1に係るIII族窒化物系化合物半導体素子の製造方法を示し、分離予定面と基板の第1の面とに垂直な断面における断面図。 実施例1により製造された発光素子の構造を示す斜視図。
10…サファイア基板
11…第1の面
12…第2の面
21…第1の分離溝
22…第2の分離溝
45…分割線
23…スクライブライン
80…側面

Claims (10)

  1. III族窒化物系化合物半導体が積層された基板を分離して個々のIII 族窒化物系化合物半導体素子とする製造方法において、
    前記基板の内部であって、基板に垂直な方向に対して傾斜した面であってチップに分割する分離予定面に沿ってパルスレーザを集光させて多光子吸収を発生させることにより、加工変質部分をこの分離予定面に沿って破断線状に形成し、
    前記加工変質部分は、前記分離予定面上において前記基板の厚さ方向に沿って、60μm以下の間隔で多数の破断線として形成し、
    外力を加えることにより、前記分離予定面で前記基板をチップに分離して、分離されたチップの基板側面を傾斜させた面とすることを特徴とするIII族窒化物系化合物半導体素子の製造方法。
  2. 前記基板の第1の面において、前記分離予定面と第1の面との交線に沿って第1の分離溝を形成し、
    前記第1の分離溝に最も近い最上段の加工変質部分の破断線は、前記第1の分離溝に対して60μm以下の間隔としたことを特徴とする請求項1に記載のIII族窒化物系化合物半導体素子の製造方法。
  3. 前記基板の前記第1の面とは反対側の第2の面において、前記分離予定面と第2の面との交線に沿って第2の分離溝を形成し、
    前記第2の分離溝に最も近い最下段の加工変質部分の破断線は、前記第2の分離溝に対して60μm以下の間隔としたことを特徴とする請求項1又は請求項2に記載のIII族窒化物系化合物半導体素子の製造方法。
  4. 前記最上段の加工変質部分の破断線は、前記パルスレーザの複数回の走査により形成されることを特徴とする請求項2に記載のIII族窒化物系化合物半導体素子の製造方法。
  5. 前記最下段の加工変質部分の破断線は、前記パルスレーザの複数回の走査により形成されることを特徴とする請求項3に記載のIII族窒化物系化合物半導体素子の製造方法。
  6. 前記第1の面は前記基板の半導体層の成長面とは反対側の面であり、前記第1の分離溝は、スクライビングにより形成された溝であることを特徴とする請求項2乃至請求項5の何れか1項に記載のIII族窒化物系化合物半導体素子の製造方法。
  7. 前記第2の面は前記基板の半導体層の成長面であり、前記第2の分離溝はダイシングにより形成された溝であることを特徴とする請求項3乃至請求項6の何れか1項に記載のIII族窒化物系化合物半導体素子の製造方法。
  8. 基板にIII族窒化物系化合物半導体を積層して成る発光素子において、
    前記基板の側面は、前記基板の内部であって、前記基板の垂直方向に対して傾斜したチップに分割する分離予定面に沿ってパルスレーザを集光させて多光子吸収を発生させることにより、加工変質部分がこの分離予定面に沿って複数段の破断線状に形成された後に、外力を加えることにより、分離された傾斜面を有することを特徴とする発光素子。
  9. 分離された基板は、III族窒化物系化合物半導体が積層されている側の面が広く、その反対側の面が狭くなる四角錐台を成し、前記傾斜面はその四角錐台の側面で構成されることを特徴とする請求項8に記載の発光素子。
  10. 前記分離予定面と前記基板の何れか一方の面との交線に沿って形成された分離溝を有することを特徴とする請求項8又は請求項9に記載の発光素子。
JP2005054669A 2005-02-28 2005-02-28 Iii族窒化物系化合物半導体素子の製造方法及び発光素子 Withdrawn JP2006245043A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005054669A JP2006245043A (ja) 2005-02-28 2005-02-28 Iii族窒化物系化合物半導体素子の製造方法及び発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005054669A JP2006245043A (ja) 2005-02-28 2005-02-28 Iii族窒化物系化合物半導体素子の製造方法及び発光素子

Publications (1)

Publication Number Publication Date
JP2006245043A true JP2006245043A (ja) 2006-09-14

Family

ID=37051198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005054669A Withdrawn JP2006245043A (ja) 2005-02-28 2005-02-28 Iii族窒化物系化合物半導体素子の製造方法及び発光素子

Country Status (1)

Country Link
JP (1) JP2006245043A (ja)

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008004394A1 (fr) * 2006-07-03 2008-01-10 Hamamatsu Photonics K.K. Procédé de travail par laser
JP2008073740A (ja) * 2006-09-22 2008-04-03 Disco Abrasive Syst Ltd ビアホールの加工方法
JP2008078440A (ja) * 2006-09-22 2008-04-03 Dowa Holdings Co Ltd 発光素子及びその製造方法
JP2008098465A (ja) * 2006-10-13 2008-04-24 Aisin Seiki Co Ltd 半導体発光素子の分離方法
WO2009020033A1 (ja) 2007-08-03 2009-02-12 Nichia Corporation 半導体発光素子及びその製造方法
JP2009212179A (ja) * 2008-03-03 2009-09-17 Sanyo Electric Co Ltd 半導体レーザ素子および半導体レーザ素子の製造方法
JP2010082645A (ja) * 2008-09-30 2010-04-15 Aisin Seiki Co Ltd レーザスクライブ方法及びレーザスクライブ装置
KR100970612B1 (ko) 2007-12-31 2010-07-15 주식회사 에피밸리 3족 질화물 반도체 발광소자 및 그 제조방법
JP2011040564A (ja) * 2009-08-11 2011-02-24 Toshiba Corp 半導体素子の製造方法および製造装置
WO2011090024A1 (ja) * 2010-01-19 2011-07-28 シャープ株式会社 機能素子およびその製造方法
KR101088392B1 (ko) 2009-06-24 2011-12-01 주식회사 세미콘라이트 발광소자 칩 및 이의 제조방법
JP2012146724A (ja) * 2011-01-07 2012-08-02 Disco Abrasive Syst Ltd 光デバイスウェーハの加工方法および光デバイス
CN102738313A (zh) * 2011-04-01 2012-10-17 山东华光光电子有限公司 一种提高led芯片出光的芯片切割方法
JP2012228702A (ja) * 2011-04-25 2012-11-22 Mitsuboshi Diamond Industrial Co Ltd レーザスクライブ方法及びレーザ加工装置
WO2012164649A1 (ja) * 2011-05-27 2012-12-06 浜松ホトニクス株式会社 レーザ加工方法
JP2012240881A (ja) * 2011-05-19 2012-12-10 Mitsuboshi Diamond Industrial Co Ltd 脆性材料基板の加工方法
JP2013055211A (ja) * 2011-09-05 2013-03-21 Toshiba Corp 半導体装置およびその製造方法
JP2013089714A (ja) * 2011-10-17 2013-05-13 Disco Abrasive Syst Ltd チップ形成方法
JP2013219076A (ja) * 2012-04-04 2013-10-24 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法
JPWO2012063348A1 (ja) * 2010-11-11 2014-05-12 パイオニア株式会社 レーザ加工方法及び装置
JP2015216140A (ja) * 2014-05-07 2015-12-03 株式会社ディスコ 光デバイスの加工方法
JP2016054205A (ja) * 2014-09-03 2016-04-14 株式会社ディスコ ウエーハの加工方法
JP2016163016A (ja) * 2015-03-05 2016-09-05 株式会社ディスコ デバイスチップの製造方法
US9478696B2 (en) 2012-08-22 2016-10-25 Hamamatsu Photonics K.K. Workpiece cutting method
US9583674B2 (en) 2014-06-18 2017-02-28 Nichia Corporation Method for producing semiconductor light emitting element
JP2017069286A (ja) * 2015-09-28 2017-04-06 株式会社ディスコ ウエーハの加工方法
JP2017071074A (ja) * 2015-10-05 2017-04-13 国立大学法人埼玉大学 内部加工層形成単結晶基板の製造方法、および、単結晶基板の製造方法
JP2020189493A (ja) * 2020-07-31 2020-11-26 国立大学法人埼玉大学 内部加工層形成単結晶基板の製造方法、および、単結晶基板の製造方法
JP2021108344A (ja) * 2019-12-27 2021-07-29 日亜化学工業株式会社 半導体素子の製造方法
US11289621B2 (en) 2017-11-29 2022-03-29 Nichia Corporation Method for producing semiconductor light emitting element

Cited By (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8431467B2 (en) 2006-07-03 2013-04-30 Hamamatsu Photonics K.K. Laser working method
JP2008016486A (ja) * 2006-07-03 2008-01-24 Hamamatsu Photonics Kk レーザ加工方法
WO2008004394A1 (fr) * 2006-07-03 2008-01-10 Hamamatsu Photonics K.K. Procédé de travail par laser
US8026154B2 (en) 2006-07-03 2011-09-27 Hamamatsu Photonics K.K. Laser working method
JP2008073740A (ja) * 2006-09-22 2008-04-03 Disco Abrasive Syst Ltd ビアホールの加工方法
JP2008078440A (ja) * 2006-09-22 2008-04-03 Dowa Holdings Co Ltd 発光素子及びその製造方法
JP2008098465A (ja) * 2006-10-13 2008-04-24 Aisin Seiki Co Ltd 半導体発光素子の分離方法
EP3267495A1 (en) 2007-08-03 2018-01-10 Nichia Corporation Semiconductor light emitting element
EP3065186A2 (en) 2007-08-03 2016-09-07 Nichia Corporation Semiconductor light emitting element and method for manufacturing the same
WO2009020033A1 (ja) 2007-08-03 2009-02-12 Nichia Corporation 半導体発光素子及びその製造方法
JP5267462B2 (ja) * 2007-08-03 2013-08-21 日亜化学工業株式会社 半導体発光素子及びその製造方法
US8236591B2 (en) 2007-08-03 2012-08-07 Nichia Corporation Semiconductor light emitting element and method for manufacturing the same
EP3065186A3 (en) * 2007-08-03 2016-11-23 Nichia Corporation Semiconductor light emitting element and method for manufacturing the same
CN101772846B (zh) * 2007-08-03 2012-03-21 日亚化学工业株式会社 半导体发光元件以及其制造方法
KR100970612B1 (ko) 2007-12-31 2010-07-15 주식회사 에피밸리 3족 질화물 반도체 발광소자 및 그 제조방법
JP2009212179A (ja) * 2008-03-03 2009-09-17 Sanyo Electric Co Ltd 半導体レーザ素子および半導体レーザ素子の製造方法
JP2010082645A (ja) * 2008-09-30 2010-04-15 Aisin Seiki Co Ltd レーザスクライブ方法及びレーザスクライブ装置
KR101088392B1 (ko) 2009-06-24 2011-12-01 주식회사 세미콘라이트 발광소자 칩 및 이의 제조방법
US8101490B2 (en) 2009-08-11 2012-01-24 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device and apparatus for manufacturing same
US8809981B2 (en) 2009-08-11 2014-08-19 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device and apparatus for manufacturing same
JP2011040564A (ja) * 2009-08-11 2011-02-24 Toshiba Corp 半導体素子の製造方法および製造装置
JPWO2011090024A1 (ja) * 2010-01-19 2013-05-23 シャープ株式会社 機能素子およびその製造方法
US8866153B2 (en) 2010-01-19 2014-10-21 Sharp Kabushiki Kaisha Functional element and manufacturing method of same
CN102714152A (zh) * 2010-01-19 2012-10-03 夏普株式会社 功能元件及其制造方法
WO2011090024A1 (ja) * 2010-01-19 2011-07-28 シャープ株式会社 機能素子およびその製造方法
JPWO2012063348A1 (ja) * 2010-11-11 2014-05-12 パイオニア株式会社 レーザ加工方法及び装置
JP2012146724A (ja) * 2011-01-07 2012-08-02 Disco Abrasive Syst Ltd 光デバイスウェーハの加工方法および光デバイス
CN102738313A (zh) * 2011-04-01 2012-10-17 山东华光光电子有限公司 一种提高led芯片出光的芯片切割方法
JP2012228702A (ja) * 2011-04-25 2012-11-22 Mitsuboshi Diamond Industrial Co Ltd レーザスクライブ方法及びレーザ加工装置
JP2012240881A (ja) * 2011-05-19 2012-12-10 Mitsuboshi Diamond Industrial Co Ltd 脆性材料基板の加工方法
WO2012164649A1 (ja) * 2011-05-27 2012-12-06 浜松ホトニクス株式会社 レーザ加工方法
JP2013055211A (ja) * 2011-09-05 2013-03-21 Toshiba Corp 半導体装置およびその製造方法
JP2013089714A (ja) * 2011-10-17 2013-05-13 Disco Abrasive Syst Ltd チップ形成方法
JP2013219076A (ja) * 2012-04-04 2013-10-24 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法
US9478696B2 (en) 2012-08-22 2016-10-25 Hamamatsu Photonics K.K. Workpiece cutting method
JP2015216140A (ja) * 2014-05-07 2015-12-03 株式会社ディスコ 光デバイスの加工方法
US10340413B2 (en) 2014-06-18 2019-07-02 Nichia Corporation Semiconductor light emitting element
US9583674B2 (en) 2014-06-18 2017-02-28 Nichia Corporation Method for producing semiconductor light emitting element
JP2016054205A (ja) * 2014-09-03 2016-04-14 株式会社ディスコ ウエーハの加工方法
TWI700735B (zh) * 2015-03-05 2020-08-01 日商迪思科股份有限公司 元件晶片之製造方法
CN105935842A (zh) * 2015-03-05 2016-09-14 株式会社迪思科 器件芯片的制造方法
KR20160108183A (ko) * 2015-03-05 2016-09-19 가부시기가이샤 디스코 디바이스 칩의 제조 방법
KR102379114B1 (ko) * 2015-03-05 2022-03-25 가부시기가이샤 디스코 디바이스 칩의 제조 방법
JP2016163016A (ja) * 2015-03-05 2016-09-05 株式会社ディスコ デバイスチップの製造方法
CN105935842B (zh) * 2015-03-05 2019-08-16 株式会社迪思科 器件芯片的制造方法
JP2017069286A (ja) * 2015-09-28 2017-04-06 株式会社ディスコ ウエーハの加工方法
JP2017071074A (ja) * 2015-10-05 2017-04-13 国立大学法人埼玉大学 内部加工層形成単結晶基板の製造方法、および、単結晶基板の製造方法
US11289621B2 (en) 2017-11-29 2022-03-29 Nichia Corporation Method for producing semiconductor light emitting element
JP2021108344A (ja) * 2019-12-27 2021-07-29 日亜化学工業株式会社 半導体素子の製造方法
JP7277782B2 (ja) 2019-12-27 2023-05-19 日亜化学工業株式会社 半導体素子の製造方法
JP2020189493A (ja) * 2020-07-31 2020-11-26 国立大学法人埼玉大学 内部加工層形成単結晶基板の製造方法、および、単結晶基板の製造方法

Similar Documents

Publication Publication Date Title
JP2006245043A (ja) Iii族窒化物系化合物半導体素子の製造方法及び発光素子
JP2006245062A (ja) Iii族窒化物系化合物半導体素子の製造方法及び発光素子
US20070298529A1 (en) Semiconductor light-emitting device and method for separating semiconductor light-emitting devices
JP4197693B2 (ja) レーザ加工方法及び半導体装置
JP5702761B2 (ja) レーザ加工装置
JP4198123B2 (ja) レーザ加工方法
JP4440036B2 (ja) レーザー加工方法
JP5312761B2 (ja) 切断用加工方法
JP5899513B2 (ja) 基板製造方法、および改質層形成装置
JP2005109432A (ja) Iii族窒化物系化合物半導体素子の製造方法
TW201631228A (zh) 晶圓的生成方法
KR101939409B1 (ko) 광 디바이스 및 광 디바이스의 가공 방법
TW201639016A (zh) 晶圓的生成方法
JP2013247147A (ja) 加工対象物切断方法、加工対象物、及び、半導体素子
TW201639018A (zh) 晶圓的生成方法
JP2009106977A (ja) レーザ加工方法
WO2007074823A1 (ja) レーザ加工方法及び半導体チップ
JP2010003817A (ja) レーザーダイシング方法及びレーザーダイシング装置
JP5747743B2 (ja) 発光素子の製造方法
WO2008035679A1 (fr) Procédé de traitement au laser et appareil de traitement au laser
JPWO2005098915A1 (ja) レーザ加工方法及び半導体チップ
JPWO2005098916A1 (ja) レーザ加工方法及び半導体チップ
JP2007324326A (ja) 発光ダイオードチップ及びウェハ分割加工方法
JP5322418B2 (ja) レーザ加工方法及びレーザ加工装置
JP6520964B2 (ja) 発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070827

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090224