KR102379114B1 - 디바이스 칩의 제조 방법 - Google Patents

디바이스 칩의 제조 방법 Download PDF

Info

Publication number
KR102379114B1
KR102379114B1 KR1020160025128A KR20160025128A KR102379114B1 KR 102379114 B1 KR102379114 B1 KR 102379114B1 KR 1020160025128 A KR1020160025128 A KR 1020160025128A KR 20160025128 A KR20160025128 A KR 20160025128A KR 102379114 B1 KR102379114 B1 KR 102379114B1
Authority
KR
South Korea
Prior art keywords
modified layer
wafer
device wafer
modified
manufacturing
Prior art date
Application number
KR1020160025128A
Other languages
English (en)
Other versions
KR20160108183A (ko
Inventor
게이 다나카
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20160108183A publication Critical patent/KR20160108183A/ko
Application granted granted Critical
Publication of KR102379114B1 publication Critical patent/KR102379114B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Dicing (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Laser Beam Processing (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

본 발명은, 복수의 디바이스를 간극 없이 연속하여 1열로 배열하는 것이 가능한 디바이스 칩의 제조 방법을 제공하는 것을 목적으로 한다.
서로 교차하는 소정의 폭을 갖는 복수의 분할 예정 라인에 의해 구획된 표면의 각 영역에 디바이스가 형성된 디바이스 웨이퍼로부터 디바이스 칩을 제조하는 디바이스 칩의 제조 방법으로서, 디바이스 웨이퍼에 대하여 투과성을 갖는 파장의 레이저 빔의 집광점을 디바이스 웨이퍼의 내부에 위치시켜, 상기 레이저 빔을 디바이스 웨이퍼의 이면으로부터 상기 분할 예정 라인의 폭 방향의 양 가장자리를 따라 조사하여, 서로 평행한 2줄의 개질층을 상하 방향으로 복수 층 형성하는 개질층 형성 단계와, 상기 개질층 형성 단계를 실시한 후, 디바이스 웨이퍼에 외력을 부여하여, 상기 개질층을 파단 기점으로 디바이스 웨이퍼를 복수의 디바이스 칩으로 분할하는 분할 단계를 구비하고, 상기 개질층 형성 단계에서는, 이면측의 개질층을 표면측의 개질층으로부터 상기 디바이스측으로 물러난 위치에 형성하며, 상기 복수 층의 개질층을 따라 파단한 상기 디바이스 칩의 측면은, 표면측이 가장 돌출되어 있는 것을 특징으로 한다.

Description

디바이스 칩의 제조 방법{METHOD OF MANUFACTURING DEVICE CHIPS}
본 발명은, 길쭉한 라인 센서나 LED 프린터 헤드 등에 이용하는 디바이스 칩의 제조 방법에 관한 것이다.
반도체 웨이퍼나 광 디바이스 웨이퍼 등의 디바이스 웨이퍼를 분할하여 얻어지는 디바이스 칩을 이용한 전자부품으로서, 길쭉한 라인 센서나 LED 프린터 헤드 등의 전자부품이 있다.
이들 전자부품의 특징으로서, 제조한 디바이스 버스 칩을 1열로 간극 없이 배열하여, 디바이스 칩 사이의 간격을 극한까지 줄임으로써, 복수의 디바이스가 정렬된 전자부품을 형성한다.
센싱의 누락 또는 인자(印字)의 누락 등을 방지하기 위해서, 디바이스는 최대한 연속하여 간극 없이 배열하는 것이 중요하기 때문에, 디바이스 칩을 제조할 때에, 디바이스 웨이퍼의 분할 예정 라인을 가능한 한 남기지 않도록 디바이스 칩으로 분할하는 것이 중요해진다.
또한, 칩들끼리 1열로 배열했을 때에, 인접한 디바이스 사이에 간극이 생기지 않도록, 칩의 측면에 볼록부가 남지 않도록 제조하는 것도 동시에 중요하고, 이 요구를 충족시키기 위해 비스듬히 경사진 절삭 블레이드로 분할 예정 라인의 폭 방향 양 가장자리를 각도를 바꾸어 절삭하는 가공 방법이 제안되어 있다(예컨대, 일본 특허 공개 제2010-073821호 공보 또는 일본 특허 공개 제2007-273743호 공보 참조).
[특허문헌 1] 일본 특허 공개 제2010-073821호 공보 [특허문헌 2] 일본 특허 공개 제2007-273743호 공보
그러나, 절삭 블레이드를 이용한 종래의 방법으로는, 절삭 블레이드를 경사지게 하는 전용의 절삭 장치를 준비하는 비용이 필요하고, 치핑(칩)이 발생하기 때문에, 치핑이 디바이스로 진행되지 않도록, 디바이스와 절삭 블레이드와의 거리에 마진을 둘 필요가 있어, 복수의 디바이스를 연속하여 1열로 배열하는 데에도 한계가 있었다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 복수의 디바이스를 간극 없이 연속하여 1열로 배열하는 것이 가능한 디바이스 칩의 제조 방법을 제공하는 것이다.
본 발명에 따르면, 서로 교차하는 소정의 폭을 갖는 복수의 분할 예정 라인에 의해 구획된 표면의 각 영역에 디바이스가 형성된 디바이스 웨이퍼로부터 디바이스 칩을 제조하는 디바이스 칩의 제조 방법으로서, 디바이스 웨이퍼의 표면측을 척 테이블의 유지면에 대면시켜 디바이스 웨이퍼를 유지하는 유지 단계와, 상기 유지 단계를 실시한 후, 디바이스 웨이퍼에 대하여 투과성을 갖는 파장의 레이저 빔의 집광점을 디바이스 웨이퍼의 내부에 위치시켜, 상기 레이저 빔을 디바이스 웨이퍼의 이면으로부터 상기 분할 예정 라인의 폭 방향의 양 가장자리를 따라 조사하여, 서로 평행한 2줄의 개질층을 상하 방향으로 복수 층 형성하는 개질층 형성 단계와, 상기 개질층 형성 단계를 실시한 후, 디바이스 웨이퍼에 외력을 부여하여, 상기 개질층을 파단 기점으로 디바이스 웨이퍼를 복수의 디바이스 칩으로 분할하는 분할 단계를 구비하고, 상기 개질층 형성 단계에서는, 이면측의 개질층을 표면측의 개질층으로부터 상기 디바이스측으로 물러난 위치에 형성하며, 상기 복수 층의 개질층을 따라 파단한 상기 디바이스 칩의 측면은, 표면측이 가장 돌출되어 있는 것을 특징으로 하는 디바이스 칩의 제조 방법이 제공된다.
본 발명의 디바이스 칩의 제조 방법에 따르면, 레이저 빔으로 디바이스 웨이퍼 내부에 개질층을 복수 층 형성하여 디바이스 웨이퍼를 개개의 디바이스 칩으로 파단하는데, 분할 예정 라인을 따라 형성하는 2줄의 개질층을 표면측에서는 분할 예정 라인의 양 가장자리로부터 중심 근처에 형성하고, 이면측에서는 개질층을 양 가장자리를 따라 형성한다.
따라서, 디바이스 웨이퍼를 분할한 디바이스 칩에 있어서, 칩의 측면이 표면으로부터 비스듬히 하측(칩 중심측)으로 경사지기 때문에, 칩들끼리 연결했을 때, 디바이스면 측에서 인접한 칩 사이에 간극을 형성하는 일이 없다. 따라서, 복수의 디바이스 칩을 1열로 배열했을 때, 인접한 디바이스 사이에 거의 간극 없이 복수의 디바이스 칩을 1열로 배열할 수 있다.
또한, 디바이스 웨이퍼에 형성된 개질층을 파단 기점으로 복수의 디바이스 칩으로 분할하기 때문에, 치핑의 발생이 없고, 분할 예정 라인의 가장자리부에 최대한 가까운 부분에서 디바이스 칩으로 파단할 수 있다는 효과도 있다.
도 1은 반도체 웨이퍼의 표면측 사시도이다.
도 2는 외주부가 환상 프레임에 장착된 점착 테이프로서의 익스팬드 테이프에 반도체 웨이퍼의 표면측을 접착시킨 상태의 사시도이다.
도 3은 개질층 형성 단계를 설명한 일부 단면 측면도이다.
도 4는 개질층 형성 단계에서 개질층이 형성되는 위치를 설명한 반도체 웨이퍼의 이면측의 일부 확대도이다.
도 5의 (A)는 본 발명 제1 실시형태의 개질층 형성 방법을 나타낸 단면도, 도 5의 (B)는 제2 실시형태의 개질층 형성 방법을 나타낸 단면도이다.
도 6의 (A) 및 도 6의 (B)는 분할 단계를 나타낸 일부 단면 측면도, 도 6의 (C)는 도 6의 (B)의 A 부분의 확대도이다.
도 7은 복수의 디바이스 칩을 1열로 배열한 라인 센서의 단면도이다.
이하, 본 발명의 실시형태를 도면을 참조하여 상세히 설명한다. 도 1을 참조하면, 반도체 웨이퍼(디바이스 웨이퍼)의 사시도가 도시되어 있다. 도 1에 도시된 디바이스 웨이퍼(11)는, 예컨대 두께가 300 ㎛인 실리콘 웨이퍼로 이루어져 있고, 표면(11a)에 복수의 분할 예정 라인(스트리트)(13)이 격자상으로 형성되어 있음과 더불어, 복수의 분할 예정 라인(13)에 의해 구획된 각 영역에 CCD, CMOS 등의 디바이스(15)가 형성되어 있다.
이와 같이 구성된 반도체 웨이퍼(11)는, 복수의 디바이스(15)가 형성되어 있는 디바이스 영역(17)과, 디바이스 영역(17)을 둘러싸는 외주 잉여 영역(19)을 그 표면(11a)에 구비하고 있다. 도면 부호 11b는 반도체 웨이퍼(11)의 이면이다.
본 발명의 디바이스 칩의 제조 방법의 가공 대상이 되는 웨이퍼는 도 1에 도시된 바와 같은 반도체 웨이퍼(11)에 한정되지 않고, 사파이어 기판 상에 질화갈륨 등의 에피택셜층(발광층)이 형성되어 구성되는 광 디바이스 웨이퍼 등의 디바이스 웨이퍼도 포함되는 것이다.
본 발명 실시형태에 따른 디바이스 칩의 제조 방법에서는, 가공에 앞서, 도 2에 도시된 바와 같이, 외주부가 환상 프레임(F)에 장착된 점착 테이프로 이루어진 익스팬드 테이프(T)에 디바이스 웨이퍼(11)의 표면(11a)을 접착시킨다. 따라서, 가공시에는, 디바이스 웨이퍼(11)의 이면(11b)이 노출된다.
본 실시형태의 디바이스 칩의 제조 방법에서는, 우선, 디바이스 웨이퍼(11)의 표면(11a) 측을 레이저 가공 장치의 척 테이블의 유지면에 대면시켜 디바이스 웨이퍼(11)를 유지하는 유지 단계를 실시한다.
즉, 도 3에 도시된 바와 같이, 레이저 가공 장치의 척 테이블(10)로 익스팬드 테이프(T)를 통해 디바이스 웨이퍼(11)를 흡인 유지하고, 디바이스 웨이퍼(11)의 이면(11b) 측을 위쪽으로 노출시킨다. 그리고, 클램프(12)로 환상 프레임(F)을 클램프하여 고정한다.
디바이스 웨이퍼(11)를 척 테이블(10)로 유지한 상태에서, 레이저 빔 발생 유닛의 집광기(14)로 디바이스 웨이퍼(11)에 대하여 투과성을 갖는 파장(예컨대 1064 ㎚)의 펄스 레이저 빔의 집광점을 분할 예정 라인(13)에 대응하는 웨이퍼(11)의 내부에 위치시켜, 레이저 빔을 웨이퍼(11)의 이면(11b) 측으로부터 조사함과 더불어, 척 테이블(10)을 화살표 X1 방향 또는 X2 방향으로 가공 이송하여, 웨이퍼 내부에 개질층(21)을 복수 층 형성하는 개질층 형성 단계를 실시한다.
이 개질층 형성 단계에서 형성되는 개질층의 위치에 대해서 도 4를 참조하여 설명한다. 도 4에서는, 디바이스를 빽빽하게 배열할 필요가 있는 변측의 분할 예정 라인을 13a로서, 디바이스를 빽빽하게 배열할 필요가 없는 변측의 분할 예정 라인을 13b로서 설명한다.
분할 예정 라인(13a)에서는, 분할 예정 라인(13a)의 폭 방향의 양 가장자리를 따라 웨이퍼(11)의 내부에 2줄의 개질층(21)을 형성한다. 이 방향의 개질층(21)의 형성은 웨이퍼(11)의 두께 방향으로 복수 층 형성한다.
분할 예정 라인(13b)에 대해서는, 분할 예정 라인(13b)의 대략 중심을 따라 웨이퍼 내부에 1줄의 개질층(21)을 형성한다. 이 방향의 개질층(21)의 형성도 웨이퍼(11)의 두께 방향으로 복수 층 형성한다.
도 5를 참조하여, 개질층 형성 단계에 대해서 더욱 상세히 설명한다. 도 5의 (A)는 제1 실시형태의 개질층 형성 단계를 나타낸 단면도이다. 제1 실시형태의 개질층 형성 단계에서는, 우선 디바이스 웨이퍼(11)의 표면(11a)에 가까운 쪽에, 분할 예정 라인(13a)의 양 가장자리로부터 소정 거리 중심측에 접근한 위치에 2줄의 서로 평행한 개질층(21)을 형성한다.
계속해서, 집광기(14)로 집광되는 레이저 빔의 집광점(P)을 웨이퍼(11)의 이면(11b) 측으로 상승한 위치에서, 분할 예정 라인(13a)의 양 가장자리를 따라 서로 평행한 2줄의 개질층(21)을 형성한다. 또한, 레이저 빔의 집광점(P)을 웨이퍼(11)의 이면(11b) 측에 위치시켜, 직전에 형성한 개질층(21)과 상하 방향으로 겹치도록 서로 평행한 2줄의 개질층(21)을 형성한다. 웨이퍼(11)를 인덱싱 이송함으로써, 인접한 분할 예정 라인(13a)을 따라 동일한 2줄의 개질층(21)을 복수 층 형성한다.
또한, 도 5의 (A)에 도시된 실시형태에서는, 웨이퍼(11)의 표면(11a)에 가까운 쪽의 개질층(21)을 1층 형성하고, 상하 방향으로 겹치는 이면(11b) 측의 개질층(21)을 2층 형성하고 있지만, 개질층(21)의 층수는 이것에 한정되지 않고, 표면(11a) 측의 개질층(21)을 2층 이상 형성하여도 좋고, 이면(11b) 측의 개질층(21)을 1층만, 또는 3층 이상 형성하도록 하여도 좋다.
분할 예정 라인(13b)에 대해서는, 디바이스를 빽빽하게 배열할 필요가 없는 변측이기 때문에, 분할 예정 라인(13b)의 중심을 따라 상하 방향으로 겹치도록 복수 층의 개질층(21)을 형성한다.
도 5의 (B)를 참조하면, 본 발명 제2 실시형태의 개질층 형성 단계를 나타내는 단면도가 도시되어 있다. 본 실시형태의 개질층 형성 단계에서는, 웨이퍼(11)의 표면(11a) 측의 개질층(21)과 다음에 형성하는 개질층(21)이 웨이퍼(11)의 두께 방향으로 오버랩하도록 형성한다.
이 오버랩의 길이는, 30 ㎛ 정도가 바람직하다. 이와 같이 개질층(21)을 오버랩하여 형성함으로써, 개질층(21)으로부터 전파되는 원하는 크랙을 확실하게 형성할 수 있는 것을 확인하였다.
개질층 형성 단계에 있어서의 가공 조건은, 예컨대 다음과 같이 설정되어 있다.
광원 : LD 여기 Q 스위치 Nd : YVO4 펄스 레이저
파장 : 1064 ㎚
평균 출력 : 0.2 W
반복 주파수 : 80 kHz
집광 스폿 직경 : φ1 ㎛
가공 이송 속도 : 100 ㎚/s
개질층 형성 단계를 실시한 후, 디바이스 웨이퍼(11)에 외력을 부여하여, 개질층(21)을 파단 기점으로 디바이스 웨이퍼(11)를 복수의 디바이스 칩으로 분할하는 분할 단계를 실시한다.
이 분할 단계에 대해서 도 6을 참조하여 설명한다. 도 6의 (A)를 참조하면, 분할 장치(20)는, 확장 드럼(22)과, 환상 프레임(F)을 유지하는 프레임 유지 수단(24)을 구비하고 있다. 확장 드럼(22)은, 환상 프레임(F)의 내경보다 작고, 환상 프레임(F)에 장착된 익스팬드 테이프(T)에 접착되는 웨이퍼(11)의 외경보다 큰 내경을 갖고 있다.
프레임 유지 수단(24)은, 환상의 프레임 유지 부재(26)와, 프레임 유지 부재(26)의 외주에 설치된 고정 수단으로서의 복수의 클램프(28)로 구성된다. 프레임 유지 부재(26)의 상면은 환상 프레임(F)을 배치하는 배치면(26a)을 형성하고 있고, 이 배치면(26a) 상에 환상 프레임(F)이 배치된다.
그리고, 배치면(26a) 상에 배치된 환상 프레임(F)은, 클램프(28)에 의해 프레임 유지 부재(26)에 고정된다. 이와 같이 구성된 프레임 유지 수단(24)은 에어 실린더(30)의 피스톤 로드(32)에 연결되어 있고, 에어 실린더(30)를 작동함으로써 프레임 유지 부재(26)는 상하 방향으로 이동된다.
이와 같이 구성된 분할 장치(20)를 이용하여 실시하는 웨이퍼 분할 단계에 대해서 도 6의 (A)∼도 6의 (C)를 참조하여 설명한다. 도 6의 (A)에 도시된 바와 같이, 웨이퍼(11)를 익스팬드 테이프(T)를 통해 지지한 환상 프레임(F)을, 프레임 유지 부재(26)의 배치면(26a) 상에 배치하고, 클램프(28)에 의해 프레임 유지 부재(26)에 고정한다. 이때, 프레임 유지 부재(26)는 그 배치면(26a)이 확장 드럼(22)의 상단과 대략 동일 높이가 되는 기준 위치에 위치된다.
계속해서, 에어 실린더(30)를 구동하여 프레임 유지 부재(26)를 도 6의 (B)에 도시된 확장 위치로 하강시킨다. 이에 따라, 프레임 유지 부재(26)의 배치면(26a) 상에 고정되어 있는 환상 프레임(F)도 하강하기 때문에, 환상 프레임(F)에 장착된 익스팬드 테이프(T)는 확장 드럼(22)의 상단 가장자리에 접촉하여 주로 반경 방향으로 확장된다.
그 결과, 익스팬드 테이프(T)에 접착되어 있는 웨이퍼(11)에는 방사상으로 인장력이 작용한다. 이와 같이 웨이퍼(11)에 방사상으로 인장력이 작용하면, 웨이퍼(11)는 개질층(21)을 파단 기점으로 파단되고, 개개의 디바이스 칩(23)으로 분할된다.
본 실시형태의 디바이스 칩의 제조 방법에서는, 디바이스를 빽빽하게 배열할 필요가 있는 변측의 분할 예정 라인(13a)에 대해서는, 각 분할 예정 라인(13a)을 따라 동일 높이로 2줄의 개질층(21)이 형성되고, 웨이퍼(11)의 두께 방향으로 복수의 개질층(21)이 형성되어 있다.
또한, 웨이퍼(11)의 표면(11a) 측에 가장 가까운 한 쌍의 개질층(21)보다도 이면측에 가까운 한 쌍의 개질층(21)이 디바이스(15)에 가까운 쪽에 형성되어 있기 때문에, 도 6의 (B)의 A 부분의 확대도인 도 6의 (C)에 도시된 바와 같이, 웨이퍼(11)를 분할하여 얻어진 디바이스 칩(23)의 측면이 디바이스(15)가 형성되어 있는 표면으로부터 칩 중심측으로 비스듬히 경사진다. 또한, 인접한 디바이스 칩(23) 사이에 스트리트부(25)가 잔존한다.
특별히 도시하지 않지만, 제1 방향으로 연장되는 분할 예정 라인(13a)에 직교하는 분할 예정 라인(13b)에 대해서는, 도 4에 도시된 바와 같이, 분할 예정 라인(13b)의 대략 중심 부분에 1줄의 개질층(21)이 형성되어 있기 때문에, 도 6에 도시된 분할 단계를 실시하면, 각 디바이스 칩(23)의 측면은 표면에 형성된 디바이스(15)에 대하여 수직이 된다.
전술한 실시형태의 디바이스 칩의 제조 방법에 따르면, 디바이스를 빽빽하게 배열할 필요가 있는 변측에 대해서는, 칩의 측면이 표면으로부터 칩 중심측으로 비스듬히 경사지기 때문에, 복수의 디바이스 칩(23)을 연결시켜 예컨대, 도 7에 도시된 바와 같은, 라인 센서(27)를 구성한 경우, 인접한 디바이스(15) 사이에 거의 간극이 생기지 않도록 디바이스 칩(23)을 정렬할 수 있다.
전술한 실시형태에서는, 본 발명의 디바이스 칩을 반도체 웨이퍼에 적용하여 CCD, CMOS 등의 촬상 디바이스 칩을 제조하는 예에 대해서 설명하였으나, 본 발명의 제조 방법은 이것으로 한정되지 않고, 표면에 복수의 LED가 형성된 광 디바이스 웨이퍼의 분할에 적용하여, LED 칩을 제조하는 방법에도 마찬가지로 적용할 수 있다.
10 : 척 테이블 11 : 반도체 웨이퍼
13, 13a, 13b : 분할 예정 라인(스트리트)
14 : 집광기 15 : 디바이스
20 : 분할 장치 21 : 개질층
22 : 확장 드럼 23 : 디바이스 칩
24 : 프레임 유지 수단 25 : 스트리트부
26 : 프레임 유지 부재 27 : 라인 센서

Claims (1)

  1. 서로 교차하는 미리 정해진 폭을 갖는 복수의 분할 예정 라인에 의해 구획된 표면의 각 영역에 디바이스가 형성된 디바이스 웨이퍼로부터 디바이스 칩을 제조하는 디바이스 칩의 제조 방법으로서,
    디바이스 웨이퍼의 표면측을 척 테이블의 유지면에 대면시켜 디바이스 웨이퍼를 유지하는 유지 단계와,
    상기 유지 단계를 실시한 후, 디바이스 웨이퍼에 대하여 투과성을 갖는 파장의 레이저 빔의 집광점을 디바이스 웨이퍼의 내부에 위치시켜, 상기 레이저 빔을 디바이스 웨이퍼의 이면으로부터 상기 분할 예정 라인의 폭 방향의 양 가장자리를 따라 조사하여, 서로 평행한 2줄의 개질층을 상하 방향으로 복수 층 형성하는 개질층 형성 단계와,
    상기 개질층 형성 단계를 실시한 후, 디바이스 웨이퍼에 외력을 부여하여, 상기 개질층을 파단 기점으로 디바이스 웨이퍼를 복수의 디바이스 칩으로 분할하는 분할 단계를 구비하고,
    상기 개질층 형성 단계에서는, 이면측의 개질층을 표면측의 개질층으로부터 디바이스측으로 물러난 위치에 형성함과 더불어, 상기 이면측의 개질층을 복수 층 형성하고,
    상기 이면측의 복수 층의 개질층은 상하 방향으로 겹치는 개질층을 포함하며,
    상기 표면측의 개질층 다음에 형성하는 개질층은 상기 표면측의 개질층과 상기 디바이스 웨이퍼의 두께 방향으로 오버랩하도록 형성하고,
    상기 복수 층의 개질층을 따라 파단한 상기 디바이스 칩의 측면은, 표면측이 가장 돌출되어 있는 것을 특징으로 하는 디바이스 칩의 제조 방법.
KR1020160025128A 2015-03-05 2016-03-02 디바이스 칩의 제조 방법 KR102379114B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-043601 2015-03-05
JP2015043601A JP6494334B2 (ja) 2015-03-05 2015-03-05 デバイスチップの製造方法

Publications (2)

Publication Number Publication Date
KR20160108183A KR20160108183A (ko) 2016-09-19
KR102379114B1 true KR102379114B1 (ko) 2022-03-25

Family

ID=56847355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160025128A KR102379114B1 (ko) 2015-03-05 2016-03-02 디바이스 칩의 제조 방법

Country Status (4)

Country Link
JP (1) JP6494334B2 (ko)
KR (1) KR102379114B1 (ko)
CN (1) CN105935842B (ko)
TW (1) TWI700735B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6745165B2 (ja) * 2016-08-09 2020-08-26 株式会社ディスコ ウェーハの加工方法
CN106328778B (zh) * 2016-09-14 2019-03-08 中国科学院半导体研究所 隐形切割制备正、倒和倒梯形台状衬底的led芯片的方法
DE102016224978B4 (de) * 2016-12-14 2022-12-29 Disco Corporation Substratbearbeitungsverfahren
DE102017200631B4 (de) * 2017-01-17 2022-12-29 Disco Corporation Verfahren zum Bearbeiten eines Substrats
JP6821261B2 (ja) * 2017-04-21 2021-01-27 株式会社ディスコ 被加工物の加工方法
JP7007052B2 (ja) * 2017-09-19 2022-01-24 株式会社ディスコ ウェーハの加工方法
JP7148816B2 (ja) * 2019-09-30 2022-10-06 日亜化学工業株式会社 発光素子の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166728A (ja) 2003-11-28 2005-06-23 Mitsubishi Cable Ind Ltd 窒化物系半導体素子の製造方法
JP2006245043A (ja) * 2005-02-28 2006-09-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法及び発光素子
JP2012164740A (ja) 2011-02-04 2012-08-30 Mitsuboshi Diamond Industrial Co Ltd レーザスクライブ方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4408361B2 (ja) * 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
JP2007273743A (ja) 2006-03-31 2007-10-18 Kyocera Corp 半導体基板のダイシング方法及び半導体基板
JP2009124077A (ja) * 2007-11-19 2009-06-04 Denso Corp 半導体チップ及びその製造方法
JP2010073821A (ja) 2008-09-17 2010-04-02 Disco Abrasive Syst Ltd ウェーハ分割方法
EP2402984B1 (en) * 2009-02-25 2018-01-10 Nichia Corporation Method of manufacturing a semiconductor element, and corresponding semicondutor element
JP5446325B2 (ja) * 2009-03-03 2014-03-19 豊田合成株式会社 レーザ加工方法および化合物半導体発光素子の製造方法
CN101807647A (zh) * 2010-03-19 2010-08-18 厦门市三安光电科技有限公司 具有倾斜侧面的铝镓铟磷系发光二极管的制作工艺
TW201301557A (zh) * 2011-06-17 2013-01-01 Univ Nat Cheng Kung 發光元件結構及其製造方法
JP2013089714A (ja) * 2011-10-17 2013-05-13 Disco Abrasive Syst Ltd チップ形成方法
JP5995563B2 (ja) * 2012-07-11 2016-09-21 株式会社ディスコ 光デバイスの加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166728A (ja) 2003-11-28 2005-06-23 Mitsubishi Cable Ind Ltd 窒化物系半導体素子の製造方法
JP2006245043A (ja) * 2005-02-28 2006-09-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法及び発光素子
JP2012164740A (ja) 2011-02-04 2012-08-30 Mitsuboshi Diamond Industrial Co Ltd レーザスクライブ方法

Also Published As

Publication number Publication date
CN105935842B (zh) 2019-08-16
KR20160108183A (ko) 2016-09-19
CN105935842A (zh) 2016-09-14
TWI700735B (zh) 2020-08-01
JP2016163016A (ja) 2016-09-05
TW201709290A (zh) 2017-03-01
JP6494334B2 (ja) 2019-04-03

Similar Documents

Publication Publication Date Title
KR102379114B1 (ko) 디바이스 칩의 제조 방법
KR102096674B1 (ko) 웨이퍼 가공 방법
JP4909657B2 (ja) サファイア基板の加工方法
JP5162163B2 (ja) ウェーハのレーザ加工方法
JP4769560B2 (ja) ウエーハの分割方法
JP4767711B2 (ja) ウエーハの分割方法
US7470566B2 (en) Wafer dividing method
KR101979397B1 (ko) 패턴이 있는 기판의 분할 방법
CN107591361B (zh) 半导体器件芯片的制造方法
JP2007157887A (ja) ウエーハの分割方法
JP2006229021A (ja) ウエーハの分割方法
TWI697946B (zh) 晶圓的加工方法
KR102102485B1 (ko) 웨이퍼 가공 방법
JP2006245103A (ja) ウエーハの分割方法
JP2011003757A (ja) ウエーハの分割方法
JP2006114691A (ja) ウエーハの分割方法
JP2018114554A (ja) 基板を処理する方法
JP2006318966A (ja) 半導体ウエーハ
KR101848512B1 (ko) 광디바이스 기판의 분할 방법
JP2006289388A (ja) レーザー加工装置
JP5860221B2 (ja) 非線形結晶基板のレーザー加工方法
KR102256562B1 (ko) 적층 기판의 가공 방법
JP6029348B2 (ja) ウエーハの加工方法
JP2014082317A (ja) ウエーハの加工方法
JP6091182B2 (ja) 光デバイスウエーハの分割方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant