JP6494334B2 - デバイスチップの製造方法 - Google Patents

デバイスチップの製造方法 Download PDF

Info

Publication number
JP6494334B2
JP6494334B2 JP2015043601A JP2015043601A JP6494334B2 JP 6494334 B2 JP6494334 B2 JP 6494334B2 JP 2015043601 A JP2015043601 A JP 2015043601A JP 2015043601 A JP2015043601 A JP 2015043601A JP 6494334 B2 JP6494334 B2 JP 6494334B2
Authority
JP
Japan
Prior art keywords
modified layer
wafer
modified
device wafer
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015043601A
Other languages
English (en)
Other versions
JP2016163016A (ja
Inventor
田中　圭
圭 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2015043601A priority Critical patent/JP6494334B2/ja
Priority to TW105103299A priority patent/TWI700735B/zh
Priority to CN201610110135.2A priority patent/CN105935842B/zh
Priority to KR1020160025128A priority patent/KR102379114B1/ko
Publication of JP2016163016A publication Critical patent/JP2016163016A/ja
Application granted granted Critical
Publication of JP6494334B2 publication Critical patent/JP6494334B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Dicing (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Laser Beam Processing (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Description

本発明は、長尺のラインセンサーやＬＥＤプリンタヘッド等に用いるデバイスチップの製造方法に関する。
半導体ウェーハや光デバイスウェーハ等のデバイスウェーハを分割して得られるデバイスチップを利用した電子部品として、長尺のラインセンサーやＬＥＤプリンタヘッド等の電子部品がある。
これらの電子部品の特徴として、製造したデバイスバスチップを１列に隙間なく並べ、デバイスチップ同士の間隔を極限まで減らすことで、複数のデバイスが整列した電子部品を形成する。
センシングの抜け又は印字の抜け等を防止するために、デバイスは極力連続して隙間なく並べることが重要なので、デバイスチップを製造する際に、デバイスウェーハの分割予定ラインをできるだけ残さないようにデバイスチップに分割することが重要となる。
また、チップ同士を１列に並べた際に、隣接するデバイス同士に隙間ができないよう、チップの側面に凸部が残らないように製造するのも同時に重要であり、この要望を満たすために斜めに傾斜した切削ブレードで分割予定ラインの幅方向両縁を角度を変えて切削する加工方法が提案されている（例えば、特開２０１０−０７３８２１号公報又は特開２００７−２７３７４３号公報参照）。
特開２０１０−０７３８２１号公報 特開２００７−２７３７４３号公報
しかしながら、切削ブレードを利用した従来の方法では、切削ブレードを傾斜させた専用の切削装置を用意するコストが必要であり、チッピング（欠け）が発生するため、チッピングがデバイスに進行しないよう、デバイスと切削ブレードとの距離にマージンを設ける必要があり、複数のデバイスを連続して１列に並べるにも限界があった。
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、複数のデバイスを隙間なく連続して１列に並べることが可能なデバイスチップの製造方法を提供することである。
本発明によると、互いに交差する所定の幅を有する複数の分割予定ラインによって区画された表面の各領域にデバイスが形成されたデバイスウェーハからデバイスチップを製造するデバイスチップの製造方法であって、デバイスウェーハの表面側をチャックテーブルの保持面に対面させてデバイスウェーハを保持する保持ステップと、該保持ステップを実施した後、デバイスウェーハに対して透過性を有する波長のレーザービームの集光点をデバイスウェーハの内部に位置づけて、該レーザービームをデバイスウェーハの裏面から該分割予定ラインの幅方向の両縁に沿って照射し、互いに平行な２条の改質層を上下方向に複数層形成する改質層形成ステップと、該改質層形成ステップを実施した後、デバイスウェーハに外力を付与し、該改質層を破断起点にデバイスウェーハを複数のデバイスチップに分割する分割ステップと、を備え、該改質層形成ステップでは、裏面側の改質層を表面側の改質層より該デバイス側にずらした位置に形成するとともに、該裏面側の改質層を複数層形成し、該裏面側の複数層の改質層は、上下方向に重なる改質層を含み、該表面側の改質層の次に形成する改質層は、該表面側の改質層と該デバイスウェーハの厚み方向にオーバーラップするように形成し、該複数層の改質層に沿って破断した該デバイスチップの側面は、表面側が最も突出していることを特徴とするデバイスチップの製造方法が提供される。
本発明のデバイスチップの製造方法によると、レーザービームでデバイスウェーハ内部に改質層を複数層形成してデバイスウェーハを個々のデバイスチップに破断するが、分割予定ラインに沿って形成する２条の改質層を表面側では分割予定ラインの両縁から中心寄りに形成し、裏面側では改質層を両縁に沿って形成する。
従って、デバイスウェーハを分割したデバイスチップにおいて、チップの側面が表面から斜め下側（チップ中心側）へ傾斜するため、チップ同士を連結させた際、デバイス面側で隣接するチップ間に隙間を形成することがない。よって、複数のデバイスチップを１列に並べた際、隣接するデバイス間にほとんど隙間なく複数のデバイスチップを１列に並べることができる。
また、デバイスウェーハに形成された改質層を破断起点に複数のデバイスチップに分割するため、チッピングの発生がなく、分割予定ラインの縁部に極力近い部分でデバイスチップに破断できるという効果もある。
半導体ウェーハの表面側斜視図である。 外周部が環状フレームに装着された粘着テープとしてのエキスパンドテープに半導体ウェーハの表面側を貼着した状態の斜視図である。 改質層形成ステップを説明する一部断面側面図である。 改質層形成ステップで改質層が形成される位置を説明する半導体ウェーハの裏面側の一部拡大図である。 図５（Ａ）は本発明第１実施形態の改質層形成方法を示す断面図、図５（Ｂ）は第２実施形態の改質層形成方法を示す断面図である。 図６（Ａ）及び図６（Ｂ）は分割ステップを示す一部断面側面図、図６（Ｃ）は図６（Ｂ）のＡ部分の拡大図である。 複数のデバイスチップを１列に並べたラインセンサーの断面図である。
以下、本発明の実施形態を図面を参照して詳細に説明する。図１を参照すると、半導体ウェーハ（デバイスウェーハ）の斜視図が示されている。図１に示すデバイスウェーハ１１は、例えば厚さが３００μｍのシリコンウェーハからなっており、表面１１ａに複数の分割予定ライン（ストリート）１３が格子状に形成されていると共に、複数の分割予定ライン１３によって区画された各領域にＣＣＤ、ＣＭＯＳ等のデバイス１５が形成されている。
このように構成された半導体ウェーハ１１は、複数のデバイス１５が形成されているデバイス領域１７と、デバイス領域１７を囲繞する外周余剰領域１９をその表面１１ａに備えている。１１ｂは半導体ウェーハ１１の裏面である。
本発明のデバイスチップの製造方法の加工対象となるウェーハは図１に示すような半導体ウェーハ１１に限定されるものではなく、サファイア基板上に窒化ガリウム等のエピタキシャル層（発光層）が形成されて構成される光デバイスウェーハ等のデバイスウェーハも含まれるものである。
本発明実施形態に係るデバイスチップの製造方法では、加工に先立ち、図２に示すように、外周部が環状フレームＦに装着された粘着テープからなるエキスパンドテープＴにデバイスウェーハ１１の表面１１ａを貼着する。従って、加工に際しては、デバイスウェーハ１１の裏面１１ｂが露出される。
本実施形態のデバイスチップの製造方法では、まず、デバイスウェーハ１１の表面１１ａ側をレーザー加工装置のチャックテーブルの保持面に対面させてデバイスウェーハ１１を保持する保持ステップを実施する。
即ち、図３に示したように、レーザー加工装置のチャックテーブル１０でエキスパンドテープＴを介してデバイスウェーハ１１を吸引保持し、デバイスウェーハ１１の裏面１１ｂ側を上方に露出させる。そして、クランプ１２で環状フレームＦをクランプして固定する。
デバイスウェーハ１１をチャックテーブル１０で保持した状態で、レーザービーム発生ユニットの集光器１４でデバイスウェーハ１１に対して透過性を有する波長（例えば１０６４ｎｍ）のパルスレーザービームの集光点を分割予定ライン１３に対応するウェーハ１１の内部に位置づけて、レーザービームをウェーハ１１の裏面１１ｂ側から照射すると共に、チャックテーブル１０を矢印Ｘ１方向又はＸ２方向に加工送りして、ウェーハ内部に改質層２１を複数層形成する改質層形成ステップを実施する。
この改質層形成ステップで形成される改質層の位置について図４を参照して説明する。図４では、デバイスを密に並べる必要がある辺側の分割予定ラインを１３ａとし、デバイスを密に並べる必要がない辺側の分割予定ラインを１３ｂとして説明する。
分割予定ライン１３ａでは、分割予定ライン１３ａの幅方向の両縁に沿ってウェーハ１１の内部に２条の改質層２１を形成する。この方向の改質層２１の形成はウェーハ１１の厚み方向に複数層形成する。
分割予定ライン１３ｂについては、分割予定ライン１３ｂの概略中心に沿ってウェーハ内部に１本の改質層２１を形成する。この方向の改質層２１の形成もウェーハ１１の厚み方向に複数層形成する。
図５を参照して、改質層形成ステップについて更に詳細に説明する。図５（Ａ）は第１実施形態の改質層形成ステップを示す断面図である。第１実施形態の改質層形成ステップでは、まずデバイスウェーハ１１の表面１１ａに近い側に、分割予定ライン１３ａの両縁から所定距離中心側によった位置に２条の互いに平行な改質層２１を形成する。
次いで、集光器１４で集光されるレーザービームの集光点Ｐをウェーハ１１の裏面１１ｂ側に上昇した位置で、分割予定ライン１３ａの両縁に沿って互いに平行な２条の改質層２１を形成する。更に、レーザービームの集光点Ｐをウェーハ１１の裏面１１ｂ側に位置づけて、直前に形成した改質層２１と上下方向に重なるように互いに平行な２条の改質層２１を形成する。ウェーハ１１を割り出し送りすることにより、隣接する分割予定ライン１３ａに沿って同様な２条の改質層２１を複数層形成する。
尚、図５（Ａ）に示した実施形態では、ウェーハ１１の表面１１ａに近い側の改質層２１を１層形成し、上下方向に重なる裏面１１ｂ側の改質層２１を２層形成しているが、改質層２１の層数はこれに限定されるものではなく、表面１１ａ側の改質層２１を２層以上形成してもよく、裏面１１ｂ側の改質層２１を１層のみ、又は３層以上形成するようにしてもよい。
分割予定ライン１３ｂについては、デバイスを密に並べる必要がない辺側であるため、分割予定ライン１３ｂの中心に沿って上下方向に重なるように複数層の改質層２１を形成する。
図５（Ｂ）を参照すると、本発明第２実施形態の改質層形成ステップを示す断面図が示されている。本実施形態の改質層形成ステップでは、ウェーハ１１の表面１１ａ側の改質層２１と次に形成する改質層２１とがウェーハ１１の厚み方向にオーバーラップするように形成する。
このオーバーラップの長さは、３０μｍ程度が好ましい。このように改質層２１をオーバーラップして形成することにより、改質層２１から伝播する所望のクラックを確実に形成できることを確認した。
改質層形成ステップにおける加工条件は、例えば次のように設定されている。
光源 ：ＬＤ励起ＱスイッチＮｄ：ＹＶＯ４パルスレーザー
波長 ：１０６４ｎｍ
平均出力 ：０．２Ｗ
繰り返し周波数 ：８０ｋＨｚ
集光スポット径 ：φ１μｍ
加工送り速度 ：１００ｎｍ／ｓ
改質層形成ステップを実施した後、デバイスウェーハ１１に外力を付与し、改質層２１を破断起点にデバイスウェーハ１１を複数のデバイスチップに分割する分割ステップを実施する。
この分割ステップについて図６を参照して説明する。図６（Ａ）を参照すると、分割装置２０は、拡張ドラム２２と、環状フレームＦを保持するフレーム保持手段２４とを具備している。拡張ドラム２２は、環状フレームＦの内径より小さく、環状フレームＦに装着されたエキスパンドテープＴに貼着されるウェーハ１１の外径より大きい内径を有している。
フレーム保持手段２４は、環状のフレーム保持部材２６と、フレーム保持部材２６の外周に配設された固定手段としての複数のクランプ２８とから構成される。フレーム保持部材２６の上面は環状フレームＦを載置する載置面２６ａを形成しており、この載置面２６ａ上に環状フレームＦが載置される。
そして、載置面２６ａ上に載置された環状フレームＦは、クランプ２８によってフレーム保持部材２６に固定される。このように構成されたフレーム保持手段２４はエアシリンダ３０のピストンロッド３２に連結されており、エアシリンダ３０を作動することによりフレーム保持部材２６は上下方向に移動される。
このように構成された分割装置２０を用いて実施するウェーハ分割ステップについて図６（Ａ）〜図６（Ｃ）を参照して説明する。図６（Ａ）に示すように、ウェーハ１１をエキスパンドテープＴを介して支持した環状フレームＦを、フレーム保持部材２６の載置面２６ａ上に載置し、クランプ２８によってフレーム保持部材２６に固定する。この時、フレーム保持部材２６はその載置面２６ａが拡張ドラム２２の上端と略同一高さとなる基準位置に位置づけられる。
次いで、エアシリンダ３０を駆動してフレーム保持部材２６を図６（Ｂ）に示す拡張位置に下降する。これにより、フレーム保持部材２６の載置面２６ａ上に固定されている環状フレームＦも下降するため、環状フレームＦに装着されたエキスパンドテープＴは拡張ドラム２２の上端縁に当接して主に半径方向に拡張される。
その結果、エキスパンドテープＴに貼着されているウェーハ１１には放射状に引っ張り力が作用する。このようにウェーハ１１に放射状に引っ張り力が作用すると、ウェーハ１１は改質層２１を破断起点に破断され、個々のデバイスチップ２３に分割される。
本実施形態のデバイスチップの製造方法では、デバイスを密に並べる必要がある辺側の分割予定ライン１３ａについては、各分割予定ライン１３ａに沿って同一高さに２条の改質層２１が形成され、ウェーハ１１の厚さ方向に複数の改質層２１が形成されている。
更に、ウェーハ１１の表面１１ａ側に１番近い一対の改質層２１よりも裏面側に近い一対の改質層２１がデバイス１５に近い側に形成されているため、図６（Ｂ）のＡ部分の拡大図である図６（Ｃ）に示すように、ウェーハ１１を分割して得られたデバイスチップ２３の側面がデバイス１５が形成されている表面からチップ中心側へ斜めに傾斜する。更に、隣接するデバイスチップ２３の間にストリート部２５が残存する。
特に図示しないが、第１の方向に伸長する分割予定ライン１３ａに直交する分割予定ライン１３ｂについては、図４に示すように、分割予定ライン１３ｂの略中心部分に１本の改質層２１が形成されているため、図６に示す分割ステップを実施すると、各デバイスチップ２３の側面は表面に形成されたデバイス１５に対して垂直となる。
上述した実施形態のデバイスチップの製造方法によると、デバイスを密に並べる必要がある辺側については、チップの側面が表面からチップ中心側へ斜めに傾斜するため、複数のデバイスチップ２３を連結させて例えば、図７に示すような、ラインセンサー２７を構成した場合、隣接するデバイス１５同士にほとんど隙間ができないようにデバイスチップ２３を整列することができる。
上述した実施形態では、本発明のデバイスチップを半導体ウェーハに適用してＣＣＤ、ＣＭＯＳ等の撮像デバイスチップを製造する例について説明したが、本発明の製造方法はこれに限定されるものではなく、表面に複数のＬＥＤが形成された光デバイスウェーハの分割に適用して、ＬＥＤチップを製造する方法にも同様に適用できる。
１０ チャックテーブル
１１ 半導体ウェーハ
１３，１３ａ，１３ｂ 分割予定ライン（ストリート）
１４ 集光器
１５ デバイス
２０ 分割装置
２１ 改質層
２２ 拡張ドラム
２３ デバイスチップ
２４ フレーム保持手段
２５ ストリート部
２６ フレーム保持部材
２７ ラインセンサー

Claims (1)

  1. 互いに交差する所定の幅を有する複数の分割予定ラインによって区画された表面の各領域にデバイスが形成されたデバイスウェーハからデバイスチップを製造するデバイスチップの製造方法であって、
    デバイスウェーハの表面側をチャックテーブルの保持面に対面させてデバイスウェーハを保持する保持ステップと、
    該保持ステップを実施した後、デバイスウェーハに対して透過性を有する波長のレーザービームの集光点をデバイスウェーハの内部に位置づけて、該レーザービームをデバイスウェーハの裏面から該分割予定ラインの幅方向の両縁に沿って照射し、互いに平行な２条の改質層を上下方向に複数層形成する改質層形成ステップと、
    該改質層形成ステップを実施した後、デバイスウェーハに外力を付与し、該改質層を破断起点にデバイスウェーハを複数のデバイスチップに分割する分割ステップと、を備え、
    該改質層形成ステップでは、裏面側の改質層を表面側の改質層より該デバイス側にずらした位置に形成するとともに、該裏面側の改質層を複数層形成し、
    該裏面側の複数層の改質層は、上下方向に重なる改質層を含み、
    該表面側の改質層の次に形成する改質層は、該表面側の改質層と該デバイスウェーハの厚み方向にオーバーラップするように形成し、
    該複数層の改質層に沿って破断した該デバイスチップの側面は、表面側が最も突出していることを特徴とするデバイスチップの製造方法。
JP2015043601A 2015-03-05 2015-03-05 デバイスチップの製造方法 Active JP6494334B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015043601A JP6494334B2 (ja) 2015-03-05 2015-03-05 デバイスチップの製造方法
TW105103299A TWI700735B (zh) 2015-03-05 2016-02-02 元件晶片之製造方法
CN201610110135.2A CN105935842B (zh) 2015-03-05 2016-02-29 器件芯片的制造方法
KR1020160025128A KR102379114B1 (ko) 2015-03-05 2016-03-02 디바이스 칩의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015043601A JP6494334B2 (ja) 2015-03-05 2015-03-05 デバイスチップの製造方法

Publications (2)

Publication Number Publication Date
JP2016163016A JP2016163016A (ja) 2016-09-05
JP6494334B2 true JP6494334B2 (ja) 2019-04-03

Family

ID=56847355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015043601A Active JP6494334B2 (ja) 2015-03-05 2015-03-05 デバイスチップの製造方法

Country Status (4)

Country Link
JP (1) JP6494334B2 (ja)
KR (1) KR102379114B1 (ja)
CN (1) CN105935842B (ja)
TW (1) TWI700735B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6745165B2 (ja) * 2016-08-09 2020-08-26 株式会社ディスコ ウェーハの加工方法
CN106328778B (zh) * 2016-09-14 2019-03-08 中国科学院半导体研究所 隐形切割制备正、倒和倒梯形台状衬底的led芯片的方法
DE102016224978B4 (de) * 2016-12-14 2022-12-29 Disco Corporation Substratbearbeitungsverfahren
DE102017200631B4 (de) * 2017-01-17 2022-12-29 Disco Corporation Verfahren zum Bearbeiten eines Substrats
JP6821261B2 (ja) * 2017-04-21 2021-01-27 株式会社ディスコ 被加工物の加工方法
JP7007052B2 (ja) * 2017-09-19 2022-01-24 株式会社ディスコ ウェーハの加工方法
JP7148816B2 (ja) * 2019-09-30 2022-10-06 日亜化学工業株式会社 発光素子の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4408361B2 (ja) * 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
JP4385746B2 (ja) * 2003-11-28 2009-12-16 三菱化学株式会社 窒化物系半導体素子の製造方法
JP2006245043A (ja) * 2005-02-28 2006-09-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法及び発光素子
JP2007273743A (ja) 2006-03-31 2007-10-18 Kyocera Corp 半導体基板のダイシング方法及び半導体基板
JP2009124077A (ja) * 2007-11-19 2009-06-04 Denso Corp 半導体チップ及びその製造方法
JP2010073821A (ja) 2008-09-17 2010-04-02 Disco Abrasive Syst Ltd ウェーハ分割方法
BR122019015544B1 (pt) * 2009-02-25 2020-12-22 Nichia Corporation método para fabricar um elemento semicondutor, e, elemento semicondutor
JP5446325B2 (ja) * 2009-03-03 2014-03-19 豊田合成株式会社 レーザ加工方法および化合物半導体発光素子の製造方法
CN101807647A (zh) * 2010-03-19 2010-08-18 厦门市三安光电科技有限公司 具有倾斜侧面的铝镓铟磷系发光二极管的制作工艺
JP5361916B2 (ja) * 2011-02-04 2013-12-04 三星ダイヤモンド工業株式会社 レーザスクライブ方法
TW201301557A (zh) * 2011-06-17 2013-01-01 Univ Nat Cheng Kung 發光元件結構及其製造方法
JP2013089714A (ja) * 2011-10-17 2013-05-13 Disco Abrasive Syst Ltd チップ形成方法
JP5995563B2 (ja) * 2012-07-11 2016-09-21 株式会社ディスコ 光デバイスの加工方法

Also Published As

Publication number Publication date
TWI700735B (zh) 2020-08-01
KR20160108183A (ko) 2016-09-19
TW201709290A (zh) 2017-03-01
KR102379114B1 (ko) 2022-03-25
CN105935842B (zh) 2019-08-16
CN105935842A (zh) 2016-09-14
JP2016163016A (ja) 2016-09-05

Similar Documents

Publication Publication Date Title
JP6494334B2 (ja) デバイスチップの製造方法
JP4769560B2 (ja) ウエーハの分割方法
JP4767711B2 (ja) ウエーハの分割方法
JP5995563B2 (ja) 光デバイスの加工方法
JP2006229021A (ja) ウエーハの分割方法
JP6345742B2 (ja) 基板処理方法
JP4694795B2 (ja) ウエーハの分割方法
JP2015032794A (ja) ウエーハの加工方法
JP2007157887A (ja) ウエーハの分割方法
JP6189066B2 (ja) ウエーハの加工方法
JP2006245103A (ja) ウエーハの分割方法
JP2011108856A (ja) 光デバイスウエーハの加工方法
JP6147982B2 (ja) ウエーハの加工方法
JP2006114691A (ja) ウエーハの分割方法
JP2011166002A (ja) ウエーハの加工方法
JP2006202933A (ja) ウエーハの分割方法
KR20170053114A (ko) 웨이퍼의 가공 방법
JP5860221B2 (ja) 非線形結晶基板のレーザー加工方法
JP2019033212A (ja) 分割方法
JP6029348B2 (ja) ウエーハの加工方法
JP6791580B2 (ja) 分割方法
JP2014082317A (ja) ウエーハの加工方法
JP2009277778A (ja) ウエーハの分割方法
JP5930840B2 (ja) 板状物の加工方法
JP6091182B2 (ja) 光デバイスウエーハの分割方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190305

R150 Certificate of patent or registration of utility model

Ref document number: 6494334

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250