JP2006318966A - 半導体ウエーハ - Google Patents
半導体ウエーハ Download PDFInfo
- Publication number
- JP2006318966A JP2006318966A JP2005137277A JP2005137277A JP2006318966A JP 2006318966 A JP2006318966 A JP 2006318966A JP 2005137277 A JP2005137277 A JP 2005137277A JP 2005137277 A JP2005137277 A JP 2005137277A JP 2006318966 A JP2006318966 A JP 2006318966A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- street
- metal pattern
- laser beam
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 238000012360 testing method Methods 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000004020 conductor Substances 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 58
- 238000000034 method Methods 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 5
- 238000003384 imaging method Methods 0.000 description 4
- 230000001678 irradiating effect Effects 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 2
- 229910009372 YVO4 Inorganic materials 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/57—Protection from inspection, reverse engineering or tampering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Dicing (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】個々に分割された半導体チップにテスト用の金属パターンが残存しても、デバイスの構成を検出することができない半導体ウエーハを提供する。
【解決手段】半導体基板３の表面に格子状に形成されたストリート４によって複数の領域が区画され、この区画された領域に複数のデバイス５が形成され、ストリート４にテスト用の金属パターン６が配設されている半導体ウエーハ２であって、テスト用の金属パターン６はストリート４の中心より一方側に配設されているとともに、ストリート４の中心を跨いで配設された導線７によってストリート４の他方側に形成されたデバイス５に接続されている。
【選択図】図７
【解決手段】半導体基板３の表面に格子状に形成されたストリート４によって複数の領域が区画され、この区画された領域に複数のデバイス５が形成され、ストリート４にテスト用の金属パターン６が配設されている半導体ウエーハ２であって、テスト用の金属パターン６はストリート４の中心より一方側に配設されているとともに、ストリート４の中心を跨いで配設された導線７によってストリート４の他方側に形成されたデバイス５に接続されている。
【選択図】図７
Description
本発明は、半導体基板の表面に格子状に形成されたストリートによって複数の領域が区画され、この区画された領域に複数のデバイスが形成され、ストリートにテスト用の金属パターンが配設されている半導体ウエーハに関する。
当業者には周知の如く、半導体デバイス製造工程においては、略円板形状である半導体基板の表面に格子状に配列されたストリートと呼ばれる分割予定ラインによって複数の領域が区画され、この区画された領域にＩＣ、ＬＳＩ等のデバイスが形成されている半導体ウエーハをストリートに沿って切断することによってデバイス毎に分割して個々の半導体チップを製造している。
上述した半導体ウエーハの多くは、ストリート上にデバイスの機能をテストするためのテスト エレメント グループ（TEG）と称するテスト用の金属パターンが複数個配設されている。このようにテスト用の金属パターンが配設された半導体ウエーハは、個々の半導体チップに分割する前に、テスト用の金属パターンを用いてデバイスの機能をチェックする。そして、半導体ウエーハを分割する際には、テスト用の金属パターンも同時に切断して除去している。即ち、テスト用の金属パターンが残っていると、この金属パターンを用いてデバイスの構成を検出することが可能であるため、企業秘密を守る観点からテスト用の金属パターンは除去される。
一方、近年半導体ウエーハ等の板状の被加工物を分割する方法として、被加工物に形成された分割予定ラインに沿ってパルスレーザー光線を照射することによりレーザー加工溝を形成し、このレーザー加工溝に沿ってメカニカルブレーキング装置によって割断する方法が提案されている。（例えば、特許文献１参照。）
特開平１０−３０５４２１号公報
而して、ストリート上にテスト用の金属パターンが配設された半導体ウエーハのストリートに沿ってレーザー光線を照射してレーザー加工溝を形成する際に、テスト用の金属パターンがレーザー光線の妨げとなり、均一な深さのレーザー加工溝を形成することができないという問題がある。一方、テスト用の金属パターンを避けてストリートに沿ってレーザー光線を照射すると、半導体ウエーハにはストリートに沿って均一な深さのレーザー加工溝を形成することができるが、分割されたチップにはテスト用の金属パターンが残存するため、この金属パターンを用いてデバイスの構成を検出することが可能となり、企業秘密が漏洩するという問題がある。
本発明は上記事実に鑑みてなされたものであり、その主たる技術的課題は、個々に分割された半導体チップにテスト用の金属パターンが残存しても、デバイスの構成を検出することができない半導体ウエーハを提供することである。
上記主たる技術課題を解決するため、本発明によれば、半導体基板の表面に格子状に形成されたストリートによって複数の領域が区画され、この区画された領域に複数のデバイスが形成され、該ストリートにテスト用の金属パターンが配設されている半導体ウエーハにおいて、
該テスト用の金属パターンは、該ストリートの中心より一方側に配設されているとともに、ストリートの中心を跨いで配設された導線によって該ストリートの他方側に形成されたデバイスに接続されている、
ことを特徴とする半導体ウエーハが提供される。
該テスト用の金属パターンは、該ストリートの中心より一方側に配設されているとともに、ストリートの中心を跨いで配設された導線によって該ストリートの他方側に形成されたデバイスに接続されている、
ことを特徴とする半導体ウエーハが提供される。
本発明による半導体ウエーハは、ストリートに配設されたテスト用の金属パターンがストリートの中心より一方側に配設されているとともに、ストリートの中心を跨いで配設された導線によってストリートの他方側に形成されたデバイスに接続されているので、ストリートの中心に沿ってレーザー光線を照射しても、レーザー光線がテスト用の金属パターンによって妨げられないため、ストリートの中心に沿って均一なレーザー加工を施すことができる。そして、レーザー加工されたストリートの中心に沿って分割することにより、テスト用の金属パターンとデバイスとを接続する導線が切断されるので、個々に分割されたチップにテスト用の金属パターンが残存しても、この残存したテスト用の金属パターンを用いてデバイスの構成を検出することはできない。
以下、本発明に従って構成された半導体ウエーハの好適な実施形態について、添付図面を参照して更に詳細に説明する。
図１には本発明に従って構成された半導体ウエーハの斜視図が示されており、図２には図１に示す半導体ウエーハの要部拡大平面図が示されており、図３には図１に示す半導体ウエーハの要部拡大断面図が示されている。
図１乃至図３に示す半導体ウエーハ２は、シリコン等からなる半導体基板３の表面に格子状に形成されたストリート４によって複数の領域が形成され、この複数領域にそれぞれデバイス５が形成されている。この半導体ウエーハ２は、図２に示すようにストリート４にテスト用の金属パターン６が複数個配設されている。このテスト用の金属パターン６は、ストリート４の中心４１より一方側に配設されている。そして、テスト用の金属パターン６は、図３に示すようにストリート４の中心４１を跨いで配設され導線７によってストリート４の他方側に形成されたデバイス５に接続されている。
図１乃至図３に示す半導体ウエーハ２は、シリコン等からなる半導体基板３の表面に格子状に形成されたストリート４によって複数の領域が形成され、この複数領域にそれぞれデバイス５が形成されている。この半導体ウエーハ２は、図２に示すようにストリート４にテスト用の金属パターン６が複数個配設されている。このテスト用の金属パターン６は、ストリート４の中心４１より一方側に配設されている。そして、テスト用の金属パターン６は、図３に示すようにストリート４の中心４１を跨いで配設され導線７によってストリート４の他方側に形成されたデバイス５に接続されている。
図示の実施形態における半導体ウエーハ２は以上のように構成されており、以下ストリート４に沿って分割する方法について、図４乃至図８を参照して説明する。
図４乃至図８に示す分割方法においては、先ず図４に示すように上記半導体ウエーハ２を環状のフレーム１０に装着された保護テープ１１の表面にデバイス５が形成されている表面を上側にして裏面を貼着する。
図４乃至図８に示す分割方法においては、先ず図４に示すように上記半導体ウエーハ２を環状のフレーム１０に装着された保護テープ１１の表面にデバイス５が形成されている表面を上側にして裏面を貼着する。
次に、半導体ウエーハ２に形成されたストリート４に沿ってレーザー加工溝を形成するレーザー加工を施す。このレーザー加工は、図５に示すレーザー加工装置８を用いて実施する。図５に示すレーザー加工装置８は、被加工物を保持するチャックテーブル８１と、該チャックテーブル８１上に保持された被加工物にレーザー光線を照射するレーザー光線照射手段８２を具備している。チャックテーブル８１は、被加工物を吸引保持するように構成されており、図示しない加工送り機構によって図８において矢印Ｘで示す加工送り方向に移動せしめられるとともに、図示しない割り出し送り機構によって矢印Ｙで示す割り出し送り方向に移動せしめられるようになっている。
上記レーザー光線照射手段８２は、実質上水平に配置された円筒形状のケーシング８２１の先端に装着された集光器８２２からパルスレーザー光線を照射する。また、図示のレーザー加工装置８は、図８に示すように上記レーザー光線照射手段８２を構成するケーシング８２１の先端部に装着された撮像手段８３を備えている。この撮像手段８３は、撮像素子（ＣＣＤ）等で構成されており、撮像した画像信号を図示しない制御手段に送る。
上述したレーザー加工装置８を用いて半導体ウエーハ２に形成されたストリート４の中心４１に沿ってレーザー加工溝を形成するレーザー加工について説明する。
先ず図５に示すレーザー加工装置８のチャックテーブル８１上に上述した環状のフレーム１０の保護テープ１１を介して支持された半導体ウエーハ２を載置し、チャックテーブル８１上に半導体ウエーハ２を吸着保持する。このとき、半導体ウエーハ２はデバイス５が形成されている表面を上側にして保持される。なお、図５においては、半導体ウエーハ２が貼着されている保護テープ１１が装着された環状のフレーム１０を省いて示しているが、環状のフレーム１０はチャックテーブル８１に配設された図示しないフレーム保持クランプによって固定される。
先ず図５に示すレーザー加工装置８のチャックテーブル８１上に上述した環状のフレーム１０の保護テープ１１を介して支持された半導体ウエーハ２を載置し、チャックテーブル８１上に半導体ウエーハ２を吸着保持する。このとき、半導体ウエーハ２はデバイス５が形成されている表面を上側にして保持される。なお、図５においては、半導体ウエーハ２が貼着されている保護テープ１１が装着された環状のフレーム１０を省いて示しているが、環状のフレーム１０はチャックテーブル８１に配設された図示しないフレーム保持クランプによって固定される。
上述したように半導体ウエーハ２を吸引保持したチャックテーブル８１は、図示しない加工送り機構によって撮像手段８３の直下に位置付けられる。チャックテーブル８１が撮像手段８３の直下に位置付けられると、撮像手段８３および図示しない制御手段によって半導体ウエーハ２のレーザー加工すべき加工領域を検出するアライメント作業を実行する。即ち、撮像手段８３および図示しない制御手段は、半導体ウエーハ２の所定方向に形成されているストリート４と、ストリート４に沿ってレーザー光線を照射するレーザー光線照射手段８２の集光器８２２との位置合わせを行うためのパターンマッチング等の画像処理を実行し、レーザー光線照射位置のアライメントを遂行する。また、半導体ウエーハ２に形成されている上記所定方向に対して直交する方向に延びるストリート４に対しても、同様にレーザー光線照射位置のアライメントが遂行される。
以上のようにしてチャックテーブル８１上に保持された半導体ウエーハ２に形成されているストリート４を検出し、レーザー光線照射位置のアライメントが行われたならば、図６の（a）で示すようにチャックテーブル８１をレーザー光線を照射するレーザー光線照射手段８２の集光器８２２が位置するレーザー光線照射領域に移動し、所定のストリート４の一端(図６の（ａ）において左端)を集光器８２２の直下に位置付ける。このとき、半導体ウエーハ２は、図６の（b）で示すようにストリート４の中心４１が集光器８２２の直下に位置するように位置付けられる。そして、集光器８２２から照射されるパルスレーザー光線の集光点Ｐを半導体ウエーハ２表面（上面）付近に合わせる。次に、レーザー光線照射手段８２の集光器８２２からパルスレーザー光線を照射しつつチャックテーブル８１即ち半導体ウエーハ２を図６の（ａ）において矢印Ｘ１で示す方向に所定の加工送り速度で移動せしめる。そして、ストリート４の他端（図６の（ｂ）において右端）が集光器８２２の直下位置に達したら、パルスレーザー光線の照射を停止するとともにチャックテーブル８１即ち半導体ウエーハ２の移動を停止する。この結果、図７に示すように半導体ウエーハ２には、ストリート４の中心４１に沿って所定深さのレーザー加工溝２１が形成される。このとき、ストリート４の中心４１部にはテスト用の金属パターン６が配設されていないので、パルスレーザー光線がテスト用の金属パターン６によって妨げられないため、レーザー加工溝２１は均一の深さに形成される。このようにストリート４の中心４１に沿ってレーザー加工溝２１が形成されると、図７に示すようにストリート４に配設されたテスト用の金属パターン６とストリート４の中心４１を通ってストリート４の他方側に形成されたデバイス５とを接続する導線７が切断される。
なお、上記レーザー加工は、例えば以下の加工条件で行われる。
レーザー光線の光源 ：ＹＶＯ４レーザーまたはＹＡＧレーザー
波長 ：３５５ｎｍ
繰り返し周波数 ：３０ｋＨｚ
出力 ：３．５W
集光スポット径 ：φ９．２μｍ
加工送り速度 ：６００ｍｍ／秒
レーザー光線の光源 ：ＹＶＯ４レーザーまたはＹＡＧレーザー
波長 ：３５５ｎｍ
繰り返し周波数 ：３０ｋＨｚ
出力 ：３．５W
集光スポット径 ：φ９．２μｍ
加工送り速度 ：６００ｍｍ／秒
上述したレーザー加工を半導体ウエーハ２に所定方向に形成された全てのストリート４に沿って実施したならば、チャックテーブル８１従って半導体ウエーハ２を９０度回動する。そして、半導体ウエーハ２に上記所定方向と直交する方向に形成された全てのストリート４に沿って上述したレーザー加工を実施する。この結果、半導体ウエーハ２には、全てのストリート４の中心４１に沿って所定深さのレーザー加工溝２１が形成される。
以上のようにして、全てのストリート４に沿ってレーザー加工されレーザー加工溝２１が形成された半導体ウエーハ２は、次工程である分割工程に搬送され、メカニカルブレーキング法によりレーザー加工溝２１に沿って分割される。この結果、半導体ウエーハ２は、図８に示すように個々の半導体チップ２０に分割される。このようにして製造された半導体チップ２０には、テスト用の金属パターン６が残存しているが、上述したようにテスト用の金属パターン６とデバイス５とを接続する導線７が切断されているので、テスト用の金属パターン６を用いてデバイス５の構成を検出することはできない。
以上、本発明による半導体ウエーハを個々の半導体チップに分割する方法としてストリートに沿ってレーザー加工溝を形成する例を示したが、本発明による半導体ウエーハは他の分割方法によって分割しても同様の作用効果が得られる。例えば、半導体ウエーハに対して透過性を有する波長が例えば１０６４nmのレーザー光線を半導体ウエーハの裏面からストリートに沿って照射し、内部に変質層を形成することにより、半導体ウエーハを変質層が形成されたストリートに沿って個々の半導体チップに分割してもよい。また、本発明による半導体ウエーハは、ストリートの中心部を切削ブレードによって直接切削しても、切削ブレードを損傷させることはない。
２：半導体ウエーハ
３：半導体基板
４：ストリート
５：デバイス
６：テスト用の金属パターン
７：導線
２０：半導体チップ
２１：レーザー加工溝
８：レーザー加工装置
８１：チャックテーブル
８２：レーザー光線照射手段
８２２：集光器
８３：撮像手段
１０：環状のフレーム
１１：保護テープ
３：半導体基板
４：ストリート
５：デバイス
６：テスト用の金属パターン
７：導線
２０：半導体チップ
２１：レーザー加工溝
８：レーザー加工装置
８１：チャックテーブル
８２：レーザー光線照射手段
８２２：集光器
８３：撮像手段
１０：環状のフレーム
１１：保護テープ
Claims (1)
- 半導体基板の表面に格子状に形成されたストリートによって複数の領域が区画され、この区画された領域に複数のデバイスが形成され、該ストリートにテスト用の金属パターンが配設されている半導体ウエーハにおいて、
該テスト用の金属パターンは、該ストリートの中心より一方側に配設されているとともに、ストリートの中心を跨いで配設された導線によって該ストリートの他方側に形成されたデバイスに接続されている、
ことを特徴とする半導体ウエーハ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005137277A JP2006318966A (ja) | 2005-05-10 | 2005-05-10 | 半導体ウエーハ |
| US11/413,149 US20060255431A1 (en) | 2005-05-10 | 2006-04-28 | Semiconductor wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005137277A JP2006318966A (ja) | 2005-05-10 | 2005-05-10 | 半導体ウエーハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006318966A true JP2006318966A (ja) | 2006-11-24 |
Family
ID=37418339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005137277A Pending JP2006318966A (ja) | 2005-05-10 | 2005-05-10 | 半導体ウエーハ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20060255431A1 (ja) |
| JP (1) | JP2006318966A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011029498A (ja) * | 2009-07-28 | 2011-02-10 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2017041610A (ja) * | 2015-08-21 | 2017-02-23 | 株式会社ディスコ | 半導体ウエーハの分割方法 |
| KR20180066864A (ko) * | 2016-12-09 | 2018-06-19 | 가부시기가이샤 디스코 | 웨이퍼의 가공 방법 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4694845B2 (ja) * | 2005-01-05 | 2011-06-08 | 株式会社ディスコ | ウエーハの分割方法 |
| JP2006344795A (ja) * | 2005-06-09 | 2006-12-21 | Disco Abrasive Syst Ltd | ウエーハの分割方法 |
| JP4942313B2 (ja) * | 2005-07-07 | 2012-05-30 | 株式会社ディスコ | ウエーハのレーザー加工方法 |
| JP5160868B2 (ja) * | 2007-12-06 | 2013-03-13 | 株式会社ディスコ | 基板への改質層形成方法 |
| US20150037915A1 (en) * | 2013-07-31 | 2015-02-05 | Wei-Sheng Lei | Method and system for laser focus plane determination in a laser scribing process |
| JP6730891B2 (ja) * | 2016-09-15 | 2020-07-29 | 株式会社ディスコ | ウエーハの加工方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5923047A (en) * | 1997-04-21 | 1999-07-13 | Lsi Logic Corporation | Semiconductor die having sacrificial bond pads for die test |
| US6630685B1 (en) * | 2002-06-24 | 2003-10-07 | Micron Technology, Inc. | Probe look ahead: testing parts not currently under a probehead |
| KR100487530B1 (ko) * | 2002-07-26 | 2005-05-03 | 삼성전자주식회사 | 테스트 소자 그룹이 구비된 반도체 소자 |
| US7052922B2 (en) * | 2003-07-21 | 2006-05-30 | Micron Technology, Inc. | Stable electroless fine pitch interconnect plating |
| TWI226094B (en) * | 2003-07-21 | 2005-01-01 | Advanced Semiconductor Eng | Process for testing IC wafer |
-
2005
- 2005-05-10 JP JP2005137277A patent/JP2006318966A/ja active Pending
-
2006
- 2006-04-28 US US11/413,149 patent/US20060255431A1/en not_active Abandoned
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011029498A (ja) * | 2009-07-28 | 2011-02-10 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2017041610A (ja) * | 2015-08-21 | 2017-02-23 | 株式会社ディスコ | 半導体ウエーハの分割方法 |
| KR20180066864A (ko) * | 2016-12-09 | 2018-06-19 | 가부시기가이샤 디스코 | 웨이퍼의 가공 방법 |
| JP2018098296A (ja) * | 2016-12-09 | 2018-06-21 | 株式会社ディスコ | ウェーハの加工方法 |
| KR102349663B1 (ko) | 2016-12-09 | 2022-01-11 | 가부시기가이샤 디스코 | 웨이퍼의 가공 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060255431A1 (en) | 2006-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4694845B2 (ja) | ウエーハの分割方法 | |
| US7265033B2 (en) | Laser beam processing method for a semiconductor wafer | |
| CN100488697C (zh) | 激光束加工机 | |
| JP2006318966A (ja) | 半導体ウエーハ | |
| JP4959422B2 (ja) | ウエーハの分割方法 | |
| JP4422463B2 (ja) | 半導体ウエーハの分割方法 | |
| JP4579066B2 (ja) | ウエーハの加工方法 | |
| JP4767711B2 (ja) | ウエーハの分割方法 | |
| JP2006344795A (ja) | ウエーハの分割方法 | |
| JP4787091B2 (ja) | ビアホールの加工方法 | |
| JP4917361B2 (ja) | ビアホールの加工方法 | |
| JP2005129607A (ja) | ウエーハの分割方法 | |
| JP5992731B2 (ja) | ウエーハの加工方法 | |
| JP2007012878A (ja) | ウエーハの分割方法 | |
| JP2005209719A (ja) | 半導体ウエーハの加工方法 | |
| JP2008114239A (ja) | レーザー加工装置 | |
| JP2006032419A (ja) | ウエーハのレーザー加工方法 | |
| JP2007007668A (ja) | レーザー加工装置 | |
| JP2006108273A (ja) | ウエーハの分割方法および分割装置 | |
| JP2008060164A (ja) | ウエーハのレーザー加工方法 | |
| JP5016876B2 (ja) | ビアホールの加工方法 | |
| JP2006289388A (ja) | レーザー加工装置 | |
| JP2008068292A (ja) | ビアホールの加工方法 | |
| JP6253356B2 (ja) | ウエーハのレーザー加工方法 | |
| JP2005118832A (ja) | レーザー加工方法およびレーザー加工装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081009 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090217 |