KR102349663B1 - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR102349663B1
KR102349663B1 KR1020170167305A KR20170167305A KR102349663B1 KR 102349663 B1 KR102349663 B1 KR 102349663B1 KR 1020170167305 A KR1020170167305 A KR 1020170167305A KR 20170167305 A KR20170167305 A KR 20170167305A KR 102349663 B1 KR102349663 B1 KR 102349663B1
Authority
KR
South Korea
Prior art keywords
wafer
dividing
line
teg
modified layer
Prior art date
Application number
KR1020170167305A
Other languages
English (en)
Other versions
KR20180066864A (ko
Inventor
게이 다나카
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20180066864A publication Critical patent/KR20180066864A/ko
Application granted granted Critical
Publication of KR102349663B1 publication Critical patent/KR102349663B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 기능층을 박리시키지 않고 상기 금속의 버어(burr)를 발생시키지 않고 분할하는 것을 목적으로 한다.
기능층을 포함하는 복수의 디바이스와, 상기 디바이스를 구획하는 분할 예정 라인과, 상기 분할 예정 라인과 겹쳐지는 금속을 포함하는 TEG를 표면에 갖는 웨이퍼를 분할하는 웨이퍼의 가공 방법으로서, 레이저 빔을 웨이퍼의 상기 표면측으로부터 상기 분할 예정 라인을 따라 조사하여, 상기 기능층을 분단하는 가공홈을 형성하는 가공홈 형성 단계와, 상기 웨이퍼에 대해 투과성을 갖는 파장의 레이저 빔을, 상기 웨이퍼의 이면측으로부터 조사하여, 상기 웨이퍼의 내부에 상기 분할 예정 라인을 따르는 개질층을 형성하는 개질층 형성 단계와, 상기 가공홈 및 상기 개질층이 형성된 웨이퍼에 외력을 부여하여, 상기 개질층을 기점으로 웨이퍼를 상기 분할 예정 라인을 따라 분할하는 분할 단계를 구비하고, 상기 가공홈 형성 단계에서는, 상기 분할 예정 라인의 상기 TEG가 형성되어 있지 않은 영역에만 상기 레이저 빔을 조사한다.

Description

웨이퍼의 가공 방법{WAFER PROCESSING METHOD}
본 발명은 기능층과, 상기 기능층을 포함하는 복수의 디바이스와, 상기 디바이스를 구획하는 분할 예정 라인과, 상기 분할 예정 라인과 겹쳐지는 금속을 포함하는 TEG를 표면에 갖는 웨이퍼를 상기 분할 예정 라인을 따라 분할하는 웨이퍼의 가공 방법에 관한 것이다.
IC칩 등의 디바이스 칩을 구성하는 디바이스에는, 전기 신호나 전력 등을 전송하기 위해서 여러 겹으로 배선층이 형성되어 있다. 최근, 상기 디바이스 칩의 소형화에 대한 요구가 높고, 디바이스의 미세화가 진행됨에 따라, 상기 배선층끼리의 거리도 작아지고 있으며, 배선 사이에 형성되는 기생 용량이 무시할 수 없을 정도의 크기가 되고 있다.
그래서, 기생 용량의 용량값을 저감하기 위해서, 층간 절연막에 유전율이 낮은 이른바 Low-k 재료를 갖는 기능층이 이용되고 있다. Low-k 재료는, 저유전율을 실현하기 위해서 포러스(다공질) 구조로 되는 경향이 있다. 그러나, 재료를 포러스 구조로 하면 기계적인 강도도 저하된다.
복수의 디바이스가 형성된 웨이퍼를 분할하여 디바이스 칩을 형성할 때, 종래에서는, 회전하는 원판형의 절삭 블레이드를 상기 웨이퍼의 분할 예정 라인을 따라 절입시켜 상기 웨이퍼를 분할한다. 그러나, Low-k 재료를 갖는 기능층을 포함하는 웨이퍼를 절삭하면, 상기 기능층의 기계적인 강도가 낮기 때문에, 상기 기능층이 박리되기 쉽다.
그래서, 레이저 빔을 이용한 어블레이션 가공에 의해 상기 기능층을 분단한다. 어블레이션 가공에서는, 피가공물의 상면에 펄스 레이저 빔이 조사되어, 피가공물이 분해되어 제거된다. 어블레이션 가공이 실시되면, 피가공물에는 소정의 깊이의 가공홈이 형성된다.
한편, 웨이퍼를 분할하는 방법으로서, 상기 웨이퍼에 대해 투과성을 갖는 파장의 레이저 빔을 조사하여, 다광자 흡수에 의해 웨이퍼의 내부에 개질층을 형성하고, 상기 개질층을 분할의 기점으로 하여 웨이퍼를 분할하는 기술이 개발되어 있다. 그리고, 이 기술을 어블레이션 가공에 의한 Low-k 재료를 갖는 기능층을 분할하는 기술과 조합하는 것이 검토되고 있다. 즉, 어블레이션 가공에 의해 Low-k 재료를 갖는 기능층을 분단하고, 웨이퍼에 개질층을 형성하여 웨이퍼를 분할하는 가공 방법이 검토되고 있다.
[특허문헌 1] 일본 특허 공개 제2007-173475호 공보
웨이퍼의 표면측에는, 반도체 소자나 배선층을 포함하는 디바이스와 함께, TEG(Test Element Group)라고 불리는 회로 패턴이 형성된다. 상기 TEG는, 반도체 소자의 형성 프로세스상의 문제나, 설계상의 문제의 유무를 검지하기 위해서 이용되는 회로 패턴이며, 상기 분할 예정 라인 상에 형성되는 경우가 있다. TEG는, 디바이스에 포함되는 각 층을 포함하고, 금속을 포함하는 층도 형성되어 있다. 또한, TEG에는 프로브 전극을 대기 위한 금속을 포함하는 전극 패드가 형성되어 있다.
그 때문에, 분할 예정 라인을 따라 웨이퍼의 표면측으로부터 레이저 빔을 조사해서 어블레이션 가공을 행하여, 웨이퍼의 표면측에 Low-k 재료를 갖는 층을 분단하는 홈을 형성할 때, TEG에 포함되는 금속을 포함하는 층에도 동일한 가공을 행하게 된다. 상기 금속을 포함하는 층에 대해 어블레이션 가공을 실시하면, 분단된 부분으로부터 웨이퍼에 수직인 방향으로 신장하는 버어(burr)라고 불리는 금속의 돌기가 형성되어 버린다.
디바이스 칩은 소정의 실장 대상에 실장되어 사용되는데, 디바이스 칩의 실장에 필요로 하는 면적을 작게 하기 위해서, 복수의 디바이스 칩을 적층(스택)시켜 적층 칩을 형성하는 기술이 개발되어 있다. 그러나, 표면에 금속의 버어를 갖는 복수의 디바이스 칩을 적층시키면, 버어가 간섭하여 적절한 적층을 방해하는 경우가 있다.
본 발명은 이러한 문제를 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 기능층과, 상기 기능층을 포함하는 복수의 디바이스와, 상기 디바이스를 구획하는 분할 예정 라인과, 상기 분할 예정 라인과 겹쳐지는 금속을 포함하는 TEG를 표면에 갖는 웨이퍼를, 상기 분할 예정 라인을 따라, 상기 기능층을 박리시키지 않고, 또한, 상기 금속의 버어를 발생시키지 않고 분할할 수 있는 웨이퍼의 가공 방법을 제공하는 것이다.
본 발명의 일 양태에 의하면, 기능층과, 상기 기능층을 포함하는 복수의 디바이스와, 상기 디바이스를 구획하는 분할 예정 라인과, 상기 분할 예정 라인과 겹쳐지는 금속을 포함하는 TEG를 표면에 갖는 웨이퍼를 상기 분할 예정 라인을 따라 분할하는 웨이퍼의 가공 방법으로서, 상기 기능층에 흡수되는 파장의 레이저 빔을, 웨이퍼의 상기 표면측으로부터 상기 분할 예정 라인을 따라 조사하여, 상기 기능층을 분단하는 가공홈을 형성하는 가공홈 형성 단계와, 상기 웨이퍼에 대해 투과성을 갖는 파장의 레이저 빔을, 상기 웨이퍼의 이면측으로부터 상기 분할 예정 라인을 따라 조사하여, 상기 웨이퍼의 내부에 상기 분할 예정 라인을 따르는 개질층을 형성하는 개질층 형성 단계와, 상기 가공홈 및 상기 개질층이 형성된 웨이퍼에 외력을 부여하여, 상기 개질층을 기점으로 웨이퍼를 상기 분할 예정 라인을 따라 분할하는 분할 단계를 포함하고, 상기 가공홈 형성 단계에서는, 상기 분할 예정 라인의 상기 TEG가 형성되어 있지 않은 영역에만 상기 레이저 빔을 조사하고, 상기 TEG의 전후로 나누어진 상기 가공홈을 형성하는 것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.
한편, 본 발명의 일 양태에 있어서, 상기 분할 단계는, 웨이퍼를 이면측으로부터 연삭하여 마무리 두께까지 박화(薄化)하는 연삭 단계를 포함하고, 상기 연삭 단계는, 상기 TEG의 형성 부분에서 상기 개질층으로부터 상기 웨이퍼의 상기 표면에 크랙을 신장시켜 상기 TEG를 분단한다.
본 발명의 일 양태에 따른 웨이퍼의 가공 방법에 의하면, 기능층에 흡수되는 파장의 레이저 빔을, 웨이퍼의 상기 표면측으로부터 분할 예정 라인을 따라 조사하여, 상기 기능층을 분단하는 가공홈을 형성하는 가공홈 형성 단계를 실시한다. 상기 기능층을 기계적으로 분단하지 않기 때문에, 상기 기능층은 박리되지 않는다.
또한, 상기 가공홈 형성 단계에서는, 상기 분할 예정 라인의 상기 TEG가 형성되어 있지 않은 영역에만 상기 레이저 빔을 조사한다. 즉, TEG에는 어블레이션 가공을 실시하지 않기 때문에, 어블레이션 가공에 기인하는 금속의 버어는 발생하지 않는다. 분할 예정 라인의 이면측으로부터 레이저 빔을 조사하여 웨이퍼 중에 개질층을 형성하고, 상기 개질층으로부터 웨이퍼의 표면에 이르는 크랙을 신장시키면, 상기 TEG도 분단할 수 있다.
따라서, 본 발명의 일 양태에 의해, 기능층과, 상기 기능층을 포함하는 복수의 디바이스와, 상기 디바이스를 구획하는 분할 예정 라인과, 상기 분할 예정 라인과 겹쳐지는 금속을 포함하는 TEG를 표면에 갖는 웨이퍼를, 상기 분할 예정 라인을 따라, 상기 기능층을 박리시키지 않고, 또한, 상기 금속의 버어를 발생시키지 않고 분할할 수 있는 웨이퍼의 가공 방법이 제공된다.
도 1의 (A)는 웨이퍼를 도시한 사시도이고, 도 1의 (B)는 웨이퍼의 일부를 도시한 상면도이다.
도 2의 (A)는 가공홈 형성 단계를 설명하는 사시도이고, 도 2의 (B)는 가공홈 형성 단계 후의 웨이퍼의 일부를 도시한 상면도이다.
도 3의 (A)는 가공홈 형성 단계를 설명하는 부분 단면도이고, 도 3의 (B)는 레이저 빔이 조사되는 개소를 확대하여 도시한 단면 모식도이다.
도 4는 표면 보호 테이프 접착 단계를 설명하는 사시도이다.
도 5의 (A)는 개질층 형성 단계를 설명하는 사시도이고, 도 5의 (B)는 개질층 형성 단계를 설명하는 부분 단면도이다.
도 6은 연삭 단계를 설명하는 부분 단면도이다.
도 7의 (A)는 확장 단계의 실시 전을 설명하는 부분 단면도이고, 도 7의 (B)는 확장 단계의 실시 후를 설명하는 부분 단면도이다.
도 8의 (A)는 형성된 디바이스 칩의 일부를 도시한 상면도이고, 도 8의 (B)는 형성된 디바이스 칩의 일부를 도시한 단면도이다.
본 발명에 따른 실시형태에 대해 설명한다. 본 실시형태에 따른 가공 방법의 피가공물인 웨이퍼에 대해, 도 1의 (A) 및 도 1의 (B)를 이용하여 설명한다. 도 1의 (A)는 상기 웨이퍼를 도시한 사시도이다. 상기 웨이퍼(1)는, 예컨대, 실리콘, SiC(실리콘 카바이드), 혹은, 그 외의 반도체 등의 재료, 또는, 사파이어, 유리, 석영 등의 재료로 이루어지는 기판이다.
웨이퍼(1)의 표면(1a)은, 격자형으로 배열된 복수의 분할 예정 라인(스트리트)(3)에 의해 복수의 영역으로 구획되어 있다. 그리고, 분할 예정 라인(3)에 의해 구획된 각 영역에는, IC 등의 디바이스(5)가 형성되어 있다. 최종적으로, 웨이퍼(1)가 분할 예정 라인(3)을 따라 분할됨으로써, 개개의 디바이스 칩이 형성된다.
디바이스(5)에는 트랜지스터 등의 복수의 반도체 소자가 포함되어 있다. 상기 반도체 소자에 전기 신호 등을 전송하기 위해서, 상기 디바이스(5)에는 복수의 배선층이 형성되어 있고, 상기 복수의 배선층 사이에는, 각 배선을 전기적으로 절연하기 위한 층간 절연막이 형성되어 있다.
그 때문에, 디바이스(5)에는, 2개의 배선층과, 상기 2개의 배선층에 끼워진 층간 절연막을 포함하는 기생 용량이 형성된다. 상기 기생 용량이 큰 경우, 디바이스(5) 내의 전기 신호의 전달에 지연을 발생시키거나, 또는, 디바이스(5)의 소비 전력이 증대하는 등 하여 문제가 된다. 디바이스(5)의 소형화가 진행되면, 상기 층간 절연막이 얇아지고 배선의 밀도도 올라가기 때문에, 기생 용량이 커진다.
그래서, 상기 기생 용량을 저감하기 위해서, 층간 절연막에는, 유전율이 낮은 이른바 Low-k 재료를 갖는 기능층이 이용된다. 상기 Low-k 재료는, 유전율을 저감시키기 위해서 포러스(다공질) 구조가 되도록 형성된다. 그러나, 포러스(다공질) 구조는 기계적 강도가 낮기 때문에, 상기 Low-k 재료를 갖는 기능층의 기계적 강도는 낮다.
도 1의 (B)는 상기 웨이퍼(1)의 일부의 표면(1a)을 도시한 상면도이다. 도 1의 (B)에 도시된 바와 같이, 분할 예정 라인(3)에는 부분적으로 TEG(Test Element Group)(7)가 형성되어 있다. TEG는, 상기 반도체 소자의 형성 프로세스상의 문제나 설계상의 문제의 유무를 검지하기 위해서 이용되는 회로 패턴이다. 도 1의 (B)에 도시된 바와 같이, 웨이퍼(1)의 분할 예정 라인(3)에 겹쳐지도록 TEG(7)가 형성되면, TEG(7)를 형성하기 위해서만, 웨이퍼(1)의 표면(1a)에 장소를 확보할 필요가 없다.
다음으로, 본 실시형태에 따른 웨이퍼의 가공 방법에 대해 설명한다. 상기 가공 방법에서는, 상기 기능층에 흡수되는 파장의 레이저 빔을, 웨이퍼(1)의 상기 표면(1a)측으로부터 상기 분할 예정 라인(3)을 따라 조사하여, 상기 기능층을 분단하는 가공홈을 형성하는 가공홈 형성 단계를 실시한다. 또한, 웨이퍼(1)에 대해 투과성을 갖는 파장의 레이저 빔을, 상기 웨이퍼(1)의 이면(1b)측으로부터 상기 분할 예정 라인(3)을 따라 조사하여, 상기 웨이퍼(1)의 내부에 상기 분할 예정 라인(3)을 따르는 개질층을 형성하는 개질층 형성 단계를 실시한다.
그 후, 상기 가공홈 및 상기 개질층이 형성된 웨이퍼(1)에 외력을 부여하여, 상기 개질층을 기점으로 웨이퍼(1)를 상기 분할 예정 라인을 따라 분할하는 분할 단계를 실시한다. 이하, 상기 가공 방법의 각 단계에 대해 설명한다.
먼저, 가공홈 형성 단계에 대해 설명한다. 도 2의 (A)는 상기 가공홈 형성 단계를 설명하는 사시도이다. 가공홈 형성 단계에서는, 분할 예정 라인(3)을 따라, 웨이퍼(1)의 표면(1a) 상에 형성된 상기 기능층을 분단하는 가공홈(13)을 형성한다. 도 2의 (A)에 도시된 바와 같이, 웨이퍼(1)의 이면(1b)측에는 미리 환형의 프레임(9)에 부착된 테이프(11)를 접착한다. 그러면, 상기 프레임(9)을 통해 웨이퍼(1)를 취급할 수 있기 때문에, 웨이퍼(1)를 반송이나 가공에 의한 예기하지 못한 충격 등으로부터 보호할 수 있다.
가공홈 형성 단계에서 이용하는 레이저 가공 장치(2)에 대해 설명한다. 상기 레이저 가공 장치(2)는, 웨이퍼(1)를 흡인 유지하는 척 테이블(4)과, 레이저 빔을 발진하는 가공 헤드(6)를 구비한다.
척 테이블(4)은 상면측에 다공질 부재를 갖는다. 상기 다공질 부재의 상면은 척 테이블(4)의 웨이퍼(1)를 유지하는 유지면(4a)이 된다. 척 테이블(4)은, 흡인원(도시하지 않음)에 접속된 흡인로(도시하지 않음)를 내부에 가지며, 상기 흡인로의 타단이 상기 다공질 부재에 접속되어 있다. 상기 유지면(4a) 상에 프레임(9)에 부착된 테이프(11) 상에 접착된 웨이퍼(1)가 배치되고, 상기 다공질 부재의 구멍을 통해 상기 웨이퍼(1)에 대해 상기 흡인원에 의해 발생한 부압이 작용되면, 웨이퍼(1)는 척 테이블(4)에 흡인 유지된다.
가공 헤드(6)는, 웨이퍼(1) 상에 적층된 상기 기능층에 흡수되는 파장의 레이저 빔을 발진해서 웨이퍼(1)의 표면(1a)에 조사하여, 상기 기능층에 어블레이션 가공을 실시하여 가공홈을 형성하는 기능을 갖는다. 한편, 상기 레이저 빔에는, 예컨대, Nd:YVO4나 Nd:YAG를 매체로 하여 발진되는 레이저 빔이 이용된다.
레이저 가공 장치(2)는 펄스 모터 등을 동력으로 하는 가공 이송 수단(가공 이송 기구, 도시하지 않음)에 의해, 척 테이블(4)을 레이저 가공 장치(2)의 가공 이송 방향[예컨대, 도 2의 (A)의 화살표의 방향]으로 이동시킬 수 있다. 웨이퍼(1)의 가공 시 등에는, 척 테이블(4)을 가공 이송 방향으로 보내어 웨이퍼(1)를 가공 이송시킨다. 또한, 척 테이블(4)은 유지면(4a)에 대략 수직인 축의 주위로 회전 가능하고, 척 테이블(4)을 회전시키면 웨이퍼(1)를 가공 이송시키는 방향을 변경할 수 있다.
또한, 레이저 가공 장치(2)는 펄스 모터 등을 동력으로 하는 인덱싱 이송 수단(인덱싱 이송 기구, 도시하지 않음)에 의해, 척 테이블(4)을 레이저 가공 장치(2)의 인덱싱 이송 방향(도시하지 않음)으로 이동시킬 수 있다.
가공홈 형성 단계에서는, 먼저, 프레임(9)에 부착된 테이프(11)에 접착된 웨이퍼(1)의 표면(1a)을 상측으로 향하게 하여, 레이저 가공 장치(2)의 척 테이블(4) 상에 웨이퍼(1)를 배치한다. 그리고, 상기 척 테이블(4)로부터 부압을 작용시켜, 웨이퍼(1)를 척 테이블(4)의 유지면(4a) 상에 흡인 유지시킨다.
웨이퍼(1)를 흡인 유지시킨 후, 분할 예정 라인(3)의 하나를 따라 가공홈(13)을 형성할 수 있도록, 척 테이블(4)을 이동시켜 상기 분할 예정 라인(3)의 단부 바로 위에 가공 헤드(6)를 위치시킨다. 다음으로, 레이저 가공 장치(2)의 가공 헤드(6)로부터 웨이퍼(1)의 표면(1a)에 레이저 빔을 조사한다. 그리고, 분할 예정 라인(3)을 따라 상기 기능층을 분단하는 가공홈(13)이 형성되도록, 레이저 빔을 조사시키면서 척 테이블(4)을 이동시켜 웨이퍼(1)를 가공 이송한다.
하나의 분할 예정 라인(3)을 따라 가공홈(13)을 형성한 후, 웨이퍼(1)를 인덱싱 이송하여, 인접하는 분할 예정 라인(3)을 따라 차례로 가공홈(13)을 형성한다. 또한, 하나의 방향을 따라 각 분할 예정 라인(3)을 따라 가공홈(13)을 형성한 후, 웨이퍼(1)를 흡인 유지하는 척 테이블(4)을 4분의 1 회전시켜, 웨이퍼(1)의 가공 이송 방향을 변경한다. 그 후, 레이저 빔을 마찬가지로 분할 예정 라인(3)을 따라 조사함으로써, 모든 분할 예정 라인(3)을 따라 가공홈(13)을 형성한다.
단, 가공홈 형성 단계에서는, 분할 예정 라인(3)에 형성된 TEG(7)에는 상기 레이저 빔을 조사하지 않는다. 도 2의 (B)를 이용하여 설명한다. 도 2의 (B)는 가공홈 형성 단계에 의해 가공홈(13)이 형성된 웨이퍼(1)의 일부를 도시한 평면도이다. 분할 예정 라인(3)과 겹쳐지는 TEG(7)가 형성되어 있고, 상기 TEG(7)는 금속을 갖는 층을 포함한다.
그 때문에, 상기 TEG(7)에 상기 레이저 빔을 조사하여 어블레이션 가공을 행하면, 상기 TEG(7)로부터 금속의 버어가 발생해 버린다. 상기 금속의 버어는, 웨이퍼(1)의 표면(1a)으로부터 수직인 방향으로 돌출된다. 표면(1a)으로부터 돌출된 금속의 버어는, 웨이퍼(1)가 분할되어 개개의 디바이스 칩이 형성된 후에도 상기 디바이스 칩에 남는다. 그러면, 예컨대, 상기 디바이스 칩을 형성한 후에, 복수의 상기 디바이스 칩을 적층(스택)시켜 적층 칩을 형성할 때, 상기 금속의 버어가 간섭하여 적절히 적층할 수 없다.
디바이스 칩을 적층시키지 않는 경우에도, 디바이스 칩의 반송이나 실장 시에, 상기 금속의 버어가 탈락 등 해서 티끌이 되어, 디바이스 칩의 실장 대상이나 다른 디바이스 칩의 실장 대상에 부착되어, 실장 불량을 일으키는 원인이 되는 경우가 있다. 또한, 상기 금속의 버어가 다른 디바이스 칩이나 지그 등에 닿아, 이들을 손상시키는 경우가 있어, 문제가 된다. 또한, 금속의 버어가 회로의 쇼트를 일으키는 원인이 되는 경우도 있다.
한편, 본 실시형태에 따른 웨이퍼의 가공 방법의 가공홈 형성 단계에서는, 분할 예정 라인(3)에 형성된 TEG(7)에는 레이저 빔을 조사하지 않는다. 그 때문에, 상기 금속의 버어가 발생하지 않아, 이러한 문제를 발생시키지 않는다. 도 3의 (A)는 가공홈 형성 단계를 설명하는 부분 단면도이고, 도 3의 (B)는 레이저 빔이 조사되는 개소를 확대하여 도시한 단면 모식도이다. 도 3의 (A) 및 도 3의 (B)에 도시된 바와 같이, 가공홈(13)은, TEG(7)가 형성되어 있지 않은 부분의 기능층(5a)을 제거하여 형성된다.
TEG(7)가 형성되어 있지 않은 부분의 기능층(5a)을 제거하여 가공홈(13)을 형성하기 위해서는, 예컨대, 레이저 가공 장치(2)의 가공 헤드(6)에 인접하여 설치된 촬상 카메라(도시하지 않음)에 의해, 웨이퍼(1)의 표면(1a)을 촬상하면서 가공홈(13)을 형성하면 된다. 상기 촬상 카메라로 TEG(7)를 파악하여, 상기 TEG(7)에 레이저 빔을 조사하지 않도록 레이저 빔의 발진과 정지를 제어하면 된다.
본 실시형태에 따른 웨이퍼의 가공 방법에서는, 다음으로, 표면 보호 테이프 접착 단계를 실시한다. 표면 보호 테이프 접착 단계에 대해, 도 4를 이용하여 설명한다. 도 4는 표면 보호 테이프 접착 단계를 모식적으로 설명하는 사시도이다.
가공홈 형성 단계 실시 후의 웨이퍼(1)의 이면(1b)측에는, 프레임(9)에 부착된 테이프(11)가 접착되어 있다. 본 실시형태에 따른 가공 방법에서는, 그 후에 웨이퍼(1)의 이면(1b)측으로부터 레이저 빔을 조사하는 개질층 형성 단계를 실시한다. 그 때문에, 웨이퍼(1)의 이면(1b)측의 테이프(11)를 박리한다.
테이프(11)를 웨이퍼(1)의 이면(1b)으로부터 박리한 후, 도 4에 도시된 바와 같이, 웨이퍼(1)의 표면(1a)에 표면 보호 테이프(15)를 접착한다. 표면 보호 테이프(15)는, 디바이스(5)와, 상기 디바이스(5) 주위를 둘러싸는 가공홈(13)이 형성된 웨이퍼(1)의 표면(1a)을 보호하여, 그 후의 각 단계나 웨이퍼(1)의 반송 시에 예기하지 못한 충격 등이 가해져 상기 표면(1a)에 손상이 발생하는 것을 방지한다.
한편, 표면 보호 테이프 접착 단계에서는, 웨이퍼(1)의 이면(1b)에 접착된 테이프(11)를 박리하기 전에 표면 보호 테이프(15)를 접착하고, 그 후에 테이프(11)를 박리해도 좋다.
다음으로, 본 실시형태에 따른 웨이퍼의 가공 방법의 개질층 형성 단계에 대해, 도 5의 (A) 및 도 5의 (B)를 이용하여 설명한다. 상기 개질층 형성 단계는, 가공홈 형성 단계보다 후에 실시한다. 도 5의 (A)는 개질층 형성 단계를 설명하는 사시도이고, 도 5의 (B)는 개질층 형성 단계를 설명하는 부분 단면도이다.
개질층 형성 단계에서는, 웨이퍼(1)의 이면(1b)측으로부터 레이저 빔을 조사하여, 웨이퍼(1)의 내부의 소정의 깊이에 집광시키고, 분할 예정 라인(3)을 따라 개질층(17)을 형성한다. 제1 개질층 형성 단계에서 사용되는 레이저 가공 장치(8)는, 웨이퍼(1)를 흡인 유지하는 척 테이블(10)과, 레이저 빔을 발진하는 가공 헤드(12)를 구비한다. 상기 척 테이블(10)은, 레이저 가공 장치(2)의 척 테이블(4)과 동일한 구성이고, 웨이퍼(1)를 가공 이송 및 인덱싱 이송할 수 있다.
가공 헤드(12)는, 웨이퍼(1)에 대해 투과성을 갖는 파장의 레이저 빔을 발진하여 웨이퍼(1)의 내부의 소정의 깊이에 집광하는 기능을 갖고, 다광자 흡수에 의해 상기 소정의 깊이에 개질층(17)을 형성한다. 한편, 상기 레이저 빔에는, 예컨대, Nd:YVO4나 Nd:YAG를 매체로 하여 발진되는 레이저 빔이 이용된다.
개질층 형성 단계에서는, 먼저, 웨이퍼(1)의 표면(1a)을 하측으로 향하게 하여, 레이저 가공 장치(8)의 척 테이블(10) 상에 표면 보호 테이프(15)를 통해 웨이퍼(1)를 배치한다. 그리고, 상기 척 테이블(10)로부터 부압을 작용시켜, 웨이퍼(1)를 척 테이블(10)의 유지면(10a) 상에 흡인 유지시킨다. 웨이퍼(1)의 표면(1a)에 표면 보호 테이프(15)가 접착되어 있는 경우, 웨이퍼(1)는 상기 표면 보호 테이프(15)를 통해 척 테이블(10)에 유지된다.
웨이퍼(1)를 흡인 유지시킨 후, 분할 예정 라인(3)을 따라 개질층(17)을 형성할 수 있도록, 척 테이블(10)과 가공 헤드(12)의 상대 위치를 조정한다. 다음으로, 레이저 가공 장치(8)의 가공 헤드(12)로부터 웨이퍼(1)의 이면(1b)측에 레이저 빔을 조사한다. 레이저 빔을 웨이퍼(1)의 소정의 깊이에 집광시켜, 다광자 흡수에 의해 개질층(17)을 형성한다. 분할 예정 라인(3)을 따라 개질층(17)이 형성되도록, 상기 레이저 빔을 조사시키면서 척 테이블(10)을 이동시켜 웨이퍼(1)를 가공 이송한다.
하나의 분할 예정 라인(3)을 따라 개질층(17)이 형성된 후, 웨이퍼(1)를 인덱싱 이송하여, 인접하는 분할 예정 라인(3)을 따라 차례로 개질층(17)을 형성한다.
한편, 레이저 빔의 조사 조건에 따라서는, 개질층(17)을 형성한 후, 상기 개질층(17)으로부터 웨이퍼(1)의 표면(1a)에 이르는 크랙을 형성할 수 있다. 이와 같이, 개질층 형성 단계에서 크랙을 형성할 수 있으면, 크랙을 형성하기 위한 단계를 별도로 실시할 필요가 없어 공정을 간략화할 수 있다.
다음으로, 분할 단계에 대해 설명한다. 상기 분할 단계에서는, 상기 가공홈(13) 및 상기 개질층(17)이 형성된 웨이퍼에 외력을 부여하여, 상기 개질층(17)을 기점으로 웨이퍼를 분할 예정 라인(3)을 따라 분할한다.
분할 단계에서는, 먼저, 웨이퍼(1)를 이면(1b)측으로부터 연삭하여 웨이퍼(1)를 박화하는 연삭 단계를 실시한다. 연삭 단계에서는, 상기 연삭에 의해 발생한 힘이 개질층(17)에 부여되어 상기 개질층(17)으로부터 웨이퍼(1)의 표면(1a)에 이르는 크랙을 신장시킨다. 그 후, 분할 단계에서는, 웨이퍼(1)에 외주 방향을 향한 힘을 부여하는 확장 단계를 실시한다.
먼저, 도 6을 이용하여 분할 단계의 연삭 단계에 대해 설명한다. 개질층 형성 단계에 있어서, 개질층(17)으로부터 웨이퍼(1)의 표면(1a)에 이르는 크랙을 형성하고 있지 않은 경우에는, 상기 연삭 단계에 있어서 상기 크랙을 형성한다. 그 경우, 연삭에 의해 발생하는 외력을 상기 개질층(17)에 작용시켜 크랙을 형성한다. 모든 개질층(17)으로부터 웨이퍼(1)의 표면(1a)에 이르는 크랙(19)이 형성되고, 웨이퍼(1)가 이면(1b)으로부터 연삭되어 상기 개질층(17)이 제거되면, 개개의 디바이스 칩이 형성된다.
도 6은 연삭 단계를 모식적으로 설명하는 부분 단면도이다. 본 단계에서는 연삭 장치(14)가 이용된다. 연삭 장치(14)는, 연삭 휠(20)에 수직인 회전축을 구성하는 스핀들(16)과, 상기 스핀들(16)의 일단측에 장착되고 하측에 연삭 지석(18)을 구비하는 원반형의 연삭 휠(20)을 구비한다. 상기 스핀들(16)의 타단측에는 모터 등의 회전 구동원(도시하지 않음)이 연결되어 있고, 상기 모터가 상기 스핀들(16)을 회전시키면, 상기 스핀들(16)에 장착된 연삭 휠(20)도 회전한다.
또한, 연삭 장치(14)는, 연삭 휠(20)과 대면하여 웨이퍼(1) 등의 피가공물을 유지하는 척 테이블(22)을 갖는다. 척 테이블(22) 상의 유지면(22a)은, 흡인원(도시하지 않음)에 접속된 다공질 부재로 구성된다. 한편, 척 테이블(22)은, 유지면(22a)에 대략 수직인 축의 주위로 회전 가능하다. 또한, 연삭 장치(14)는, 승강 기구(도시하지 않음)를 갖고 있고, 연삭 휠(20)은 상기 승강 기구에 의해 가공 이송(하강)된다.
연삭 단계에서는, 먼저, 웨이퍼(1)의 표면(1a)을 하측으로 향하게 하여, 척 테이블(22)의 유지면(22a) 상에 표면 보호 테이프(15)를 통해 웨이퍼(1)를 배치한다. 그리고, 상기 다공질 부재를 통해 상기 흡인원에 의한 부압을 작용시켜, 웨이퍼(1)를 척 테이블(22) 상에 흡인 유지시킨다.
연삭 시에는, 척 테이블(22)을 회전시키고, 스핀들(16)을 회전시켜 연삭 휠(20)을 회전시킨다. 척 테이블(22) 및 연삭 휠(20)이 회전하고 있는 상태에서, 연삭 휠(20)이 가공 이송(하강)되어 연삭 지석(18)이 웨이퍼(1)의 이면(1b)에 닿으면, 상기 이면(1b)의 연삭이 개시된다. 그리고, 웨이퍼(1)가 소정의 두께가 되도록 연삭 휠(20)을 더욱 가공 이송한다.
개질층(17)을 형성할 때에 개질층(17)으로부터 웨이퍼(1)의 표면(1a)에 이르는 크랙을 형성하고 있지 않은 경우, 또는, 상기 크랙의 형성이 불충분한 경우, 상기 연삭 단계에서 상기 크랙(19)을 형성한다. 즉, 상기 연삭에 의해 발생한 힘을 웨이퍼(1)의 내부에 작용시켜, 개질층(17)으로부터 웨이퍼(1)의 두께 방향으로 크랙(19)을 신장시킨다. 웨이퍼(1)의 이면(1b)을 연삭하여 분할 예정 라인(3)을 따라 크랙(19)을 형성하고, 개질층(17)이 연삭에 의해 제거되어 웨이퍼(1)가 박화되면, 개개의 디바이스 칩이 형성된다.
그런데, 상기 크랙(19)이 형성되기 전에, 웨이퍼(1)의 표면(1a)측에는 분할 예정 라인(3)을 따라, 기능층을 분단하는 가공홈(13)이 형성되어 있다. 한편, 개질층(17)도 분할 예정 라인(3)을 따라 형성되기 때문에, 개질층(17)과, 가공홈(13)은 서로 겹쳐진다. 가공홈(13)이 형성되어 있는 부분은 기계적 강도가 약하기 때문에, 개질층(17)으로부터 표면(1a)측을 향해 크랙(19)이 신장할 때, 상기 크랙(19)은 가공홈(13)으로 유도되어, 상기 가공홈(13)에 이른다. 그 때문에, 크랙(19)은 예기하지 못한 방향으로 신장하기 어렵다.
또한, 웨이퍼(1)의 표면(1a)측에는, 분할 예정 라인(3) 상에 TEG(7)가 형성되어 있고, 상기 TEG(7)가 있는 부분에서는, 가공홈(13)이 형성되어 있지 않다. 그러나, 가공홈(13)이 형성되지 않는 장소는, 분할 예정 라인(3)의 전체 길이 중 매우 작은 영역뿐이다. 그 때문에, 가공홈(13)이 형성되어 있지 않은 TEG(7)의 형성 개소에 있어서도, 그 전후의 가공홈(13)이 형성되어 있는 장소에 발생하는 크랙(19)으로 유도되어, 마찬가지로 크랙(19)이 웨이퍼(1)의 표면(1a)으로 신장한다. 그리고, 상기 크랙(19)이 기능층을 분단한다.
즉, 실시형태에 따른 웨이퍼의 가공 방법에 있어서는, 웨이퍼(1)의 표면(1a)측에 형성된 Low-k 재료를 갖는 기능층은, 분할 예정 라인(3)을 따라 가공홈(13)과 크랙(19)에 의해 분단된다. 이때, 기능층에 가해지는 부하는 다른 방법으로 기능층을 분단할 때에 가해지는 부하보다 작아지기 때문에, 기능층의 박리가 발생하기 어렵다.
본 실시형태에 따른 분할 단계에서는, 상기 연삭 단계 후에, 확장 단계를 실시한다. 확장 단계에서는, 웨이퍼(1)에 외주 방향을 향한 힘을 가하여, 개개의 디바이스 칩 사이의 간극을 확대시킨다. 도 7의 (A) 및 도 7의 (B)를 이용하여 확장 단계에 대해 설명한다.
상기 확장 단계에서는, 웨이퍼(1)의 이면(1b)측에 다이싱 테이프를 접착하고, 상기 다이싱 테이프를 외주 방향으로 확장함으로써, 웨이퍼(1)에 외주 방향을 향한 힘을 작용시켜, 형성된 개개의 디바이스 칩 사이의 간극을 확대시킨다. 디바이스 칩 사이의 상기 간극이 확대되면, 개개의 디바이스 칩이 픽업 가능해진다. 도 7의 (A)는 확장 전을 설명하는 부분 단면도이고, 도 7의 (B)는 확장 후를 설명하는 부분 단면도이다.
분할 단계의 연삭 단계의 실시 후에, 웨이퍼(1)(디바이스 칩)의 이면(1b)측에, 환형의 프레임(23)에 부착된 다이싱 테이프(21)를 접착한다. 그 후, 웨이퍼(1)의 표면(1a)측에 접착되어 있던 표면 보호 테이프(15)를 박리한다. 그리고, 프레임(23)째 웨이퍼(1)를 확장 장치(24) 상에 배치한다.
확장 단계에서 이용하는 확장 장치(24)는, 도 7의 (A)에 도시된 바와 같이, 확장 드럼(26)과, 지지 부재(28)를 갖는다. 지지 부재(28)의 상방에는, 확장 드럼(26) 상에 배치된 프레임(23)을 유지하는 기구를 갖는다. 확장 드럼(26)은, 대략 원통형의 부재이며, 상하 방향으로 지지 부재(28)에 대해 상대적으로 이동할 수 있다.
확장 장치(24)의 확장 드럼(26) 상에, 상기 프레임(23)째 웨이퍼(1)를 배치한 후, 지지 부재(28)에 상기 프레임(23)을 유지시켜 고정한다. 다음으로, 확장 드럼(26)을 상기 지지 부재(28)에 대해 상대적으로 상방으로 이동시킨다. 그러면, 다이싱 테이프(21)가 외주 방향을 향해 확장된다.
도 7의 (B)는 다이싱 테이프(21)가 확장되었을 때의 상태를 설명하는 부분 단면도이다. 도 7의 (B)에 도시된 바와 같이, 다이싱 테이프(21)가 확장되면, 상기 다이싱 테이프(21) 상의 웨이퍼(1)에 외주 방향을 향한 힘이 작용하여, 개개의 디바이스 칩(25) 사이의 간극이 확장된다.
도 8의 (A)는 다이싱 테이프(21)의 확장 후의 웨이퍼(1)[디바이스 칩(25)]의 일부를 도시한 상면도이다. 도 8의 (A)에 도시된 바와 같이, 웨이퍼(1)는 분할 예정 라인(3)을 따라 분할되어 개개의 디바이스 칩(25)이 형성된다. 상기 분할 예정 라인(3)에 있어서, Low-k막으로 이루어지는 기능층(5a)은 레이저 빔에 의한 어블레이션 가공에 의해 분단되기 때문에, 상기 기능층(5a)에 박리 등의 문제는 발생하지 않는다.
도 8의 (B)는 다이싱 테이프(21)의 확장 후의 웨이퍼(1)[디바이스 칩(25)]의 일부를 도시한 단면도이다. 도 8의 (B)에 도시된 바와 같이, 금속을 포함하는 TEG(7)도 분단되어 있다. 금속을 포함하는 TEG(7)는, 레이저 빔에 의한 어블레이션 가공 등으로 분단되는 것이 아니기 때문에, 분단 개소에 상하 방향으로 연장된 금속의 버어가 형성되지 않는다. 그 때문에, 형성된 디바이스 칩(25)의 표면에는 상기 버어 등의 돌기는 형성되지 않고, 표면이 평탄해진다.
이상 설명한 바와 같이, 본 실시형태에 따른 웨이퍼 가공 방법에 의하면, 상기 웨이퍼의 상기 기능층을 박리시키지 않고 상기 금속의 버어를 발생시키지 않고 상기 웨이퍼를 분할할 수 있다.
한편, 본 발명은 상기 실시형태의 기재에 한정되지 않고, 여러 가지로 변경하여 실시 가능하다. 예컨대, 상기 실시형태에서는, 연삭 단계에 있어서 발생한 힘을 개질층에 가함으로써, 개질층으로부터 웨이퍼의 표면으로 신장하는 크랙을 형성하여 웨이퍼를 분단하였다. 그러나, 본 발명은 이것에 한정되지 않고, 예컨대, 연삭 단계에서는 크랙을 발생시키지 않고, 확장 단계에 있어서 웨이퍼에 외주 방향을 향해 힘을 가함으로써 상기 크랙을 신장시켜도 좋다.
그 외에, 상기 실시형태에 따른 구조, 방법 등은, 본 발명의 목적의 범위를 일탈하지 않는 한에 있어서 적절히 변경하여 실시할 수 있다.
1: 웨이퍼 1a: 표면
1b: 이면 3: 분할 예정 라인
5: 디바이스 5a: 기능층
7: TEG 9, 23: 프레임
11: 테이프 13: 가공홈
15: 표면 보호 테이프 17: 개질층
19: 크랙 21: 다이싱 테이프
25: 디바이스 칩 2, 8: 레이저 가공 장치
4, 10, 22: 척 테이블 4a, 10a, 22a: 유지면
6, 12: 가공 헤드 14: 연삭 장치
16: 스핀들 18: 연삭 지석
20: 연삭 휠 24: 확장 장치
26: 확장 드럼 28: 지지 부재

Claims (2)

  1. 기능층과, 상기 기능층을 포함하는 복수의 디바이스와, 상기 디바이스를 구획하는 분할 예정 라인과, 상기 분할 예정 라인과 겹쳐지는 금속을 포함하는 TEG(Test Element Group)를 표면에 갖는 웨이퍼를 상기 분할 예정 라인을 따라 분할하는 웨이퍼의 가공 방법으로서,
    상기 기능층에 흡수되는 파장의 레이저 빔을, 웨이퍼의 상기 표면측으로부터 상기 분할 예정 라인을 따라 조사하여, 상기 기능층을 분단하는 가공홈을 형성하는 가공홈 형성 단계와,
    상기 웨이퍼에 대해 투과성을 갖는 파장의 레이저 빔을, 상기 웨이퍼의 이면측으로부터 상기 분할 예정 라인을 따라 조사하여, 상기 웨이퍼의 내부에 상기 분할 예정 라인을 따르는 개질층을 형성하는 개질층 형성 단계와,
    상기 가공홈 및 상기 개질층이 형성된 웨이퍼에 외력을 부여하여, 상기 개질층을 기점으로 웨이퍼를 상기 분할 예정 라인을 따라 분할하는 분할 단계를 포함하고,
    상기 가공홈 형성 단계에서는, 상기 분할 예정 라인의 상기 TEG가 형성되어 있지 않은 영역에만 상기 레이저 빔을 조사하고, 상기 TEG의 전후로 나누어진 상기 가공홈을 형성하는 것을 특징으로 하는 웨이퍼의 가공 방법.
  2. 제1항에 있어서, 상기 분할 단계는, 상기 웨이퍼를 이면측으로부터 연삭하여 마무리 두께까지 박화(薄化)하는 연삭 단계를 포함하고,
    상기 연삭 단계는, 상기 TEG의 형성 부분에서 상기 개질층으로부터 상기 웨이퍼의 상기 표면으로 크랙을 신장시켜 상기 TEG를 분단하는 것을 특징으로 하는 웨이퍼의 가공 방법.
KR1020170167305A 2016-12-09 2017-12-07 웨이퍼의 가공 방법 KR102349663B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016239559A JP6815692B2 (ja) 2016-12-09 2016-12-09 ウェーハの加工方法
JPJP-P-2016-239559 2016-12-09

Publications (2)

Publication Number Publication Date
KR20180066864A KR20180066864A (ko) 2018-06-19
KR102349663B1 true KR102349663B1 (ko) 2022-01-11

Family

ID=62633748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170167305A KR102349663B1 (ko) 2016-12-09 2017-12-07 웨이퍼의 가공 방법

Country Status (2)

Country Link
JP (1) JP6815692B2 (ko)
KR (1) KR102349663B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7154860B2 (ja) * 2018-07-31 2022-10-18 株式会社ディスコ ウエーハの加工方法
JP7307533B2 (ja) * 2018-10-04 2023-07-12 浜松ホトニクス株式会社 レーザ加工方法、半導体デバイス製造方法及び検査装置
JP7307534B2 (ja) * 2018-10-04 2023-07-12 浜松ホトニクス株式会社 レーザ加工方法、半導体デバイス製造方法及び検査装置
JP7171353B2 (ja) * 2018-10-04 2022-11-15 浜松ホトニクス株式会社 レーザ加工方法、半導体デバイス製造方法及び検査装置
JP2020077782A (ja) * 2018-11-08 2020-05-21 株式会社ディスコ ウエーハの加工方法
KR102653165B1 (ko) * 2018-11-22 2024-04-01 삼성전자주식회사 반도체 장치, 반도체 칩 및 반도체 기판의 반도체 기판의 소잉 방법
JP7313253B2 (ja) * 2019-10-10 2023-07-24 株式会社ディスコ ウエーハの加工方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041449A (ja) 2004-06-22 2006-02-09 Nec Electronics Corp 半導体ウエハおよび半導体装置の製造方法
JP2006318966A (ja) 2005-05-10 2006-11-24 Disco Abrasive Syst Ltd 半導体ウエーハ
JP2006344795A (ja) * 2005-06-09 2006-12-21 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2007012878A (ja) 2005-06-30 2007-01-18 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2009032726A (ja) 2007-07-24 2009-02-12 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2012114322A (ja) * 2010-11-26 2012-06-14 Shinko Electric Ind Co Ltd 半導体ウエハの分割方法
JP2014146810A (ja) * 2014-03-03 2014-08-14 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2015106693A (ja) 2013-12-02 2015-06-08 旭化成エレクトロニクス株式会社 半導体ウェハ及び半導体装置の製造方法
US20150235973A1 (en) 2005-11-10 2015-08-20 Renesas Electronics Corporation Semiconductor device manufacturing method and semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173475A (ja) 2005-12-21 2007-07-05 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2011187479A (ja) * 2010-03-04 2011-09-22 Disco Corp ウエーハの加工方法
US8952497B2 (en) * 2012-09-14 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe lines in wafers

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041449A (ja) 2004-06-22 2006-02-09 Nec Electronics Corp 半導体ウエハおよび半導体装置の製造方法
JP2006318966A (ja) 2005-05-10 2006-11-24 Disco Abrasive Syst Ltd 半導体ウエーハ
JP2006344795A (ja) * 2005-06-09 2006-12-21 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2007012878A (ja) 2005-06-30 2007-01-18 Disco Abrasive Syst Ltd ウエーハの分割方法
US20150235973A1 (en) 2005-11-10 2015-08-20 Renesas Electronics Corporation Semiconductor device manufacturing method and semiconductor device
JP2009032726A (ja) 2007-07-24 2009-02-12 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2012114322A (ja) * 2010-11-26 2012-06-14 Shinko Electric Ind Co Ltd 半導体ウエハの分割方法
JP2015106693A (ja) 2013-12-02 2015-06-08 旭化成エレクトロニクス株式会社 半導体ウェハ及び半導体装置の製造方法
JP2014146810A (ja) * 2014-03-03 2014-08-14 Disco Abrasive Syst Ltd ウエーハの分割方法

Also Published As

Publication number Publication date
KR20180066864A (ko) 2018-06-19
JP2018098296A (ja) 2018-06-21
JP6815692B2 (ja) 2021-01-20

Similar Documents

Publication Publication Date Title
KR102349663B1 (ko) 웨이퍼의 가공 방법
JP4959422B2 (ja) ウエーハの分割方法
JP6078376B2 (ja) ウエーハの加工方法
JP4422463B2 (ja) 半導体ウエーハの分割方法
JP4694845B2 (ja) ウエーハの分割方法
JP6178077B2 (ja) ウエーハの加工方法
KR102272434B1 (ko) 웨이퍼의 가공 방법
JP2007173475A (ja) ウエーハの分割方法
JP2011187479A (ja) ウエーハの加工方法
US20150303113A1 (en) Wafer processing method
JP2009021476A (ja) ウエーハの分割方法
JP6189208B2 (ja) ウエーハの加工方法
JP2008283025A (ja) ウエーハの分割方法
JP2009182178A (ja) デバイスの製造方法
JP5992731B2 (ja) ウエーハの加工方法
JP2008294191A (ja) ウエーハの分割方法
KR20180050225A (ko) 웨이퍼의 가공 방법
JP2005209719A (ja) 半導体ウエーハの加工方法
KR20160088808A (ko) 웨이퍼의 가공 방법
JP2015056489A (ja) ウエーハの加工方法
CN108015650B (zh) 晶片的加工方法
JP5335576B2 (ja) 半導体ウエーハの加工方法
JP6257365B2 (ja) ウェーハの加工方法
JP5453123B2 (ja) 切削方法
US9455149B2 (en) Plate-like object processing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant