JP2015056489A - ウエーハの加工方法 - Google Patents

ウエーハの加工方法 Download PDF

Info

Publication number
JP2015056489A
JP2015056489A JP2013188414A JP2013188414A JP2015056489A JP 2015056489 A JP2015056489 A JP 2015056489A JP 2013188414 A JP2013188414 A JP 2013188414A JP 2013188414 A JP2013188414 A JP 2013188414A JP 2015056489 A JP2015056489 A JP 2015056489A
Authority
JP
Japan
Prior art keywords
wafer
dividing
functional layer
along
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013188414A
Other languages
English (en)
Other versions
JP6246534B2 (ja
Inventor
圭司 能丸
Keiji Nomaru
圭司 能丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2013188414A priority Critical patent/JP6246534B2/ja
Priority to TW103126392A priority patent/TWI623059B/zh
Priority to US14/478,202 priority patent/US9087914B2/en
Publication of JP2015056489A publication Critical patent/JP2015056489A/ja
Application granted granted Critical
Publication of JP6246534B2 publication Critical patent/JP6246534B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

【課題】基板の表面に積層された機能層によってデバイスが形成されたウエーハを、デバイスを区画する複数の分割予定ラインに沿ってデバイス側に機能層の剥離を発生させることなく分割することができるウエーハの加工方法を提供する。【解決手段】基板の表面に積層された機能層によってデバイスが形成されるとともに機能層の表面にSiO2膜が被覆されたウエーハを、デバイスを区画する複数のストリートに沿って分割するウエーハの加工方法であって、SiO2膜に残存するO-H結合またはC-H結合の伸縮振動による吸収率の高い波長のレーザー光線を分割予定ライン沿って照射し、分割予定ラインに沿って機能層を除去する機能層除去工程と、機能層が除去された分割予定ラインに沿って基板に分割加工を施してウエーハを個々のデバイスに分割するウエーハ分割工程とを含む。【選択図】図４

Description

本発明は、基板の表面に積層された機能層によってデバイスが形成されたウエーハを、デバイスを区画する複数の分割予定ラインに沿って分割するウエーハの加工方法に関する。
当業者には周知の如く、半導体デバイス製造工程においては、シリコン等の基板の表面に絶縁膜と機能膜が積層された機能層によって複数のＩＣ、ＬＳＩ等のデバイスをマトリックス状に形成した半導体ウエーハが形成される。このように形成された半導体ウエーハは上記デバイスが分割予定ラインによって区画されており、この分割予定ラインに沿って分割することによって個々の半導体デバイスを製造している。
近時においては、ＩＣ、ＬＳＩ等の半導体チップの処理能力を向上するために、シリコン等の基板の表面にＳｉＯＦ、ＢＳＧ（ＳｉＯＢ）等の無機物系の膜やポリイミド系、パリレン系等のポリマー膜である有機物系の膜からなる低誘電率絶縁体被膜（Ｌｏｗ−ｋ膜）が積層された機能層によって半導体デバイスを形成せしめた形態の半導体ウエーハが実用化されている。
このような半導体ウエーハのストリートに沿った分割は、通常、ダイサーと呼ばれている切削装置によって行われている。この切削装置は、被加工物である半導体ウエーハを保持するチャックテーブルと、該チャックテーブルに保持された半導体ウエーハを切削するための切削手段と、チャックテーブルと切削手段とを相対的に移動せしめる移動手段とを具備している。切削手段は、高速回転せしめられる回転スピンドルと該スピンドルに装着された切削ブレードを含んでいる。切削ブレードは円盤状の基台と該基台の側面外周部に装着された環状の切れ刃からなっており、切れ刃は例えば粒径３μｍ程度のダイヤモンド砥粒を電鋳によって固定して形成されている。
しかるに、上述したＬｏｗ−ｋ膜は、切削ブレードによってに切削することが困難である。即ち、Ｌｏｗ−ｋ膜は雲母のように非常に脆いことから、切削ブレードにより分割予定ラインに沿って切削すると、Ｌｏｗ−ｋ膜が剥離し、この剥離が回路にまで達しデバイスに致命的な損傷を与えるという問題がある。
上記問題を解消するために、半導体ウエーハに形成された分割予定ラインの両側に分割予定ラインに沿ってレーザー光線を照射し、分割予定ラインに沿って２条のレーザー加工溝を形成して積層体を分断し、この２条のレーザー加工溝の外側間に切削ブレードを位置付けて切削ブレードと半導体ウエーハを相対移動することにより、半導体ウエーハを分割予定ラインに沿って切断するウエーハの分割方法が下記特許文献１に開示されている。
特開２００９−２１４７６号公報
而して、低誘電率絶縁体被膜（Ｌｏｗ−ｋ膜）が積層された機能層はSiO2膜でおおわれており、SiO2を透過したレーザー光線が低誘電率絶縁体被膜（Ｌｏｗ−ｋ膜）およびシリコン基板に照射された際に発生する熱が閉じ込められ、熱膨張を起こして回路が形成され密度が低いデバイス側を破壊するという問題がある。
本発明は上記事実に鑑みてなされたものであり、その主たる技術的課題は、基板の表面に積層された機能層によってデバイスが形成されたウエーハを、デバイスを区画する複数の分割予定ラインに沿ってデバイス側に機能層の剥離を発生させることなく分割することができるウエーハの加工方法を提供することである。
上記主たる技術課題を解決するため、本発明によれば、基板の表面に積層された機能層によってデバイスが形成されるとともに機能層の表面にSiO2膜が被覆されたウエーハを、デバイスを区画する複数の分割予定ラインに沿って分割するウエーハの加工方法であって、
SiO2膜に残存するO-H結合またはC-H結合の伸縮振動による吸収率の高い波長のレーザー光線を分割予定ライン沿って照射し、分割予定ラインに沿って機能層を除去する機能層除去工程と、
機能層が除去された分割予定ラインに沿って基板に分割加工を施してウエーハを個々のデバイスに分割するウエーハ分割工程と、を含む、
ことを特徴とするウエーハの加工方法が提供される。
上記機能層除去工程において照射するレーザー光線の波長は、２．６μm〜３．５μmに設定されている。
上記ウエーハ分割工程における分割加工は、基板に対して吸収性を有する波長のレーザー光線を機能層が除去された分割予定ラインに沿って照射してアブレーション加工を施し、基板に分割予定ラインに沿って分割溝を形成する。
また、上記ウエーハ分割工程における分割加工は、基板に対して透過性を有する波長のレーザー光線を基板の内部に集光点を位置付けて機能層が除去された分割予定ラインに沿って照射し、基板の内部に分割予定ラインに沿って改質層を形成する。
更に、上記ウエーハ分割工程における分割加工は、機能層が除去された分割予定ラインに切削ブレードを位置付けて基板を分割予定ラインに沿って切断する。
本発明によるウエーハの加工方法においては、分割予定ラインに沿って機能層を除去する機能層除去工程は、SiO2膜に残存するO-H結合またはC-H結合の伸縮振動による吸収率の高い波長のレーザー光線を分割予定ライン沿って照射するので、機能層の表面に被覆されたSiO2膜に照射されたパルスレーザー光線は、SiO2膜を透過することなくSiO2膜に吸収されて瞬時にアブレーション加工され機能層の内部に熱を閉じ込めることがないため、回路が形成され密度が低いデバイス側に剥離を発生させることがない。
本発明によるウエーハの加工方法によって分割される半導体ウエーハを示す斜視図および要部拡大断面図。 本発明によるウエーハの加工方法におけるウエーハ支持工程が実施された半導体ウエーハが環状のフレームに装着されたダイシングテープの表面に貼着された状態を示す斜視図。 本発明によるウエーハの加工方法における機能層除去工程を実施するためのレーザー加工装置の要部斜視図。 本発明によるウエーハの加工方法における機能層除去工程の説明図。 本発明によるウエーハの加工方法におけるウエーハ分割工程の第１の実施形態を実施するためのレーザー加工装置の要部斜視図。 本発明によるウエーハの加工方法におけるウエーハ分割工程の第１の実施形態である分割溝形成工程を示す説明図。 本発明によるウエーハの加工方法におけるウエーハ分割工程の第２の実施形態である改質層形成工程を示す説明図。 本発明によるウエーハの加工方法におけるウエーハ分割工程の第３の実施形態を実施するための切削装置の要部斜視図。 本発明によるウエーハの加工方法におけるウエーハ分割工程の第３の実施形態である切削溝形成工程を示す説明図。
以下、本発明によるウエーハの加工方法について添付図面を参照して、更に詳細に説明する。
図１の（a）および(b)には、本発明によるウエーハの加工方法によって個々のデバイスに分割される半導体ウエーハの斜視図および要部拡大断面図が示されている。図１の（a）および(b)に示す半導体ウエーハ２は、厚みが１４０μmのシリコン等の基板２０の表面２０aに絶縁膜と回路とによって形成される機能膜が積層された機能層２１によって複数のＩＣ、ＬＳＩ等のデバイス２２がマトリックス状に形成されている。そして、各デバイス２２は、格子状に形成された分割予定ライン２３によって区画されている。なお、図示の実施形態においては、機能層２１を形成する絶縁膜は、SiO2膜または、ＳｉＯＦ、ＢＳＧ（ＳｉＯＢ）等の無機物系の膜やポリイミド系、パリレン系等のポリマー膜である有機物系の膜からなる低誘電率絶縁体被膜（Ｌｏｗ−ｋ膜）からなっており、厚みが１０μmに設定されている。このようにして構成された機能層２１は、表面にSiO2膜２１１が被覆されている。なお、SiO2膜生成過程で必要となる原料のO-HおよびC-Hが析出するので、SiO2膜にはO-HおよびC-Hが残留する。
上述した半導体ウエーハ２を分割予定ライン２３に沿って分割するウエーハの加工方法について説明する。
先ず、半導体ウエーハ２を構成する基板２０の裏面２０bを環状のフレームに装着されたダイシングテープの表面に貼着するウエーハ支持工程を実施する。即ち、図２に示すように、環状のフレーム３の内側開口部を覆うように外周部が装着されたダイシングテープ３０の表面に半導体ウエーハ２を構成する基板２０の裏面２０bを貼着する。従って、ダイシングテープ３０の表面に貼着された半導体ウエーハ２は、機能層２１の表面に被覆されたSiO2膜２１１が上側となる。
上述したウエーハ支持工程を実施したならば、SiO2膜２１１に残存するO-H結合またはC-H結合の伸縮振動による吸収率の高い波長のレーザー光線を分割予定ライン２３に沿って照射し、分割予定ライン２３に沿って機能層２１を除去する機能層除去工程を実施する。この機能層除去工程は、図３に示すレーザー加工装置４を用いて実施する。図３に示すレーザー加工装置４は、被加工物を保持するチャックテーブル４１と、該チャックテーブル４１上に保持された被加工物にレーザー光線を照射するレーザー光線照射手段４２と、チャックテーブル４１上に保持された被加工物を撮像する撮像手段４３を具備している。チャックテーブル４１は、被加工物を吸引保持するように構成されており、図示しない加工送り手段によって図３において矢印Ｘで示す加工送り方向に移動せしめられるとともに、図示しない割り出し送り手段によって図３において矢印Ｙで示す割り出し送り方向に移動せしめられるようになっている。
上記レーザー光線照射手段４２は、実質上水平に配置された円筒形状のケーシング４２１を含んでいる。ケーシング４２１内には図示しないパルスレーザー光線発振器や繰り返し周波数設定手段を備えたパルスレーザー光線発振手段が配設されている。上記ケーシング４２１の先端部には、パルスレーザー光線発振手段から発振されたパルスレーザー光線を集光するための集光器４２２が装着されている。なお、レーザー光線照射手段４２は、集光器４２２によって集光されるパルスレーザー光線の集光点位置を調整するための集光点位置調整手段（図示せず）を備えている。
上記レーザー光線照射手段４２を構成するケーシング４２１の先端部に装着された撮像手段４３は、被加工物を照明する照明手段と、該照明手段によって照明された領域を捕らえる光学系と、該光学系によって捕らえられた像を撮像する撮像素子（ＣＣＤ）等を備え、撮像した画像信号を図示しない制御手段に送る。
上述したレーザー加工装置４を用いて、SiO2膜２１１に残存するO-H結合またはC-H結合の伸縮振動による吸収率の高い波長のレーザー光線を分割予定ライン２３沿って照射し、分割予定ライン２３に沿って機能層２１を除去する機能層除去工程について、図３および図４を参照して説明する。
先ず、上述した図３に示すレーザー加工装置４のチャックテーブル４１上に半導体ウエーハ２が貼着されたダイシングテープ３０側を載置する。そして、図示しない吸引手段を作動することにより、ダイシングテープ３０を介して半導体ウエーハ２をチャックテーブル４１上に保持する（ウエーハ保持工程）。従って、チャックテーブル４１に保持された半導体ウエーハ２は、機能層２１の表面に被覆されたSiO2膜２１１が上側となる。なお、図３においてはダイシングテープ３０が装着された環状のフレーム３を省いて示しているが、環状のフレーム３はチャックテーブル４１に配設された適宜のフレーム保持手段に保持される。このようにして、半導体ウエーハ２を吸引保持したチャックテーブル４１は、図示しない加工送り手段によって撮像手段４３の直下に位置付けられる。
チャックテーブル４１が撮像手段４３の直下に位置付けられると、撮像手段４３および図示しない制御手段によって半導体ウエーハ２のレーザー加工すべき加工領域を検出するアライメント作業を実行する。即ち、撮像手段４３および図示しない制御手段は、半導体ウエーハ２の所定方向に形成されている分割予定ライン２３と、該分割予定ライン２３に沿ってレーザー光線を照射するレーザー光線照射手段４２の集光器４２２との位置合わせを行うためのパターンマッチング等の画像処理を実行し、レーザー光線照射位置のアライメントを遂行する（アライメント工程）。また、半導体ウエーハ２に上記所定方向と直交する方向に形成された分割予定ライン２３に対しても、同様にレーザー光線照射位置のアライメントが遂行される。
上述したアライメント工程を実施したならば、図４で示すようにチャックテーブル４１をレーザー光線を照射するレーザー光線照射手段４２の集光器４２２が位置するレーザー光線照射領域に移動し、所定の分割予定ライン２３を集光器４２２の直下に位置付ける。このとき、図４の（ａ）で示すように半導体ウエーハ２は、分割予定ライン２３の一端(図４の（ａ）において左端)が集光器４２２の直下に位置するように位置付けられる。次に、レーザー光線照射手段４２の集光器４２２からSiO2膜に残存するO-H結合またはC-H結合の伸縮振動による吸収率の高い波長のパルスレーザー光線を照射しつつチャックテーブル４１を図４の（ａ）において矢印Ｘ１で示す方向に所定の加工送り速度で移動せしめる。そして、図４の（ｂ）で示すように分割予定ライン２３の他端（図４の（ｂ）において右端）が集光器４２２の直下位置に達したら、パルスレーザー光線の照射を停止するとともにチャックテーブル４１の移動を停止する。この機能層除去工程においては、パルスレーザー光線の集光点Ｐを分割予定ライン２３におけるSiO2膜２１１の上面付近に位置付ける。この結果、半導体ウエーハ２の分割予定ライン２３には図４の（c）に示すように機能層２１が除去されたレーザー加工溝２４が形成される。この機能層除去工程を半導体ウエーハ２に形成された全ての分割予定ライン２３に沿って実施する。
上記機能層除去工程においては、SiO2膜に残存するO-H結合またはC-H結合の伸縮振動による吸収率の高い波長のパルスレーザー光線を照射する。即ち、O-HおよびC-Hのバンドギャップは２．６μm〜３．５μmの領域にピークを持つことから、SiO2膜に残存するO-H結合またはC-H結合の伸縮振動による吸収率の高い波長のパルスレーザー光線としては、波長が２．６μm〜３．５μmのパルスレーザー光線を照射する。この結果、機能層２１の表面に被覆されたSiO2膜２１１に照射されたパルスレーザー光線は、SiO2膜を透過することなくSiO2膜に吸収されて瞬時にアブレーション加工され機能層２１の内部に熱を閉じ込めることがないため、回路が形成され密度が低いデバイス側に剥離を発生させることがない。
なお、上記機能層除去工程は、例えば以下の加工条件で行われる。
レーザー光線の波長 ：２．７μｍ（Er：YAGレーザー）
繰り返し周波数 ：５０ｋＨｚ
平均出力 ：０．５W
集光スポット径 ：φ５０μｍ
加工送り速度 ：２００ｍｍ／秒
上述したように機能層除去工程を実施したならば、機能層２１が除去された分割予定ライン２３に沿って基板２０に分割加工を施してウエーハを個々のデバイスに分割するウエーハ分割工程を実施する。このウエーハ分割工程の第１の実施形態について、図５および図６を参照して説明する。
ウエーハ分割工程の第１の実施形態は、基板２０に対して吸収性を有する波長のレーザー光線を機能層が除去された分割予定ライン２３に沿って照射してアブレーション加工を施し、基板２０に分割予定ライン２３に沿って分割溝を形成する（分割溝形成工程）。この分割溝形成工程は、上記図３に示すレーザー加工装置４と同様のレーザー加工装置を用いて実施することができる。即ち、分割溝形成工程を実施するには、図５に示すようにレーザー加工装置４のチャックテーブル４１上に上記機能層除去工程が実施された半導体ウエーハ２が貼着されたダイシングテープ３０側を載置する。そして、図示しない吸引手段を作動することにより、ダイシングテープ３０を介して半導体ウエーハ２をチャックテーブル４１上に保持する（ウエーハ保持工程）。従って、チャックテーブル４１に保持された半導体ウエーハ２は、機能層２１の表面に被覆されたSiO2膜２１１が上側となる。なお、図５においてはダイシングテープ３０が装着された環状のフレーム３を省いて示しているが、環状のフレーム３はチャックテーブル４１に配設された適宜のフレーム保持手段に保持される。このようにして、半導体ウエーハ２を吸引保持したチャックテーブル４１は、図示しない加工送り手段によって撮像手段４３の直下に位置付けられる。そして、上述したアライメント工程が実施される。
次に、チャックテーブル４１をレーザー光線を照射するレーザー光線照射手段４２の集光器４２２が位置するレーザー光線照射領域に移動し、所定の分割予定ライン２３を集光器４２２の直下に位置付ける。そして、分割予定ライン２３に形成されたレーザー加工溝２４の中央位置が集光器４２２から照射されるレーザー光線の照射位置となるようにする。このとき、図６の（ａ）で示すように半導体ウエーハ２は、分割予定ライン２３の一端(図６の（ａ）において左端)が集光器４２２の直下に位置するように位置付けられる。次に、レーザー光線照射手段４２の集光器４２２からパルスレーザー光線を照射しつつチャックテーブル４１を図６の（ａ）において矢印Ｘ１で示す方向に所定の加工送り速度で移動せしめる。この分割溝形成工程において照射されるパルスレーザー光線は、シリコン基板に対して吸収性を有する波長に設定されている。そして、図６の（ｂ）で示すように分割予定ライン２３の他端（図６の（ｂ）において右端）が集光器４２２の直下位置に達したら、パルスレーザー光線の照射を停止するとともにチャックテーブル４１の移動を停止する。この分割溝形成工程においては、パルスレーザー光線の集光点Ｐを分割予定ライン２３における機能層が除去された基板２０の表面（上面）付近に位置付ける。
上述した分割溝形成工程を実施することにより、半導体ウエーハ２を構成する基板２０には、図６の（c）に示すように分割予定ライン２３に沿って形成されたレーザー加工溝２４に沿って分割溝２５が形成される。この分割溝形成工程を機能層除去工程が実施された半導体ウエーハ２の全ての分割予定ライン２３に実施する。
なお、上記分割溝形成工程は、例えば以下の加工条件で行われる。
波長 ：３５５ｎｍ（YAGレーザー）
繰り返し周波数 ：１００ｋＨｚ
平均出力 ：１．２W
集光スポット径 ：φ１０μｍ
加工送り速度 ：２００ｍｍ／秒
以上のようにして分割溝形成工程を実施したならば、半導体ウエーハ２に外力を付与することにより半導体ウエーハ２を分割溝２５が形成された分割予定ライン２３に沿って分割する。即ち、半導体ウエーハ２には分割予定ライン２３に沿って破断起点となる分割溝２５が形成されているので、外力を付与することによって容易に分割することができる。なお、上記分割溝形成工程においては、分割溝２５を半導体ウエーハ２を構成する基板２０の全厚みに渡って形成することにより、分割予定ライン２３に沿って切断してもよい。
次に、ウエーハ分割工程の第２の実施形態について、図７を参照して説明する。この分割工程の第２の実施形態は、基板２０に対して透過性を有する波長のレーザー光線を基板２０の内部に集光点を位置付けて機能層が除去された分割予定ライン２３に沿って照射し、基板２０の内部に分割予定ライン２３に沿って改質層を形成する（改質層形成工程）。この改質層形成工程は、上記図３、図５に示すレーザー加工装置４と同様のレーザー加工装置を用いて実施することができる。即ち、改質層形成工程を実施するには、上記分割溝形成工程と同様に図５に示すようにレーザー加工装置４のチャックテーブル４１上に上記機能層除去工程が実施された半導体ウエーハ２が貼着されたダイシングテープ３０側を載置する。そして、図示しない吸引手段を作動することにより、ダイシングテープ３０を介して半導体ウエーハ２をチャックテーブル４１上に保持する（ウエーハ保持工程）。従って、チャックテーブル４１に保持された半導体ウエーハ２は、機能層２１の表面に被覆されたSiO2膜２１１が上側となる。そして、上記分割溝形成工程と同様に上述したアライメント工程が実施される。
次に、チャックテーブル４１をレーザー光線を照射するレーザー光線照射手段４２の集光器４２２が位置するレーザー光線照射領域に移動し、所定の分割予定ライン２３を集光器４２２の直下に位置付ける。そして、分割予定ライン２３に形成されたレーザー加工溝２４の中央位置が集光器４２２から照射されるレーザー光線の照射位置となるようにする。このとき、図７の（ａ）で示すように半導体ウエーハ２は、分割予定ライン２３の一端(図７の（ａ）において左端)が集光器４２２の直下に位置するように位置付けられる。そして、パルスレーザー光線の集光点Ｐを基板２０の厚み方向中間部に位置付ける。次に、レーザー光線照射手段４２の集光器４２２からパルスレーザー光線を照射しつつチャックテーブル４１を図７の（ａ）において矢印Ｘ１で示す方向に所定の加工送り速度で移動せしめる。この改質層形成工程において照射されるパルスレーザー光線は、シリコン基板に対して透過性を有する波長に設定されている。そして、図７の（ｂ）で示すように分割予定ライン２３の他端（図７の（ｂ）において右端）が集光器４２２の直下位置に達したら、パルスレーザー光線の照射を停止するとともにチャックテーブル４１の移動を停止する。
上述した改質層形成工程を実施することにより、半導体ウエーハ２を構成する基板２０には、図７の（c）に示すように分割予定ライン２３に沿って形成されたレーザー加工溝２４に沿って改質層２６が形成される。この改質層形成工程を機能層除去工程が実施された半導体ウエーハ２の全ての分割予定ライン２３に実施する。
なお、上記改質層形成工程は、例えば以下の加工条件で行われる。
波長 ：１０６４ｎｍ（YAGレーザー）
繰り返し周波数 ：１００ｋＨｚ
平均出力 ：０．３W
集光スポット径 ：φ１μｍ
加工送り速度 ：２００ｍｍ／秒
以上のようにして改質層形成工程を実施したならば、半導体ウエーハ２に外力を付与することにより半導体ウエーハ２を改質層２６が形成された分割予定ライン２３に沿って分割する。即ち、半導体ウエーハ２の内部には分割予定ライン２３に沿って破断起点となる改質層２６が形成されているので、外力を付与することによって容易に分割することができる。なお、上記改質層形成工程においては、改質層２６を半導体ウエーハ２を構成する基板２０の全厚みに渡って形成することにより、分割予定ライン２３に沿って殆ど分割された状態となる。
次に、ウエーハ分割工程の第３の実施形態について、図８および図９を参照して説明する。このウエーハ分割工程の第３の実施形態は、機能層２１が除去された分割予定ライン２３に切削ブレードを位置付けて基板２０を分割予定ライン２３に沿って切断する（切削溝形成工程）。この切削溝形成工程は、図示の実施形態においては図８に示す切削装置５を用いて実施する。図８に示す切削装置５は、被加工物を保持するチャックテーブル５１と、該チャックテーブル５１に保持された被加工物を切削する切削手段５２と、該チャックテーブル５１に保持された被加工物を撮像する撮像手段５３を具備している。チャックテーブル５１は、被加工物を吸引保持するように構成されており、図示しない加工送り手段によって図８において矢印Ｘで示す加工送り方向に移動せしめられるとともに、図示しない割り出し送り手段によって矢印Ｙで示す割り出し送り方向に移動せしめられるようになっている。
上記切削手段５２は、実質上水平に配置されたスピンドルハウジング５２１と、該スピンドルハウジング５２１に回転自在に支持された回転スピンドル５２２と、該回転スピンドル５２２の先端部に装着された切削ブレード５２３を含んでおり、回転スピンドル５２２がスピンドルハウジング５２１内に配設された図示しないサーボモータによって矢印５２３aで示す方向に回転せしめられるようになっている。切削ブレード５２３は、アルミニウムによって形成された円盤状の基台５２４と、該基台５２４の側面外周部に装着された環状の切れ刃５２５とからなっている。環状の切れ刃５２５は、基台５２４の側面外周部に粒径が３〜４μｍのダイヤモンド砥粒をニッケルメッキで固めた電鋳ブレードからなっており、図示の実施形態においては厚みが３０μｍで外径が５０mmに形成されている。
上記撮像手段５３は、スピンドルハウジング５２１の先端部に装着されており、被加工物を照明する照明手段と、該照明手段によって照明された領域を捕らえる光学系と、該光学系によって捕らえられた像を撮像する撮像素子（ＣＣＤ）等を備え、撮像した画像信号を図示しない制御手段に送る。
上述した切削装置５を用いて切削溝形成工程を実施するには、図８に示すようにチャックテーブル５１上に上記機能層除去工程が実施された半導体ウエーハ２が貼着されたダイシングテープ３０側を載置する。そして、図示しない吸引手段を作動することにより、ダイシングテープ３０を介して半導体ウエーハ２をチャックテーブル５１上に保持する（ウエーハ保持工程）。従って、チャックテーブル５１に保持された半導体ウエーハ２は、表面２aが上側となる。なお、図８においてはダイシングテープ３０が装着された環状のフレーム３を省いて示しているが、環状のフレーム３はチャックテーブル５１に配設された適宜のフレーム保持手段に保持される。このようにして、半導体ウエーハ２を吸引保持したチャックテーブル５１は、図示しない加工送り手段によって撮像手段５３の直下に位置付けられる。
チャックテーブル５１が撮像手段５３の直下に位置付けられると、撮像手段５３および図示しない制御手段によって半導体ウエーハ２の切削すべき領域を検出するアライメント工程を実行する。このアライメント工程においては、上記機能層除去工程によって半導体ウエーハ２の分割予定ライン２３に沿って形成されたレーザー加工溝２４を撮像手段５３によって撮像して実行する。撮像手段５３および図示しない制御手段は、半導体ウエーハ２の所定方向に形成されている分割予定ライン２３に沿って形成されたレーザー加工溝２４と、切削ブレード５２３との位置合わせを行うためのパターンマッチング等の画像処理を実行し、切削ブレード５２３による切削領域のアライメントを遂行する（アライメント工程）。また、半導体ウエーハ２に上記所定方向と直交する方向に形成されたレーザー加工溝２４に対しても、同様に切削ブレード５２３による切削位置のアライメントが遂行される。
以上のようにしてチャックテーブル５１上に保持されている半導体ウエーハ２の分割予定ライン２３に沿って形成されたレーザー加工溝２４を検出し、切削領域のアライメントが行われたならば、半導体ウエーハ２を保持したチャックテーブル５１を切削領域の切削開始位置に移動する。このとき、図９の（ａ）で示すように半導体ウエーハ２は切削すべき分割予定ライン２３の一端（図９の（ａ）において左端）が切削ブレード５２３の直下より所定量右側に位置するように位置付けられる。このとき、図示の実施形態においては、上述したアライメント工程において分割予定ライン２３に形成されているレーザー加工溝２４を直接撮像して切削領域を検出しているので、分割予定ライン２３に形成されているレーザー加工溝２４の中心位置が切削ブレード５２３と対向する位置に確実に位置付けられる。
このようにしてチャックテーブル５１上に保持された半導体ウエーハ２が切削加工領域の切削開始位置に位置付けられたならば、切削ブレード５２３を図９（ａ）において２点鎖線で示す待機位置から矢印Z１で示すように下方に切り込み送りし、図９の（ａ）において実線で示すように所定の切り込み送り位置に位置付ける。この切り込み送り位置は、図９の（ａ）および図９の（ｃ）に示すように切削ブレード５２３の下端が半導体ウエーハ２の裏面に貼着されたダイシングテープ３０に達する位置に設定されている。
次に、切削ブレード５２３を図９の（ａ）において矢印５２３aで示す方向に所定の回転速度で回転せしめ、チャックテーブル５１を図９の（ａ）において矢印Ｘ１で示す方向に所定の切削送り速度で移動せしめる。そして、チャックテーブル５１が図９の（ｂ）で示すようにストリート２３の他端（図９の（ｂ）において右端）が切削ブレード５２３の直下より所定量左側に位置するまで達したら、チャックテーブル５１の移動を停止する。このようにチャックテーブル５１を切削送りすることにより、図９の（d）で示すように半導体ウエーハ２の基板２０は分割予定ライン２３に形成されたレーザー加工溝２４内に裏面に達する切削溝２７が形成され切断される(切削溝形成工程)。
次に、切削ブレード５２３を図９の（ｂ）において矢印Z2で示すように上昇させて２点鎖線で示す待機位置に位置付け、チャックテーブル５１を図９の（ｂ）において矢印Ｘ２で示す方向に移動して、図９の（ａ）に示す位置に戻す。そして、チャックテーブル５１を紙面に垂直な方向（割り出し送り方向）に分割予定ライン２３の間隔に相当する量だけ割り出し送りし、次に切削すべき分割予定ライン２３を切削ブレード５２３と対応する位置に位置付ける。このようにして、次に切削すべきストリート２３を切削ブレード５２３と対応する位置に位置付けたならば、上述した切断工程を実施する。
なお、上記切削溝形成工程は、例えば以下の加工条件で行われる。
切削ブレード ：外径５０ｍｍ、厚み３０μｍ
切削ブレードの回転速度：２００００ｒｐｍ
切削送り速度 ：５０ｍｍ／秒
上述した切削溝形成工程を半導体ウエーハ２に形成された全ての分割予定ライン２３に実施する。この結果、半導体ウエーハ２は分割予定ライン２３に沿って切断され、個々のデバイス２２に分割される。
２：半導体ウエーハ
２０：基板
２１：機能層
２１１：SiO2膜
２２：デバイス
２３：分割予定ライン
２４：レーザー加工溝
２５：分割溝
２６：改質層
２７：切削溝
３：環状のフレーム
３０：ダイシングテープ
４：レーザー加工装置
４１：レーザー加工装置のチャックテーブル
４２：レーザー光線照射手段
４２２：集光器
５：切削装置
５１：切削装置のチャックテーブル
５２：切削手段
５２３：切削ブレード

Claims (5)

  1. 基板の表面に積層された機能層によってデバイスが形成されるとともに機能層の表面にSiO2膜が被覆されたウエーハを、デバイスを区画する複数の分割予定ラインに沿って分割するウエーハの加工方法であって、
    SiO2膜に残存するO-H結合またはC-H結合の伸縮振動による吸収率の高い波長のレーザー光線を分割予定ライン沿って照射し、分割予定ラインに沿って機能層を除去する機能層除去工程と、
    機能層が除去された分割予定ラインに沿って基板に分割加工を施してウエーハを個々のデバイスに分割するウエーハ分割工程と、を含む、
    ことを特徴とするウエーハの加工方法。
  2. 該機能層除去工程において照射するレーザー光線の波長は、２．６μm〜３．５μmに設定されている、請求項１記載のウエーハの加工方法。
  3. 該ウエーハ分割工程における分割加工は、基板に対して吸収性を有する波長のレーザー光線を機能層が除去された分割予定ラインに沿って照射してアブレーション加工を施し、基板に分割予定ラインに沿って分割溝を形成する、請求項１又は２記載のウエーハの加工方法。
  4. 該ウエーハ分割工程における分割加工は、基板に対して透過性を有する波長のレーザー光線を基板の内部に集光点を位置付けて機能層が除去された分割予定ラインに沿って照射し、基板の内部に分割予定ラインに沿って改質層を形成する、請求項１又は２記載のウエーハの加工方法。
  5. 該ウエーハ分割工程における分割加工は、機能層が除去された分割予定ラインに切削ブレードを位置付けて基板を分割予定ラインに沿って切断する、請求項１又は２記載のウエーハの加工方法。
JP2013188414A 2013-09-11 2013-09-11 ウエーハの加工方法 Active JP6246534B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013188414A JP6246534B2 (ja) 2013-09-11 2013-09-11 ウエーハの加工方法
TW103126392A TWI623059B (zh) 2013-09-11 2014-08-01 Wafer processing method
US14/478,202 US9087914B2 (en) 2013-09-11 2014-09-05 Wafer processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013188414A JP6246534B2 (ja) 2013-09-11 2013-09-11 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
JP2015056489A true JP2015056489A (ja) 2015-03-23
JP6246534B2 JP6246534B2 (ja) 2017-12-13

Family

ID=52626007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013188414A Active JP6246534B2 (ja) 2013-09-11 2013-09-11 ウエーハの加工方法

Country Status (3)

Country Link
US (1) US9087914B2 (ja)
JP (1) JP6246534B2 (ja)
TW (1) TWI623059B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016195218A (ja) * 2015-04-01 2016-11-17 株式会社ディスコ レーザー加工方法
JP2017011040A (ja) * 2015-06-18 2017-01-12 株式会社ディスコ デバイスチップの製造方法
KR20180104261A (ko) * 2017-03-10 2018-09-20 삼성전자주식회사 기판, 기판의 쏘잉 방법, 및 반도체 소자
JP2021044422A (ja) * 2019-09-12 2021-03-18 株式会社ディスコ ウェーハの加工方法
KR20210132634A (ko) * 2018-09-28 2021-11-04 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 적층형 반도체 디바이스용 다이싱 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6808282B2 (ja) * 2016-12-14 2021-01-06 株式会社ディスコ インターポーザの製造方法
JP6779574B2 (ja) * 2016-12-14 2020-11-04 株式会社ディスコ インターポーザの製造方法
EP4209302A4 (en) * 2020-09-04 2024-09-11 Nitto Denko Corp METHOD FOR DIVIDING COMPOSITE MATERIAL AND COMPOSITE MATERIAL

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040137243A1 (en) * 2002-10-21 2004-07-15 Massachusetts Institute Of Technology Chemical vapor deposition of organosilicate thin films
JP2008277414A (ja) * 2007-04-26 2008-11-13 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2009021476A (ja) * 2007-07-13 2009-01-29 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2009544145A (ja) * 2006-05-25 2009-12-10 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド 短パルスを使用する赤外線レーザによるウェハスクライビング
JP2010090389A (ja) * 2008-04-02 2010-04-22 Mitsui Chemicals Inc 組成物及びその製造方法、多孔質材料及びその形成方法、層間絶縁膜、半導体材料、半導体装置、並びに低屈折率表面保護膜
JP2013102039A (ja) * 2011-11-08 2013-05-23 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040137243A1 (en) * 2002-10-21 2004-07-15 Massachusetts Institute Of Technology Chemical vapor deposition of organosilicate thin films
JP2009544145A (ja) * 2006-05-25 2009-12-10 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド 短パルスを使用する赤外線レーザによるウェハスクライビング
JP2008277414A (ja) * 2007-04-26 2008-11-13 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2009021476A (ja) * 2007-07-13 2009-01-29 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2010090389A (ja) * 2008-04-02 2010-04-22 Mitsui Chemicals Inc 組成物及びその製造方法、多孔質材料及びその形成方法、層間絶縁膜、半導体材料、半導体装置、並びに低屈折率表面保護膜
JP2013102039A (ja) * 2011-11-08 2013-05-23 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016195218A (ja) * 2015-04-01 2016-11-17 株式会社ディスコ レーザー加工方法
JP2017011040A (ja) * 2015-06-18 2017-01-12 株式会社ディスコ デバイスチップの製造方法
KR20180104261A (ko) * 2017-03-10 2018-09-20 삼성전자주식회사 기판, 기판의 쏘잉 방법, 및 반도체 소자
KR102399356B1 (ko) 2017-03-10 2022-05-19 삼성전자주식회사 기판, 기판의 쏘잉 방법, 및 반도체 소자
KR20210132634A (ko) * 2018-09-28 2021-11-04 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 적층형 반도체 디바이스용 다이싱 방법
KR102521267B1 (ko) 2018-09-28 2023-04-12 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 적층형 반도체 디바이스용 다이싱 방법
US12051624B2 (en) 2018-09-28 2024-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked semiconductor devices and methods of forming thereof
JP2021044422A (ja) * 2019-09-12 2021-03-18 株式会社ディスコ ウェーハの加工方法
JP7292803B2 (ja) 2019-09-12 2023-06-19 株式会社ディスコ ウェーハの加工方法

Also Published As

Publication number Publication date
JP6246534B2 (ja) 2017-12-13
TWI623059B (zh) 2018-05-01
US9087914B2 (en) 2015-07-21
TW201515151A (zh) 2015-04-16
US20150072506A1 (en) 2015-03-12

Similar Documents

Publication Publication Date Title
JP6078376B2 (ja) ウエーハの加工方法
JP6246534B2 (ja) ウエーハの加工方法
JP6178077B2 (ja) ウエーハの加工方法
JP4959422B2 (ja) ウエーハの分割方法
JP6162018B2 (ja) ウエーハの加工方法
JP6189208B2 (ja) ウエーハの加工方法
JP2009021476A (ja) ウエーハの分割方法
JP6430836B2 (ja) ウエーハの加工方法
JP2008028113A (ja) ウエーハのレーザー加工方法
KR102349663B1 (ko) 웨이퍼의 가공 방법
JP2016082162A (ja) ウエーハの加工方法
JP2005209719A (ja) 半導体ウエーハの加工方法
JP2005142398A (ja) 半導体ウエーハの分割方法
JP2014135348A (ja) ウエーハの加工方法
JP6257365B2 (ja) ウェーハの加工方法
JP2016162809A (ja) ウエーハの加工方法
JP2016086089A (ja) ウエーハの加工方法
JP6305867B2 (ja) ウエーハの加工方法
JP6377428B2 (ja) ウエーハの加工方法およびレーザー加工装置
US9455149B2 (en) Plate-like object processing method
JP2015149445A (ja) ウェーハの加工方法
JP2015005558A (ja) ウエーハの加工方法
JP6440558B2 (ja) 被加工物の加工方法
JP2022137807A (ja) ウェーハの製造方法、チップの製造方法、ウェーハ及びレーザービームの位置合わせ方法
JP2017130606A (ja) 複合ウエーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171115

R150 Certificate of patent or registration of utility model

Ref document number: 6246534

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250