JP2012114322A - 半導体ウエハの分割方法 - Google Patents
半導体ウエハの分割方法 Download PDFInfo
- Publication number
- JP2012114322A JP2012114322A JP2010263346A JP2010263346A JP2012114322A JP 2012114322 A JP2012114322 A JP 2012114322A JP 2010263346 A JP2010263346 A JP 2010263346A JP 2010263346 A JP2010263346 A JP 2010263346A JP 2012114322 A JP2012114322 A JP 2012114322A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- laser
- laminated film
- dividing
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Laser Beam Processing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Abstract
【解決手段】先ず、アブレーション作用を有するレーザにより、ダイシング領域に沿って積層膜2の部分のみに溝GVを形成する。次いで、溝GVが形成されている側の面に保護シート3を貼り付け、該保護シートが貼り付けられた当該ウエハの裏面を研削した後、ウエハW1の裏面側から半導体基板1Aに対して透過性を有する波長のレーザ光を上記ダイシング領域に沿って照射し、該基板の内部に改質層MLを形成する。さらに、ウエハW1の裏面にシート部材4を貼り付け、保護シート3を除去後、シート部材4を拡張することによって当該ウエハを個々のチップ10Cに分割する。
【選択図】図8
Description
レーザ光の光源:YAGレーザ又はYVO4レーザ
波長 :355nm(紫外レーザ光線)
出力 :0.5W
繰返し周波数 :150kHz
集光スポット径:10μm
加工深さ :5μm
加工送り速度 :300mm/s
このレーザ光照射装置41には、内蔵されたYAGレーザ発振器又はYVO4レーザ発振器から発振されたパルスレーザ光線を集光するための集光器42が装着されている。また、レーザ光照射装置41には、チャックテーブル40上に保持されたウエハWを撮像する撮像ユニットが内蔵されている。
レーザ光の光源:YAGレーザ又はYVO4レーザ
波長 :1064nm(赤外レーザ光線)
出力 :0.5W
繰返し周波数 :80kHz
集光スポット径:1μm
集光焦点位置 :ウエハ裏面から20μm(シリコン基板の中心)
加工送り速度 :300mm/s
このレーザ光照射装置43には、上述したレーザ光照射装置41(図3)と同様に、集光器44が装着され、撮像ユニットが内蔵されている。このレーザ光照射装置43における撮像ユニットの構成及びその機能については、上述したレーザ光照射装置41における撮像ユニットの場合と同様であるのでその説明は省略する。
2…積層膜、
3…BG用保護テープ(保護シート)、
4…ダイシング用テープ(シート部材)、
10(10C)…デバイス(チップ)、
30,30a…半導体装置、
41,43…レーザ光照射装置、
DR…ダイシング領域(ストリート)、
GV…溝(アブレーションレーザによる加工溝)、
ML…改質層(ステルスレーザによる加工層)、
P1,P2…集光点、
W,W1…半導体ウエハ。
Claims (5)
- 半導体基板の表面に積層された積層膜によって複数のデバイスが形成されたウエハを、各デバイスを区画するダイシング領域に沿って分割する方法であって、
アブレーション作用を有するレーザにより、前記ダイシング領域に沿って前記積層膜の部分のみに溝を形成する工程と、
前記ウエハの裏面側から前記半導体基板に対して透過性を有する波長のレーザ光を前記ダイシング領域に沿って照射し、該基板の内部に改質層を形成する工程と、
前記改質層が形成されたウエハに外力を与えて該ウエハを個々のデバイスに分割する工程とを含むことを特徴とする半導体ウエハの分割方法。 - 前記積層膜は、少なくともその一部に低誘電率膜が用いられた層間絶縁膜と回路を形成する配線層とが積層されていることを特徴とする請求項1に記載の半導体ウエハの分割方法。
- 前記積層膜の部分のみに前記溝を形成した後、前記基板の内部に前記改質層を形成する前に、前記ウエハの前記溝が形成されている側の面に保護シートを貼り付ける工程と、該保護シートが貼り付けられた当該ウエハの裏面を研削して薄くする工程とを含むことを特徴とする請求項2に記載の半導体ウエハの分割方法。
- 前記ウエハの裏面を研削して薄くする工程において、前記ウエハの裏面に鏡面加工を施すことを特徴とする請求項3に記載の半導体ウエハの分割方法。
- 前記改質層を形成した後に、前記改質層が形成されたウエハの裏面にシート部材を貼り付ける工程を含み、
前記保護シートを除去後、前記シート部材を拡張することによって当該ウエハの分割を行うことを特徴とする請求項4に記載の半導体ウエハの分割方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010263346A JP5608521B2 (ja) | 2010-11-26 | 2010-11-26 | 半導体ウエハの分割方法と半導体チップ及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010263346A JP5608521B2 (ja) | 2010-11-26 | 2010-11-26 | 半導体ウエハの分割方法と半導体チップ及び半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012114322A true JP2012114322A (ja) | 2012-06-14 |
JP2012114322A5 JP2012114322A5 (ja) | 2013-12-19 |
JP5608521B2 JP5608521B2 (ja) | 2014-10-15 |
Family
ID=46498194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010263346A Active JP5608521B2 (ja) | 2010-11-26 | 2010-11-26 | 半導体ウエハの分割方法と半導体チップ及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5608521B2 (ja) |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014072475A (ja) * | 2012-10-01 | 2014-04-21 | Disco Abrasive Syst Ltd | ウェーハの加工方法 |
JP2015149444A (ja) * | 2014-02-07 | 2015-08-20 | 株式会社ディスコ | ウェーハの加工方法 |
KR101565016B1 (ko) * | 2013-10-22 | 2015-11-03 | 앰코 테크놀로지 코리아 주식회사 | 휨 개선을 위한 반도체 패키지 구조 및 방법 |
KR20160006109A (ko) * | 2014-07-08 | 2016-01-18 | 가부시기가이샤 디스코 | 웨이퍼의 가공 방법 |
JP2016058432A (ja) * | 2014-09-05 | 2016-04-21 | 株式会社ディスコ | ウエーハの分割方法 |
JP2016541115A (ja) * | 2013-10-29 | 2016-12-28 | コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. | 半導体デバイスのウェハーのスクライビング |
JP2017011040A (ja) * | 2015-06-18 | 2017-01-12 | 株式会社ディスコ | デバイスチップの製造方法 |
JP2017045965A (ja) * | 2015-08-28 | 2017-03-02 | 株式会社ディスコ | ウェーハの加工方法 |
JP2017052133A (ja) * | 2015-09-08 | 2017-03-16 | セイコーエプソン株式会社 | Memsデバイス、液体噴射ヘッド、液体噴射装置、memsデバイスの製造方法、及び液体噴射ヘッドの製造方法 |
JP2018046289A (ja) * | 2017-11-21 | 2018-03-22 | エイブリック株式会社 | 半導体装置およびその製造方法 |
KR20180066864A (ko) * | 2016-12-09 | 2018-06-19 | 가부시기가이샤 디스코 | 웨이퍼의 가공 방법 |
JP2018098379A (ja) * | 2016-12-14 | 2018-06-21 | 株式会社ディスコ | インターポーザの製造方法 |
KR20180068871A (ko) * | 2016-12-14 | 2018-06-22 | 가부시기가이샤 디스코 | 인터포저의 제조 방법 |
CN108422101A (zh) * | 2018-04-12 | 2018-08-21 | 无锡奥夫特光学技术有限公司 | 一种蓝宝石光学窗口的切割方法 |
KR20180118527A (ko) * | 2017-04-21 | 2018-10-31 | 가부시기가이샤 디스코 | 피가공물의 가공 방법 |
WO2019026474A1 (ja) * | 2017-08-04 | 2019-02-07 | パナソニックIpマネジメント株式会社 | サブマウント、半導体レーザ装置及び熱アシストハードディスク装置 |
CN110970358A (zh) * | 2018-09-28 | 2020-04-07 | 台湾积体电路制造股份有限公司 | 堆叠半导体器件及其制造方法 |
CN115302101A (zh) * | 2022-08-31 | 2022-11-08 | 厦门通富微电子有限公司 | 晶圆切割方法及装置、电子设备、存储介质 |
WO2023145116A1 (ja) * | 2022-01-25 | 2023-08-03 | 浜松ホトニクス株式会社 | レーザ加工方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109909623A (zh) * | 2017-12-12 | 2019-06-21 | 中芯国际集成电路制造(北京)有限公司 | 用于晶圆的切割方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002270721A (ja) * | 2001-03-12 | 2002-09-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2003338468A (ja) * | 2002-03-12 | 2003-11-28 | Hamamatsu Photonics Kk | 発光素子の製造方法、発光ダイオード、及び半導体レーザ素子 |
JP2005116844A (ja) * | 2003-10-09 | 2005-04-28 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2005268752A (ja) * | 2004-02-19 | 2005-09-29 | Canon Inc | レーザ割断方法、被割断部材および半導体素子チップ |
JP2006339382A (ja) * | 2005-06-01 | 2006-12-14 | Renesas Technology Corp | 半導体装置の製造方法 |
WO2007055270A1 (ja) * | 2005-11-10 | 2007-05-18 | Renesas Technology Corp. | 半導体装置の製造方法および半導体装置 |
WO2009020033A1 (ja) * | 2007-08-03 | 2009-02-12 | Nichia Corporation | 半導体発光素子及びその製造方法 |
JP2009289773A (ja) * | 2008-05-27 | 2009-12-10 | Disco Abrasive Syst Ltd | ウエーハの分割方法 |
JP2009295899A (ja) * | 2008-06-09 | 2009-12-17 | Disco Abrasive Syst Ltd | 板状物の分割方法 |
JP2009296008A (ja) * | 2002-03-12 | 2009-12-17 | Hamamatsu Photonics Kk | 発光素子の製造方法、発光ダイオード、及び半導体レーザ素子 |
JP2011166183A (ja) * | 2005-11-10 | 2011-08-25 | Renesas Electronics Corp | 半導体装置の製造方法 |
-
2010
- 2010-11-26 JP JP2010263346A patent/JP5608521B2/ja active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002270721A (ja) * | 2001-03-12 | 2002-09-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2003338468A (ja) * | 2002-03-12 | 2003-11-28 | Hamamatsu Photonics Kk | 発光素子の製造方法、発光ダイオード、及び半導体レーザ素子 |
JP2009296008A (ja) * | 2002-03-12 | 2009-12-17 | Hamamatsu Photonics Kk | 発光素子の製造方法、発光ダイオード、及び半導体レーザ素子 |
JP2005116844A (ja) * | 2003-10-09 | 2005-04-28 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2005268752A (ja) * | 2004-02-19 | 2005-09-29 | Canon Inc | レーザ割断方法、被割断部材および半導体素子チップ |
JP2006339382A (ja) * | 2005-06-01 | 2006-12-14 | Renesas Technology Corp | 半導体装置の製造方法 |
WO2007055270A1 (ja) * | 2005-11-10 | 2007-05-18 | Renesas Technology Corp. | 半導体装置の製造方法および半導体装置 |
JP2011166183A (ja) * | 2005-11-10 | 2011-08-25 | Renesas Electronics Corp | 半導体装置の製造方法 |
WO2009020033A1 (ja) * | 2007-08-03 | 2009-02-12 | Nichia Corporation | 半導体発光素子及びその製造方法 |
JP2009289773A (ja) * | 2008-05-27 | 2009-12-10 | Disco Abrasive Syst Ltd | ウエーハの分割方法 |
JP2009295899A (ja) * | 2008-06-09 | 2009-12-17 | Disco Abrasive Syst Ltd | 板状物の分割方法 |
Cited By (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014072475A (ja) * | 2012-10-01 | 2014-04-21 | Disco Abrasive Syst Ltd | ウェーハの加工方法 |
KR101565016B1 (ko) * | 2013-10-22 | 2015-11-03 | 앰코 테크놀로지 코리아 주식회사 | 휨 개선을 위한 반도체 패키지 구조 및 방법 |
JP2016541115A (ja) * | 2013-10-29 | 2016-12-28 | コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. | 半導体デバイスのウェハーのスクライビング |
JP2015149444A (ja) * | 2014-02-07 | 2015-08-20 | 株式会社ディスコ | ウェーハの加工方法 |
KR102272434B1 (ko) * | 2014-07-08 | 2021-07-01 | 가부시기가이샤 디스코 | 웨이퍼의 가공 방법 |
KR20160006109A (ko) * | 2014-07-08 | 2016-01-18 | 가부시기가이샤 디스코 | 웨이퍼의 가공 방법 |
JP2016058432A (ja) * | 2014-09-05 | 2016-04-21 | 株式会社ディスコ | ウエーハの分割方法 |
JP2017011040A (ja) * | 2015-06-18 | 2017-01-12 | 株式会社ディスコ | デバイスチップの製造方法 |
JP2017045965A (ja) * | 2015-08-28 | 2017-03-02 | 株式会社ディスコ | ウェーハの加工方法 |
JP2017052133A (ja) * | 2015-09-08 | 2017-03-16 | セイコーエプソン株式会社 | Memsデバイス、液体噴射ヘッド、液体噴射装置、memsデバイスの製造方法、及び液体噴射ヘッドの製造方法 |
US10449764B2 (en) | 2015-09-08 | 2019-10-22 | Seiko Epson Corporation | MEMS device, liquid ejecting head, liquid ejecting apparatus, manufacturing method of MEMS device, and manufacturing method of liquid ejecting head |
KR102349663B1 (ko) * | 2016-12-09 | 2022-01-11 | 가부시기가이샤 디스코 | 웨이퍼의 가공 방법 |
KR20180066864A (ko) * | 2016-12-09 | 2018-06-19 | 가부시기가이샤 디스코 | 웨이퍼의 가공 방법 |
JP2018098296A (ja) * | 2016-12-09 | 2018-06-21 | 株式会社ディスコ | ウェーハの加工方法 |
CN108231569A (zh) * | 2016-12-14 | 2018-06-29 | 株式会社迪思科 | 中介层的制造方法 |
TWI743244B (zh) * | 2016-12-14 | 2021-10-21 | 日商迪思科股份有限公司 | 中介載板的製造方法 |
KR102340168B1 (ko) | 2016-12-14 | 2021-12-15 | 가부시기가이샤 디스코 | 인터포저의 제조 방법 |
KR20180068871A (ko) * | 2016-12-14 | 2018-06-22 | 가부시기가이샤 디스코 | 인터포저의 제조 방법 |
CN108231569B (zh) * | 2016-12-14 | 2023-01-10 | 株式会社迪思科 | 中介层的制造方法 |
CN108231570A (zh) * | 2016-12-14 | 2018-06-29 | 株式会社迪思科 | 中介层的制造方法 |
JP2018098379A (ja) * | 2016-12-14 | 2018-06-21 | 株式会社ディスコ | インターポーザの製造方法 |
KR102400418B1 (ko) | 2017-04-21 | 2022-05-19 | 가부시기가이샤 디스코 | 피가공물의 가공 방법 |
KR20180118527A (ko) * | 2017-04-21 | 2018-10-31 | 가부시기가이샤 디스코 | 피가공물의 가공 방법 |
JPWO2019026474A1 (ja) * | 2017-08-04 | 2020-08-20 | パナソニックセミコンダクターソリューションズ株式会社 | サブマウント、半導体レーザ装置及び熱アシストハードディスク装置 |
JP7100641B2 (ja) | 2017-08-04 | 2022-07-13 | ヌヴォトンテクノロジージャパン株式会社 | サブマウント、半導体レーザ装置及び熱アシストハードディスク装置 |
US11171465B2 (en) | 2017-08-04 | 2021-11-09 | Nuvoton Technology Corporation Japan | Submount for semiconductor laser device on heat assisted recording device |
WO2019026474A1 (ja) * | 2017-08-04 | 2019-02-07 | パナソニックIpマネジメント株式会社 | サブマウント、半導体レーザ装置及び熱アシストハードディスク装置 |
JP2018046289A (ja) * | 2017-11-21 | 2018-03-22 | エイブリック株式会社 | 半導体装置およびその製造方法 |
CN108422101A (zh) * | 2018-04-12 | 2018-08-21 | 无锡奥夫特光学技术有限公司 | 一种蓝宝石光学窗口的切割方法 |
KR20210132634A (ko) * | 2018-09-28 | 2021-11-04 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 적층형 반도체 디바이스용 다이싱 방법 |
CN110970358A (zh) * | 2018-09-28 | 2020-04-07 | 台湾积体电路制造股份有限公司 | 堆叠半导体器件及其制造方法 |
KR102521267B1 (ko) * | 2018-09-28 | 2023-04-12 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 적층형 반도체 디바이스용 다이싱 방법 |
CN110970358B (zh) * | 2018-09-28 | 2023-11-10 | 台湾积体电路制造股份有限公司 | 堆叠半导体器件及其制造方法 |
WO2023145116A1 (ja) * | 2022-01-25 | 2023-08-03 | 浜松ホトニクス株式会社 | レーザ加工方法 |
CN115302101A (zh) * | 2022-08-31 | 2022-11-08 | 厦门通富微电子有限公司 | 晶圆切割方法及装置、电子设备、存储介质 |
Also Published As
Publication number | Publication date |
---|---|
JP5608521B2 (ja) | 2014-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5608521B2 (ja) | 半導体ウエハの分割方法と半導体チップ及び半導体装置 | |
CN101297394B (zh) | 半导体器件的制造方法以及半导体器件 | |
JP3825753B2 (ja) | 半導体装置の製造方法 | |
JP4694845B2 (ja) | ウエーハの分割方法 | |
JP4422463B2 (ja) | 半導体ウエーハの分割方法 | |
JP4769429B2 (ja) | 半導体装置の製造方法 | |
CN105047612B (zh) | 晶片的加工方法 | |
JP3795040B2 (ja) | 半導体装置の製造方法 | |
JP2011187479A (ja) | ウエーハの加工方法 | |
JP2005209719A (ja) | 半導体ウエーハの加工方法 | |
KR102349663B1 (ko) | 웨이퍼의 가공 방법 | |
JP2005032903A (ja) | 半導体装置及びその製造方法 | |
KR20180050225A (ko) | 웨이퍼의 가공 방법 | |
JP5352624B2 (ja) | 半導体装置の製造方法 | |
KR101893617B1 (ko) | 칩의 제조 방법 | |
JP5335576B2 (ja) | 半導体ウエーハの加工方法 | |
TWI826692B (zh) | 晶圓之製造方法以及層積元件晶片之製造方法 | |
JP6257365B2 (ja) | ウェーハの加工方法 | |
JP5137435B2 (ja) | 半導体ウェハのチップ化処理方法 | |
KR20110017728A (ko) | 본드패드 산화를 방지하는 웨이퍼 소잉방법 | |
JP4553878B2 (ja) | 半導体装置の製造方法 | |
JP4008931B2 (ja) | 半導体装置及びその製造方法 | |
JP6270520B2 (ja) | ウェーハの加工方法 | |
JP5863264B2 (ja) | ウエーハの加工方法 | |
WO2007049356A1 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131106 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131106 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20131106 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20131206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140826 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140901 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5608521 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |