KR20110017728A - 본드패드 산화를 방지하는 웨이퍼 소잉방법 - Google Patents

본드패드 산화를 방지하는 웨이퍼 소잉방법 Download PDF

Info

Publication number
KR20110017728A
KR20110017728A KR1020090075344A KR20090075344A KR20110017728A KR 20110017728 A KR20110017728 A KR 20110017728A KR 1020090075344 A KR1020090075344 A KR 1020090075344A KR 20090075344 A KR20090075344 A KR 20090075344A KR 20110017728 A KR20110017728 A KR 20110017728A
Authority
KR
South Korea
Prior art keywords
wafer
sawing
bond pad
attached
preventing
Prior art date
Application number
KR1020090075344A
Other languages
English (en)
Inventor
천정환
Original Assignee
에스티에스반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티에스반도체통신 주식회사 filed Critical 에스티에스반도체통신 주식회사
Priority to KR1020090075344A priority Critical patent/KR20110017728A/ko
Publication of KR20110017728A publication Critical patent/KR20110017728A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본드 패드에 산화가 발생하는 것을 방지할 수 있는 웨이퍼 소잉 방법에 관해 개시한다. 이를 위해 본 발명은 제1면에 라미네이션 테이프가 부착된 웨이퍼의 제2면을 백-그라인딩하고, 웨이퍼 제1면에 라미네이션 테이프가 부착된 상태로 상기 웨이퍼의 제2면에서 1차 소잉하고, 1차 소잉된 웨이퍼를 확장 테이프가 부착된 카세트 링에 부착하고, 라미네이션 테이프를 제거한 후, 마지막으로 웨이퍼의 제1면에 2차 소잉을 진행하는 웨이퍼 소잉 방법을 제공한다. 따라서 웨이퍼 소잉 공정에서 본드 패드에 산화가 발생하는 것을 방지하여 와이어 본딩 공정에서 불량이 발생하는 것을 방지할 수 있다.
웨이퍼 소잉, 라미네이션 테이프, 본드 패드 산화.

Description

본드패드 산화를 방지하는 웨이퍼 소잉방법{Method for wafer sawing preventing a bond pad oxidation}
본 발명은 반도체 패키지 제조 공정에 관한 것으로, 더욱 상세하게는 웨이퍼에서 단위 반도체 칩을 분리할 때, 웨이퍼 전면에 절단된 실리콘 미립자(particle)에 의한 오염을 방지하면서 동시에 본드패드에 산화가 발생하는 것을 방지할 수 있는 웨이퍼 소잉 공정에 관한 것이다.
최근들어 반도체 패키징의 추세는 MCP(Multi-Chip Package), SIP(System-In- Package)와 같은 복잡한 구조를 띠는 경향으로 발전하고 있으며, 웨이퍼 제조공정에서 회로 소자를 구성하기 위해 사용되는 재료 역시 저유전률 물질(Low-K material)이 많이 사용되는 추세이다. 이와 함께 반도체 패키지의 크기가 점차 작아지고, 얇아지면서 본드패드의 피치(pitch) 역시 점차 조밀한 형태(fine pitch)로 변해가고 있다.
이러한 반도체 패키지의 변화 추세에 부응하기 위하여, 반도체 칩은 반도체 패키지로 만들어지기 전 단계에서 백-그라인딩(back-grinding)을 실시하여 더욱 얇게 만들어지고, 웨이퍼 소잉 공정에서도 반도체 칩에 크랙(crack), 칩핑(chipping) 과 같은 결함이 발생하는 것을 억제하기 위해, 2단계 소잉, 즉 스탭 커팅(step cutting)을 실시한다. 또한 저유전률 물질이 사용된 웨이퍼인 경우, 다이아몬드 블레이드(blade)를 통한 웨이퍼 소잉(sawing)보다는, 레이저 식각(LASER grooving) 방식이 더욱 선호되는 추세이다.
한편, 웨이퍼의 크기가 300㎜로 크고, 내부에 형성된 반도체 칩의 크기가 작은 경우, 하나의 웨이퍼 내에 많은 수의 반도체 칩을 포함하기 때문에, 웨이퍼 소잉에 소요되는 시간 역시 길어진다. 이와 함께 각각의 반도체 칩 내부에 설계된 본드 패드의 피치(pitch)가 조밀하면, 본드 패드의 표면에 쉽게 산화(oxidation)가 발생하는 문제가 있다. 이렇게 본드 패드 표면이 산화되면, 웨이퍼 소잉 공정에 후속되는 와이어 본딩 공정에서 볼 본드(ball bond)가 본드패드에 접착하는 접착 강도가 떨어지며, 신뢰도 검사에서 여러 가지 공정 불량을 발생시키는 문제가 발생한다.
본 발명이 이루고자 하는 기술적 과제는, 웨이퍼 소잉 공정에서 발생된 본드 패드의 산화에 기인하여 와이어 본딩 공정에서 불량이 발생하여 반도체 소자의 신뢰도가 떨어지는 문제를 개선할 수 있는 본드 패드 산화를 방지하는 웨이퍼 소잉 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위해 본 발명에 의한 본드패드 산화를 방지하 는 웨이퍼 소잉 방법은, 제1면에 라미네이션 테이프가 부착된 웨이퍼의 제2면을 백-그라인딩(back-grinding)하는 단계와, 상기 웨이퍼 제1면에 라미네이션 테이프가 부착된 상태로 상기 웨이퍼의 제2면을 1차 소잉하는 단계와, 상기 1차 소잉된 웨이퍼를 확장 테이프가 부착된 카세트 링에 부착하는 단계와, 상기 웨이퍼의 제1면에 2차 소잉을 진행하는 단계를 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 웨이퍼 제2면에 1차 소잉을 진행하는 방법은, 상기 웨이퍼의 제1면에 부착된 라미네이션 테이프를 진공을 사용하여 고정한 상태로 웨이퍼 제2면에 1차 소잉을 진행하는 것이 적합하며, 구체적으로는, 상기 제1면에 라미네이션 테이프가 부착된 웨이퍼에서 스크라이브 레인의 패턴 정보를 이미지 인식수단으로 인식하는 단계와, 상기 웨이퍼 제1면의 스크라이브 레인의 패턴 정보를 상기 이미지 인식수단에서 웨이퍼 제2면의 위치정보로 변환하는 단계와, 상기 변환된 웨이퍼 제2면의 스크라이브 레인 패턴 정보를 이용하여 상기 웨이퍼 제2면을 1차 소잉하는 단계를 포함하는 것이 바람직하다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 라미네이션 테이프는, 투명 재질인 것이 적합하며, UV 광선에 의하여 접착력이 약화되는 것이 적합하다.
바람직하게는, 상기 1차 소잉을 진행하는 웨이퍼는, 상기 웨이퍼의 제2면에 다이 접착 필름(DAF)을 선택적으로 부착할 수 있다.
한편, 상기 1차 소잉은, 상기 웨이퍼 두께의 10~90%의 범위로 부분 절단하는 것이 적합하다.
또한, 본 발명의 바람직한 실시예에 의하면, 상기 웨이퍼를 확장 테이프가 부착된 카세트 링에 부착하는 방법은, 상기 웨이퍼의 제2면이 상기 확장 테이프에 접착되도록 하는 것이 적합하며, 상기 웨이퍼를 확장 테이프가 부착된 카세트 링에 부착하는 단계 후에, 상기 웨이퍼의 제1면에 부착된 라미네이션 테이프를 제거하는 단계를 더 구비하는 것이 적합하다.
이때, 상기 라미네이션 테이프에 UV광을 조사하여 제거하는 것이 바람직하고, 상기 웨이퍼 제1면에 2차 소잉을 진행하는 방법은, 상기 1차 소잉시에 부분 절단된 스크라이브 레인이 웨이퍼의 제1면에서 완전히 절단되도록 진행하는 것이 적합하고, 상기 2차 소잉은, 다이아몬드 블레이드 및 레이저 식각 중에서 선택된 하나의 방식으로 진행하는 것이 적합하다.
따라서, 상술한 본 발명에 따르면, 첫째, 웨이퍼 두께의 10~90%를 절단하는 1차 소잉 과정에서 웨이퍼 전면에 부착된 라미네이션 테이프가 회로부가 형성된 활성면을 보호하기 때문에, 절단된 실리콘 미립자(particle)로 인한 오염을 방지할 수 있다.
둘째, 1차 소잉을 진행하는 과정에서도 라미네이션 테이프가 웨이퍼 전면의 본드 패드 표면을 보호하기 때문에 본드 패드에 산화(oxidation)가 쉽게 발생되는 문제를 개선할 수 있다.
셋째, 와이어 본딩 공정에서 볼 본드와 본드 패드 표면의 접착 상태를 더욱 견고하게 할 수 있기 때문에 반도체 패키지의 신뢰성을 개선할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 바람직한 실시예에 의한 본드패드 산화를 방지하는 웨이퍼 소잉 방법을 설명하기 위한 플로차트(flowchart)이다.
도 1을 참조하면, 먼저 웨이퍼에서 회로부가 형성된 전면(Front side)인, 제1면에 라미네이션 테이프(lamination tape)를 부착한다. 상기 라미네이션 테이프는 이미지 인식 수단을 통하여 웨이퍼 전면에 형성된 스크라이브 레인 패턴(scribe line pattern)을 인식할 수 있는 투명 재질인 것이 적합하고, UV광의 조사에 의하여 접착력이 변화되는 특징을 지닌 것이 바람직하다. 이어서 상기 라미네이션 테이프가 부착된 웨이퍼의 제2면을 통상의 방법에 따라 백 그라인딩(back-grinding, S100)하여 웨이퍼의 두께를 얇게 만든다.
그 후, 선택적으로 상기 백-그라인딩이 완료된 웨이퍼 제2면에 다이 접착 필름(DAF: Die Attaching Film)을 부착(S110)한다. 만약 반도체 칩을 액상의 접착제(adhesive)를 사용하여 리드프레임이나 인쇄회로기판에 탑재할 경우, 상기 다이 접착 필름(DAF)을 부착하지 않아도 무방하다. 계속해서 상기 웨이퍼 제1면의 스크라이브 레인 패턴을 비전 시스템(Vision System)과 같은 이미지 인식 수단으로 인식하여, 상기 스크라이브 레인 패턴에 관한 정보를 웨이퍼 제2면, 즉 뒷면(Back side)의 스크라이브 레인 정보로 변환(S120)시킨다. 이어서, 상기 웨이퍼의 제1면을 진공을 사용하여 고정(S130)한 상태로, 웨이퍼 제2면인 뒷면에서 1차 소잉을 웨이퍼에 대하여 부분적으로 진행(S140)한다. 상기 1차 소잉이 진행되는 깊이는 웨이퍼 두께의 10~90% 범위에서 임의로 조정할 수 있다. 또한 상기 1차 소잉은 다이아몬드 블레이드나 혹은 레이저 식각 방식으로 진행할 수 있다.
계속해서, 상기 1차 소잉이 진행된 웨이퍼를 확장 테이프가 붙여진 카세트 링에 탑재(S150)한다. 상기 웨이퍼가 확장 테이프가 붙여진 카세트 링에 탑재되는 방식은, 웨이퍼의 제2면이 상기 확장 테이프에 부착되도록 부착하는 것이 적합하다. 그 후, 상기 웨이퍼의 제1면에 부착된 라미네이션 테이프를 UV광을 조사하여 접착력을 약화시킨 후, 벗겨내어 제거(S160)한다.
마지막으로 상기 웨이퍼의 제1면에서 다이아몬드 블레이드나 레이저 식각을 진행하여 2차 소잉(S170)을 진행하여 웨이퍼로부터 단위 반도체 칩을 분리시킨다.
도 2 내지 도 6은 본 발명의 바람직한 실시예에 의한 본드패드 산화를 방지하는 웨이퍼 소잉 방법을 설명하기 위한 단면도들이다.
도 2를 참조하면, 웨이퍼(100)의 활성면인 제1면에 회로부가 형성된 웨이퍼를 준비한 후, 상기 웨이퍼의 제1면에 UV광에 의하여 접착력이 약화되고, 투명한 재질을 갖는 라미네이션 테이프(102)를 부착한다. 상기 라미네이션 테이프(102)의 기능은, 웨이퍼(100)의 뒷면인 제2면에 백-그라인딩(back grinding)이 진행되는 동안, 웨이퍼(100) 제1면에 실리콘 미립자가 오염을 발생시키는 것을 방지하는 역할을 수행한다.
도 3을 참조하면, 상기 라미네이션 테이프(102)가 부착된 웨이퍼(100)에 대하여 두께를 얇게 만들기 위한 백-그라인딩(back-grinding) 공정을 통상적인 방법에 따라 진행한다. 그 후 상기 웨이퍼(100)의 제2면에 다이 접착 필름(104)을 선택적으로 부착한다. 만약, 반도체 칩을 리드프레임이나, 인쇄회로기판에 접착시킬 때, 액상의 에폭시를 사용하여 반도체 패키지를 만들 경우, 상기 다이 접착 필름(104)을 붙이지 않아도 무방하다.
도 4를 참조하면, 상기 웨이퍼(100) 제1면의 스크라이브 레인 패턴을 비전 시스템(Vision System)과 같은 이미지 인식 수단으로 인식하고, 상기 인식된 스크라이브 레인의 패턴 정보를 웨이퍼 제2면인 뒷면(Back side)의 스크라이브 레인 정보로 변환시킨다. 그리고 상기 웨이퍼(100)의 제1면에 부착된 라미네이션 테이프(102)를 밑에서 진공으로 고정하고, 다이아몬드 블레이드(106) 혹은 레이저 식각과 같은 방식을 사용하여 웨이퍼(100)의 제2면에서 1차 소잉을 진행한다. 상기 1차 소잉이 진행되는 깊이(D1)는 웨이퍼(100) 두께의 10~90% 범위에서 부분 절단하는 것이 바람직하다.
통상적으로 라미네이션 테이프(104)는 백-그라인딩 공정이 완료되면 모두 제거되지만, 본 발명에서는 라미네이션 테이프(104)를 붙인 상태로 웨이퍼(100)의 제2면에서 1차 소잉을 진행하여 웨이퍼 두께의 10~90%를 절단하여 1차 소잉을 진행한다. 웨이퍼(100)의 크기가 크고 반도체 칩의 크기가 작은 경우, 웨이퍼 소잉 시간이 길어져 본드 패드가 쉽게 산화되는 것을 방지하기 위해 계면 활성제를 사용하지만, 본 발명은 1차 소잉이 진행되는 동안, 웨이퍼(100)의 전면은 라미네이션 테이 프(102)에 의해 보호되기 때문에 1차 소잉시 오염을 방지함과 동시에 본드 패드 표면에 산화가 발생하는 것을 방지할 수 있다.
도 5를 참조하면, 웨이퍼(100)의 제2면에 선택적으로 부착된 다이 접착 필름(104)이 확장 테이프(expanding tape, 108)와 접착되도록 웨이퍼(100)를 카세트 링(110)에 탑재한다. 그리고 웨이퍼(100)의 제1면에 부착된 라미네이션 테이프(102)에 UV광을 조사하고, 접착력이 약화된 라미네이션 테이프(102)를 제거한다.
이어서 다이아몬드 블레이드(106)나 레이저 식각을 통하여 제2면에서 1차 소잉이 진행된 웨이퍼(100)의 제1면에 2차 소잉을 진행하여 카세트 링(110)에 있는 웨이퍼(100)로부터 단위 반도체 칩(112)을 분리한다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
도 1은 본 발명의 바람직한 실시예에 의한 본드패드 산화를 방지하는 웨이퍼 소잉 방법을 설명하기 위한 플로차트(flowchart)이다.
도 2 내지 도 6은 본 발명의 바람직한 실시예에 의한 본드패드 산화를 방지하는 웨이퍼 소잉 방법을 설명하기 위한 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 웨이퍼, 102: 라미네이션 테이프(lamination tape),
104: 다이 접착 필름, 106: 다이아몬드 블레이드(diamond blade),
108: 확장 테이프, 110: 카세트 링,
112: 반도체 칩.

Claims (13)

  1. 제1면에 라미네이션 테이프가 부착된 웨이퍼의 제2면을 백-그라인딩(back-grinding)하는 단계;
    상기 웨이퍼 제1면에 라미네이션 테이프가 부착된 상태로 상기 웨이퍼의 제2면에서 1차 소잉하는 단계;
    상기 1차 소잉된 웨이퍼를 확장 테이프가 부착된 카세트 링에 부착하는 단계; 및
    상기 웨이퍼의 제1면에 2차 소잉을 진행하는 단계를 구비하는 것을 특징으로 하는 본드패드 산화를 방지하는 웨이퍼 소잉 방법.
  2. 제1항에 있어서,
    상기 웨이퍼 제2면에 1차 소잉을 진행하는 방법은,
    상기 웨이퍼의 제1면에 부착된 라미네이션 테이프를 진공을 사용하여 고정한 상태로 웨이퍼 제2면에 1차 소잉을 진행하는 것을 특징으로 하는 본드패드 산화를 방지하는 웨이퍼 소잉방법.
  3. 제1항에 있어서,
    상기 웨이퍼 제2면을 1차 소잉하는 방법은,
    상기 제1면에 라미네이션 테이프가 부착된 웨이퍼에서 스크라이브 레인의 패 턴 정보를 이미지 인식수단으로 인식하는 단계;
    상기 웨이퍼 제1면의 스크라이브 레인의 패턴 정보를 상기 이미지 인식수단에서 웨이퍼 제2면의 위치정보로 변환하는 단계; 및
    상기 변환된 웨이퍼 제2면의 스크라이브 레인 패턴 정보를 이용하여 상기 웨이퍼 제2면을 1차 소잉하는 단계를 포함하는 것을 특징으로 하는 본드패드 산화를 방지하는 웨이퍼 소잉방법.
  4. 제1항에 있어서,
    상기 라미네이션 테이프는, 투명 재질인 것을 특징으로 하는 본드패드 산화를 방지하는 웨이퍼 소잉방법.
  5. 제1항에 있어서,
    상기 라미네이션 테이프는, UV 광선에 의하여 접착력이 약화되는 것을 특징으로 하는 본드패드 산화를 방지하는 웨이퍼 소잉방법.
  6. 제1항에 있어서,
    상기 1차 소잉을 진행하는 웨이퍼는,
    상기 웨이퍼의 제2면에 다이 접착 필름(DAF)이 부착된 것을 특징으로 하는 본드패드 산화를 방지하는 웨이퍼 소잉방법.
  7. 제1항에 있어서,
    상기 1차 소잉은, 상기 웨이퍼 두께의 10~90%의 범위로 부분 절단하는 것을 특징으로 하는 본드패드 산화를 방지하는 웨이퍼 소잉방법.
  8. 제1항에 있어서,
    상기 1차 소잉은, 다이아몬드 블레이드(diamond blade) 및 레이저 식각 중에서 선택된 하나의 방식으로 수행하는 것을 특징으로 하는 본드패드 산화를 방지하는 웨이퍼 소잉방법.
  9. 제1항에 있어서,
    상기 웨이퍼를 확장 테이프가 부착된 카세트 링에 부착하는 방법은,
    상기 웨이퍼의 제2면이 상기 확장 테이프에 접착되도록 하는 것을 특징으로 하는 본드패드 산화를 방지하는 웨이퍼 소잉방법.
  10. 제1항에 있어서,
    상기 웨이퍼를 확장 테이프가 부착된 카세트 링에 부착하는 단계 후에,
    상기 웨이퍼의 제1면에 부착된 라미네이션 테이프를 제거하는 단계를 더 구비하는 것을 특징으로 하는 본드패드 산화를 방지하는 웨이퍼 소잉방법.
  11. 제10항에 있어서,
    상기 라미네이션 테이프를 제거하는 방법은,
    상기 라미네이션 테이프에 UV광을 조사하여 제거하는 것을 특징으로 하는 본드패드 산화를 방지하는 웨이퍼 소잉방법.
  12. 제1항에 있어서,
    상기 웨이퍼 제1면에 2차 소잉을 진행하는 방법은,
    상기 1차 소잉시에 부분 절단된 스크라이브 레인이 웨이퍼의 제1면에서 완전히 절단되도록 진행하는 것을 특징으로 하는 본드패드 산화를 방지하는 웨이퍼 소잉방법.
  13. 제1항에 있어서,
    상기 2차 소잉은, 다이아몬드 블레이드 및 레이저 식각 중에서 선택된 하나의 방식으로 진행하는 것을 특징으로 하는 본드패드 산화를 방지하는 웨이퍼 소잉방법.
KR1020090075344A 2009-08-14 2009-08-14 본드패드 산화를 방지하는 웨이퍼 소잉방법 KR20110017728A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090075344A KR20110017728A (ko) 2009-08-14 2009-08-14 본드패드 산화를 방지하는 웨이퍼 소잉방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090075344A KR20110017728A (ko) 2009-08-14 2009-08-14 본드패드 산화를 방지하는 웨이퍼 소잉방법

Publications (1)

Publication Number Publication Date
KR20110017728A true KR20110017728A (ko) 2011-02-22

Family

ID=43775666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090075344A KR20110017728A (ko) 2009-08-14 2009-08-14 본드패드 산화를 방지하는 웨이퍼 소잉방법

Country Status (1)

Country Link
KR (1) KR20110017728A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014099675A1 (en) * 2012-12-20 2014-06-26 Applied Materials, Inc. Wafer dicing from wafer backside
CN110085554A (zh) * 2019-05-16 2019-08-02 强茂电子(无锡)有限公司 一种玻璃钝化硅晶圆的切割方法
CN113838750A (zh) * 2021-09-23 2021-12-24 浙江里阳半导体有限公司 半导体元件的划片方法及划片装置
US11239171B2 (en) 2019-11-07 2022-02-01 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor package including the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014099675A1 (en) * 2012-12-20 2014-06-26 Applied Materials, Inc. Wafer dicing from wafer backside
US8975162B2 (en) 2012-12-20 2015-03-10 Applied Materials, Inc. Wafer dicing from wafer backside
CN110085554A (zh) * 2019-05-16 2019-08-02 强茂电子(无锡)有限公司 一种玻璃钝化硅晶圆的切割方法
US11239171B2 (en) 2019-11-07 2022-02-01 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor package including the same
US11694963B2 (en) 2019-11-07 2023-07-04 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor package including the same
US11996367B2 (en) 2019-11-07 2024-05-28 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor package including the same
CN113838750A (zh) * 2021-09-23 2021-12-24 浙江里阳半导体有限公司 半导体元件的划片方法及划片装置

Similar Documents

Publication Publication Date Title
JP5608521B2 (ja) 半導体ウエハの分割方法と半導体チップ及び半導体装置
KR101561359B1 (ko) 적층체, 및 그 적층체의 분리 방법
CN1269192C (zh) 半导体器件的制造方法和半导体器件的制造设备
JP5645678B2 (ja) 半導体装置の製造方法
KR101094450B1 (ko) 플라즈마를 이용한 다이싱 방법
US7495315B2 (en) Method and apparatus of fabricating a semiconductor device by back grinding and dicing
US8148240B2 (en) Method of manufacturing semiconductor chips
JP2005228930A (ja) 半導体装置及びその製造方法
JP2008071892A (ja) 積層用デバイスの製造方法
JP2005032903A (ja) 半導体装置及びその製造方法
KR20010096521A (ko) 반도체 장치 및 그 제조 방법 및 반도체 칩 및 그 제조 방법
JP2006286727A (ja) 複数の半導体装置を備えた半導体ウェハおよびそのダイシング方法
KR20200137971A (ko) 웨이퍼의 제조 방법 및 적층 디바이스칩의 제조 방법
JP2013120767A (ja) 半導体装置の製造方法
KR20110017728A (ko) 본드패드 산화를 방지하는 웨이퍼 소잉방법
US11145515B2 (en) Manufacturing method of semiconductor device with attached film
JP5137435B2 (ja) 半導体ウェハのチップ化処理方法
JP2005209940A (ja) 半導体装置の製造方法
JP2008159724A (ja) 半導体装置の製造方法
JP2012186309A (ja) ウエハレベルパッケージの製造方法、及びウエハレベルパッケージ
JP4553878B2 (ja) 半導体装置の製造方法
CN112117186A (zh) 晶圆切割方法
JP4008931B2 (ja) 半導体装置及びその製造方法
KR20140128714A (ko) 솔더범프와 웨이퍼의 결합력 강화방법
KR101071059B1 (ko) 스크린 프린팅 마스크 및 이를 이용한 플라즈마 다이싱 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E90F Notification of reason for final refusal