JP5137435B2 - 半導体ウェハのチップ化処理方法 - Google Patents

半導体ウェハのチップ化処理方法 Download PDF

Info

Publication number
JP5137435B2
JP5137435B2 JP2007086040A JP2007086040A JP5137435B2 JP 5137435 B2 JP5137435 B2 JP 5137435B2 JP 2007086040 A JP2007086040 A JP 2007086040A JP 2007086040 A JP2007086040 A JP 2007086040A JP 5137435 B2 JP5137435 B2 JP 5137435B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
tape
back surface
chip
surface protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007086040A
Other languages
English (en)
Other versions
JP2008244356A (ja
Inventor
朗 矢吹
正三 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2007086040A priority Critical patent/JP5137435B2/ja
Publication of JP2008244356A publication Critical patent/JP2008244356A/ja
Application granted granted Critical
Publication of JP5137435B2 publication Critical patent/JP5137435B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dicing (AREA)

Description

本発明は、半導体ウェハをチップに処理する方法に関する発明である。
ここ最近における半導体チップの薄膜化・小チップ化への進化はめざましく、特に、メモリカードやスマートカードの様な半導体ICチップが内蔵されたICカードの場合、半導体チップの厚さとしては75μm以下が要求されるものであり、今後これらの需要が増えるにつれ上記の薄膜化・小チップ化のニーズはより一層高まるものと考えられる。
これらの半導体チップは、半導体ウェハをバックグラインド工程やエッチング工程等において所定厚みに薄膜化した後、ダイシング工程にてチップ化する事により得られるものであるが、このダイシング工程においては、半導体ウェハはダイシングブレードにより切断されるブレードカット方式が用いられるのが一般的である。この場合、切断時にはブレードによる切削抵抗が半導体ウェハに直接かかる事になるわけであるが、この切削抵抗によって半導体チップには微小な欠け(チッピング)が発生する事がある。このチッピング発生は半導体チップの外観を損なうだけでなく、場合によってはチップ上の回路パターンまで破損してしまう可能性があり、昨今、重要な問題のうちの1つとして捉えられこれまでにも検討が種々行われてきた。前述の様な薄膜小チップの場合は、許容されるチッピングレベルも厳しくなってくるため、今後の半導体チップの薄膜化・小チップの傾向がますます進むことにより、このチッピングの問題は今後より一層深刻化してくるものと容易に推測されるものである。
また、個々に分割された半導体チップは、その裏面にエポキシ樹脂等で形成された厚さ20〜40μmのダイアタッチフィルム(以下、DAFと呼ぶ)と称するダイボンディング用の接着フィルムが装着され、この接着フィルムを介して半導体チップを支持するダイボンディングフレームに加熱することによりボンディングされる場合がある。半導体チップの裏面にダイボンディング用の接着フィルムを装着する方法としては、従来、半導体ウェハの裏面に接着フィルムを貼着し、この接着フィルムを介して半導体ウェハをダイシングテープに貼着した後、半導体ウェハの表面に形成されたストリートに沿って切削ブレードにより接着フィルムと共に切削することにより、裏面に接着フィルムが装着された半導体チップを形成している。しかし、切削ブレードにより半導体ウエハとともに接着フィルムを切断して個々の半導体チップに分割する際に、半導体チップの裏面に欠けが生じたり、接着フィルムに髭状のバリが発生してワイヤボンディングの際に断線の原因になるという問題がある。
特許文献1には、ウェハ裏面にレジスト膜等からなるマスク層を形成して、レーザ光によるダイシング用のマスクパターンを形成し、プラズマエッチングにより個々のチップに分割する方法が提案されているが、レジスト等による被膜、およびマスク層の剥離が必要あるため工程が煩雑なものとなる。また、マスク層の膜厚さやエッチングレートの制御が困難であり、分割自体が完全にできない等の不具合がでることが想定される。また、DAFが介在する場合については記載がない。
また、特許文献2および3には、先ダイシング及びDAFのレーザー切断による方法が提案されている。特許文献2にはダイシングテープ側からレーザーを照射しDAFのみを分割する方法が記載されているが、レーザーがダイシングテープを透過し、DAFを完全に切断するためのレーザー強度の制御が困難であったり、ダイシングテープ材料選定において制限があった。また、DAFとダイシングテープ粘着剤層との界面においてレーザー照射によるデブリ等が発生し、DAF切断面の品質に問題を有していた。また、特許文献3は先ダイシングで分割後、ウェハ裏面にDAFを貼合しチップ分割ラインに合わせてD
AFを切断するのは制御が非常に困難であった。
特開2005−191039号公報 特開2003−334812号公報 特開2004−001076号公報
本発明は、チッピングの発生を抑えてダイシングすることを可能とする半導体ウェハのチップ化処理方法を提供することを目的とするものである。
ここで、詳細にいうと、チップ化とは、半導体ウエハを個片化し、ピックアップするまでのチップ化をいう。
本発明は、以下の半導体ウェハのチップ化処理方法を提供するものである。
(1)次の各工程を有することを特徴とする半導体ウェハのチップ化処理方法。
(a)パターン面側に表面保護テープをラミネータにより貼合する工程、
(b)パターン面側に表面保護テープを貼合された状態で半導体ウェハの裏面を研削し、研削された裏面側に放射線硬化型粘着剤層を有する裏面保護テープを貼合する工程、
(c)半導体ウェハのストリートに沿って該裏面保護テープのみをレーザービームと光学カメラによる認識装置とを組み合わせることにより、切断し溝を入れる工程、
(d)溝を入れ個片化された裏面保護テープ側からプラズマ処理し、該溝においてむき出しにされた半導体ウェハをエッチングしてチップに個片化する工程、
(e)支持固定用テープをリングフレームにて支持固定した状態で、個片化された裏面保護テープ側に該支持固定用テープを貼合する工程
(f)パターン面側の表面保護テープを剥離する工程、及び
(g)チップをピックアップし、ダイボンディング工程に移す工程。
(2)次の各工程を有することを特徴とする半導体ウェハのチップ化処理方法。
(a)パターン面側に表面保護テープをラミネータにより貼合する工程、
(b)パターン面側に表面保護テープを貼合された状態で半導体ウェハの裏面を研削し、研削された裏面側に接着フィルムを貼合し、該接着フィルムの上面から放射線硬化型粘着剤層を有する裏面保護テープを貼合する工程、
(c)半導体ウェハのストリートに沿って該裏面保護テープおよび該接着フィルムのみをレーザービームと光学カメラによる認識装置とを組み合わせることにより、切断し溝を入れる工程、
(d)溝を入れ個片化された裏面保護テープ側からプラズマ処理し、該溝においてむき出しにされた半導体ウェハをエッチングしてチップに個片化する工程、
(e)支持固定用テープをリングフレームにて支持固定した状態で、個片化された裏面保護テープ側に該支持固定用テープを貼合する工程、
(f)パターン面側の表面保護テープを剥離する工程、及び
(g)チップをピックアップし、ダイボンディング工程に移す工程。
(3)前記(c)工程中もしくは前記(c)工程を行なうに際し、前記光学カメラで、レーザー光の焦点位置を確認し、レーザー光照射手段のノズルの位置を制御することを特徴とする(1)または(2)に記載の半導体ウェハのチップ化処理方法。
)前記レーザービームの発振器と、前記光学カメラによる前記認識装置とが、前記ラミネータに組み込まれていることを特徴とする、(1)〜(3)のいずれか1項に記載の半導体ウェハのチップ化処理方法。
)前記(e)工程において、チップまたは接着フィルムに貼合された裏面保護テープの粘着力が、リングフレームにて支持固定している支持固定用テープの粘着力より低いことを特徴とする(1)〜()のいずれか1項に記載の半導体ウェハのチップ化処理方法。
記リングフレームにて支持固定している支持固定用テープが非放射線硬化型粘着剤層を有するものであることを特徴とする(1)〜(5のいずれか1項に記載の半導体ウェハのチップ化処理方法。
(7)前記表面保護テープが放射線硬化型粘着剤層を有するものであることを特徴とする(1)〜(6)のいずれか1項に記載の半導体ウェハのチップ化処理方法。
(8)前記(f)工程後に、前記裏面保護テープ側から紫外線を照射する工程を有することを特徴とすることを特徴とする(1)〜(7)のいずれか1項に記載の半導体ウェハのチップ化処理方法。
(9)前記(f)工程が、紫外線照射して粘着力を低減させた後に行なわれることを特徴とする(7)または(8)に記載の半導体ウェハのチップ化処理方法。
尚、ここで言う放射線とは、紫外線のような光線、または電子線のような電離性放射線を含む。
本発明の半導体ウェハのチップ化処理方法によれば、チップ切断面のチッピングを低減することができる。また接着フィルム(DAF)を用いた場合には、接着フィルムは裏面保護テープに貼着された状態で一括してレーザー光線により切断されることになるので、レーザー強度の制御が比較的簡単となり、これによりDAFの切断性が良くなるため溶融されたデブリが飛散することがなく、半導体チップのボンディングパッドを汚染することはない。また、ブレードにて切断してもDAFの切断に何ら問題はなく溶融されたデブリが飛散することはない。また、本発明の方法のそれぞれの工程においては、従来、半導体ウェハ加工に用いられている装置を使用することができ、使用条件の制御が容易である。
以下、図面を参照して本発明の半導体ウェハのチップ化処理方法の好ましい実施態様を説明するが、本発明はこれに限定されるものではない。
まず、本発明の好ましい第1の実施態様を図1および2の概略断面図を参照して説明する。
図1(a)は、半導体ウェハ1のパターン面2側に表面保護テープ3を貼合された状態で半導体ウェハ1の裏面を研削し、研削された裏面側に裏面保護テープ4が貼合された半導体ウェハ1の概略断面図である。なお、図中、5は表面保護テープ3の粘着剤層を、6は裏面保護テープ4の粘着剤層をそれぞれ示すものである。また、図示はしないが、パターン面2には複数のストリートが平面図において格子状に形成されている。
次いで図1(b)に示されるように、レーザー光照射手段7から照射されたレーザー光8により、半導体ウェハ1のストリートに沿って、裏面保護テープ4のみ切断し、図1(c)に示されるように溝9を入れる。溝9の幅は、ストリート幅以下とすることが好ましい。レーザー光8は、レーザービームと光学カメラによる認識装置とを組み合わせることにより照射され、前記保護テープ4を切断し、溝9が入れられる。
本発明において、前記レーザービームと前記認識装置との組み合わせによる制御について、具体的には、レーザー光照射手段7である発振器により発振されたレーザー光は、まず、ノズルに送られ、前記ノズルにおいて集光される。次に、CCDカメラ等の認識装置により集光したレーザー光の焦点位置を認識し、その情報を基にノズルの位置を制御することで、集光したレーザー光の位置を制御することができる。
本発明において、前記認識装置はラミネータと別体でも、ラミネータ付随の装置を使用してもよい。工程の簡略化のためには、ラミネータ付随の装置を使用することが好ましい。レーザー光は各種のレーザー光を適宜選択することができるが、COレーザーは数W〜数十Wの大出力を得ることができるので、COレーザーが好ましく、ラミネータ付随のCOレーザーを用いることがより好ましい。
次いで、図1(d)に示されるように、エッチングガス発生ガスが供給された処理空間において、個片化された裏面保護テープ側からプラズマ10による処理を行い、該溝においてむき出しにされたウェハをエッチングし、図1(e)に示されるように半導体ウェハがチップに個片化する。
プラズマ10による処理は、例えば、プラズマ発生ガス供給手段11の下面の噴出部からプラズマ発生ガスを噴出させると共に、プラズマ発生ガス供給手段11と表面保護テープ3の粘着剤層5とは反対側の面が載置された高周波側電極(図示せず)との間に高周波電圧を印加してプラズマ発生ガスをプラズマ化させ、溝9に供給する。そうすると、プラズマのエッチング効果により、ダイシングテープ4が被覆されていない部分、すなわち、溝9によりむき出しされた半導体ウェハ1がエッチングされ、個々のデバイスに分割される。
次いで、分割され個別化された半導体ウェハ1は、続いて、図2の概略断面図で示される工程が行われる。なお、図2において、図1と同じ符号で示されるものは、図1におけるものと同じ意味を有する。
まず、図2(f)で示されるように、ダイシングされ個片化された裏面保護テープ4側に支持固定用テープ13を貼合する。なお、図中、14は支持固定用テープ13の粘着剤層を示すものである。また、図2(f)では、貼合の状況を、理解を容易にするため矢印を用いて示しているが、支持固定用テープ13はリングフレーム(図示しない)にて支持固定された状態で貼合される。
次に、図2(g)に示すように、パターン面2側の表面保護テープ3を矢印方向に剥離する。図2(h)は、表面保護テープ3の剥離が完了した状態を示すものである。
次に、図2(i)に示すようにピン15によりチップを突き上げコレット16により吸着してチップをピックアップし、ダイボンディング工程に移す。
図1および2に示される工程に用いられる装置及び材料は、従来、半導体ウェハ加工に用いられているものを使用することができ、装置の使用条件は常法により適切な条件を設定することができる。
図3は本発明の好ましい第2の実施態様を説明する概略断面図である。
図3(a)は、半導体ウェハ1のパターン面2側に表面保護テープ3を貼合された状態で半導体ウェハ1の裏面を研削し、研削された裏面側に接着フィルム12を貼合し、該接着フィルム12の上面から裏面保護テープ4が貼合された半導体ウェハ1の概略断面図である。なお、図中、5は表面保護テープ3の粘着剤層を、6は裏面保護テープ4の粘着剤層をそれぞれ示すものである。また上記の態様では、接着フィルム12を貼合し、該接着フィルム12の上面から裏面保護テープ4を貼合しているが、ダイボンディング用の接着フィルムと裏面保護テープが積層された一体型のものを半導体ウェハ1の裏面に貼合しても良い。
次いで図3(b)に示されるように、レーザー光照射手段7から照射されたレーザー光8により、半導体ウェハ1のストリートに沿って、裏面保護テープ4および接着フィルム12を切断し、図3(c)に示されるように溝9を入れる。また、裏面保護テープ4および接着フィルム12の好ましい切断手段については、上記の第1の実施態様における好ましい裏面保護テープ4の切断手段と同様である。
次いで、上記の第1の実施態様と同様に、図3(d)に示されるように、エッチングガス供給手段11から噴出させた個片化された裏面保護テープ4側からプラズマ10による処理を行い、該溝においてむき出しにされたウェハをエッチングし、図3(e)に示されるように半導体ウェハがチップに個片化する。
個別化された半導体ウェハ1のチップは、上記の第1の実施態様で個別化された半導体ウェハ1のチップと同様に、図2に示される処理方法と同様な方法によりピックアップ工程からダイボンド工程に移される。ただし、図2(i)に示すようなコレット14による吸着の際には接着フィルム12は半導体ウェハ1のチップに接着して移動することになる。
図2(i)に示すピックアップにおいて、半導体ウェハ1のチップ(第1の実施態様)または接着フィルム12(第2の実施態様)に貼合された裏面保護テープ4は、放射線硬化型粘着剤層を有する裏面保護テープ4であって、この粘着力は、リングフレームにて支持固定している支持固定用テープ13の粘着力より低いことが好ましい。
半導体ウェハ1のチップまたは接着フィルム12に貼合された裏面保護テープ4の粘着力を、リングフレームにて支持固定している支持固定用テープ13の粘着力より低くする方法は、特に限定されるものではないが、例えば、チップまたは接着フィルム12に貼合された裏面保護テープ4の粘着剤層6として放射線硬化型粘着剤層を有するUV硬化型のテープを用いるが、リングフレームにて支持固定している支持固定用テープ13の粘着剤層14には非放射線硬化型粘着剤層を有する非UV硬化型のテープを用い、常法により紫外線処理することで行うことができる。
又、本発明における裏面保護フィルム、支持固定用テープはピックアップ工程において良好なピックアップ性や場合によってはエキスパンド性等も求められるため、該裏面保護フィルム、支持固定用テープにはダイシングテープを用いるのが好ましい。又、ダイボンディング用の接着フィルムと裏面保護テープが積層された一体型のものを適用する場合は、ダイシングダイボンドフィルムを用いるのが好ましい。
以下、実施例に基づき、本発明をさらに詳細に説明するが、本発明はこれに限定されるものでない。
8インチウェハのパターン面側にウェハと略同径となるように紫外線(UV)硬化型表面保護テープ(SP−575B−150(古河電工製))を貼合し、バックグラインダー(DFD8540(ディスコ社製))にてウェハ厚が50μmになるまで研削した。次いで、研削されたウェハ裏面側にウェハと略同径になるようにダイアタッチフィルム(DAF)を貼合し、更に該DAFの上にウェハと略同径になるように、UV硬化型ダイシングテープ(UC−353EP−110(古河電工製))を貼合した。次いで、半導体ウェハのパターン面側のストリート部に沿って、ラミネータ(商品名DXL800X;テイコクテーピングシステム社製)付随のCOレーザーにてダイシングテープおよびDAFを切断した後、その面側からプラズマを照射して、プラズマエチングし、ウェハをダイシングしてチップに分割した。プラズマエッチングには、図4の説明図で示される以下のプラズマエッチング装置を用いた。
図4において、真空チャンバ21の内部はプラズマ処理を行うための密閉された処理空間となっており、高周波側電極22、ガス供給電極23が対向して配置されている。高周波側電極22には半導体ウェハ24が周囲を絶縁リング25により囲まれ載置され真空吸引、又は静電吸引により保持されている。ガス供給電極23に設けられたガス供給孔26には制御バブル27を介してプラズマ発生用ガス供給部28によりフッ素系のプラズマ発生用ガスが供給される。供給されたプラズマ発生用ガスは、ガス供給電極23の下面に装着された多孔質プレート29を介して高周波側電極22上の半導体ウェハ24に対して均一に吹き付けられる。この状態で、高周波電源部30を駆動して高周波側電極22に高周波電圧を印加することにより、ガス供給電極23と高周波側電極22との間にはフッ素系ガスのプラズマが発生し、これにより半導体ウェハ24のストリート部分のみをプラズマエッチングによって除去するプラズマダイシングが行われる。このプラズマダイシング過程においては、冷却ユニット31を駆動して冷媒を高周波電極22内に循環させ、プラズマの熱によって半導体ウェハ24が昇温するのを防止するものである。
また、プラズマ発生用ガスとしてSF及びOの混合ガスを用い、0.5μm/sのエッチングレートでプラズマエッチングを行った。
更に、市販の非UV硬化型ダイシングテープを分割されたUV硬化型ダイシングテープ側に貼合しリングフレームにて支持固定し、更にパターン面側のUV硬化型表面保護テープにUVを照射した後、剥離させた。その後、ダイシングテープ側からUVを照射しDAFに直接貼合されているUV硬化型ダイシングテープの粘着力を低減させ、ピックアップ工程にて、裏面側にDAFが貼合された状態のチップをピックアップした。
上記処理においては、ダイシングにおいて、チッピングは観測されず、また良好にピックアップすることができた。
本発明の好ましい第1の実施態様における半導体ウェハ1の個片化までの工程を説明する概略断面図である。 本発明の好ましい第1の実施態様における半導体ウェハ1の個片化後からダイボンディング工程へ移されるまでを説明する概略断面図である。 本発明の好ましい第2の実施態様を説明する概略断面図である。 実施例で用いたプラズマエッチング装置の説明図である。
符号の説明
1 半導体ウェハ
2 パターン面
3 表面保護テープ
4 裏面保護テープ
5 表面保護テープの粘着剤層
6 ダイシシングテープの粘着剤層
7 COレーザー光照射手段
8 COレーザー光
9 溝
10 プラズマ
11 エッチングガス供給手段
12 DAF
13 支持固定用テープ
14 ダイシングテープの粘着剤層
15 ピン
16 コレット
21 真空チャンバ
22 高周波電極
23 ガス供給電極
24 半導体ウェハ
25 絶縁リング
26 ガス供給孔
27 制御バブル
28 プラズマ発生用ガス供給部
29 多孔質プレート
30 高周波電源部
31 冷却ユニット

Claims (9)

  1. 次の各工程を有することを特徴とする半導体ウェハのチップ化処理方法。
    (a)パターン面側に表面保護テープをラミネータにより貼合する工程、
    (b)パターン面側に表面保護テープを貼合された状態で半導体ウェハの裏面を研削し、研削された裏面側に放射線硬化型粘着剤層を有する裏面保護テープを貼合する工程、
    (c)半導体ウェハのストリートに沿って該裏面保護テープのみをレーザービームと光学カメラによる認識装置とを組み合わせることにより、切断し溝を入れる工程、
    (d)溝を入れ個片化された裏面保護テープ側からプラズマ処理し、該溝においてむき出しにされた半導体ウェハをエッチングしてチップに個片化する工程、
    (e)支持固定用テープをリングフレームにて支持固定した状態で、個片化された裏面保護テープ側に該支持固定用テープを貼合する工程
    (f)パターン面側の表面保護テープを剥離する工程、及び
    (g)チップをピックアップし、ダイボンディング工程に移す工程。
  2. 次の各工程を有することを特徴とする半導体ウェハのチップ化処理方法。
    (a)パターン面側に表面保護テープをラミネータにより貼合する工程、
    (b)パターン面側に表面保護テープを貼合された状態で半導体ウェハの裏面を研削し、研削された裏面側に接着フィルムを貼合し、該接着フィルムの上面から放射線硬化型粘着剤層を有する裏面保護テープを貼合する工程、
    (c)半導体ウェハのストリートに沿って該裏面保護テープおよび該接着フィルムのみをレーザービームと光学カメラによる認識装置とを組み合わせることにより、切断し溝を入れる工程、
    (d)溝を入れ個片化された裏面保護テープ側からプラズマ処理し、該溝においてむき出しにされた半導体ウェハをエッチングしてチップに個片化する工程、
    (e)支持固定用テープをリングフレームにて支持固定した状態で、個片化された裏面保護テープ側に該支持固定用テープを貼合する工程、
    (f)パターン面側の表面保護テープを剥離する工程、及び
    (g)チップをピックアップし、ダイボンディング工程に移す工程。
  3. 前記(c)工程中もしくは前記(c)工程を行なうに際し、前記光学カメラで、レーザー光の焦点位置を確認し、レーザー光照射手段のノズルの位置を制御することを特徴とする請求項1または2に記載の半導体ウェハのチップ化処理方法。
  4. 前記レーザービームの発振器と、前記光学カメラによる前記認識装置とが、前記ラミネータに組み込まれていることを特徴とする、請求項1〜3のいずれか1項に記載の半導体ウェハのチップ化処理方法。
  5. 前記(e)工程において、チップまたは接着フィルムに貼合された裏面保護テープの粘着力が、リングフレームにて支持固定している支持固定用テープの粘着力より低いことを特徴とする請求項1〜のいずれか1項に記載の半導体ウェハのチップ化処理方法。
  6. 記リングフレームにて支持固定している支持固定用テープが非放射線硬化型粘着剤層を有するものであることを特徴とする請求項1〜5のいずれか1項に記載の半導体ウェハのチップ化処理方法。
  7. 前記表面保護テープが放射線硬化型粘着剤層を有するものであることを特徴とする請求項1〜6のいずれか1項に記載の半導体ウェハのチップ化処理方法。
  8. 前記(f)工程後に、前記裏面保護テープ側から紫外線を照射する工程を有することを特徴とすることを特徴とする請求項1〜7のいずれか1項に記載の半導体ウェハのチップ化処理方法。
  9. 前記(f)工程が、紫外線照射して粘着力を低減させた後に行なわれることを特徴とする請求項7または8に記載の半導体ウェハのチップ化処理方法。
JP2007086040A 2007-03-28 2007-03-28 半導体ウェハのチップ化処理方法 Expired - Fee Related JP5137435B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007086040A JP5137435B2 (ja) 2007-03-28 2007-03-28 半導体ウェハのチップ化処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007086040A JP5137435B2 (ja) 2007-03-28 2007-03-28 半導体ウェハのチップ化処理方法

Publications (2)

Publication Number Publication Date
JP2008244356A JP2008244356A (ja) 2008-10-09
JP5137435B2 true JP5137435B2 (ja) 2013-02-06

Family

ID=39915284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007086040A Expired - Fee Related JP5137435B2 (ja) 2007-03-28 2007-03-28 半導体ウェハのチップ化処理方法

Country Status (1)

Country Link
JP (1) JP5137435B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192616A (ja) * 2009-02-17 2010-09-02 Disco Abrasive Syst Ltd 保護膜の形成方法及びウエーハの加工方法
KR101626032B1 (ko) 2009-06-12 2016-05-31 (주) 뉴파워 프라즈마 웨이퍼 분할 방법 및 웨이퍼 분할 시스템
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
KR102516339B1 (ko) * 2018-04-06 2023-03-31 삼성전자주식회사 광 조사기용 덮개 구조물과 이를 구비하는 광 조사장치 및 이를 이용한 다이 접착 방법
CN108695227A (zh) * 2018-06-21 2018-10-23 上海飞骧电子科技有限公司 解决封装溢胶问题的无源器件砷化镓贴膜方法及芯片
CN113410164B (zh) * 2021-06-15 2024-04-09 珠海天成先进半导体科技有限公司 一种单芯片daf胶带粘晶方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129431A (ja) * 1991-11-05 1993-05-25 Hitachi Ltd 接着テープ
JPH11209182A (ja) * 1998-01-22 1999-08-03 Sumitomo Metal Ind Ltd プラズマ耐食部材
JP2005136311A (ja) * 2003-10-31 2005-05-26 Matsushita Electric Ind Co Ltd 窒化物半導体基板及びその製造方法
JP2005191039A (ja) * 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd 半導体ウェハの処理方法
JP2005276987A (ja) * 2004-03-24 2005-10-06 Lintec Corp 極薄チップの製造プロセス及び製造装置
JP2006332078A (ja) * 2005-05-23 2006-12-07 Matsushita Electric Ind Co Ltd 半導体チップの製造方法

Also Published As

Publication number Publication date
JP2008244356A (ja) 2008-10-09

Similar Documents

Publication Publication Date Title
JP5608521B2 (ja) 半導体ウエハの分割方法と半導体チップ及び半導体装置
JP4840174B2 (ja) 半導体チップの製造方法
JP4544231B2 (ja) 半導体チップの製造方法
JP4840200B2 (ja) 半導体チップの製造方法
JP4805311B2 (ja) 半導体ウェハの処理方法
JP4471632B2 (ja) ウエーハの加工方法
US7622366B2 (en) Method of manufacturing semiconductor device
JP4440582B2 (ja) 半導体基板の切断方法
JP3790254B2 (ja) 半導体デバイスの製造方法
JP2010165963A (ja) 半導体ウェハの処理方法
JP5137435B2 (ja) 半導体ウェハのチップ化処理方法
JP5259121B2 (ja) レーザー加工方法を用いた半導体装置の製造方法
JP2008071892A (ja) 積層用デバイスの製造方法
JP2019079884A (ja) ウェーハの加工方法
JP2010016116A (ja) 半導体デバイスの製造方法
JP2014017434A (ja) ウエーハの加工方法
KR20050088784A (ko) 백 그라인딩 공정용 표면 보호 테이프를 이용하여 다이싱공정을 수행하는 반도체 장치의 제조 방법
JP2005116739A (ja) 半導体チップの製造方法
JP2005045023A (ja) 半導体装置の製造方法および半導体製造装置
US10373855B2 (en) Method for processing a wafer and method for processing a carrier
JP4532358B2 (ja) 半導体チップの製造方法
JP2020013927A (ja) ウェーハの加工方法
KR20110017728A (ko) 본드패드 산화를 방지하는 웨이퍼 소잉방법
JP4553878B2 (ja) 半導体装置の製造方法
JP2019212825A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121113

R151 Written notification of patent or utility model registration

Ref document number: 5137435

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees