CN105047612B - 晶片的加工方法 - Google Patents

晶片的加工方法 Download PDF

Info

Publication number
CN105047612B
CN105047612B CN201510173907.2A CN201510173907A CN105047612B CN 105047612 B CN105047612 B CN 105047612B CN 201510173907 A CN201510173907 A CN 201510173907A CN 105047612 B CN105047612 B CN 105047612B
Authority
CN
China
Prior art keywords
wafer
substrate
cutting
forming step
modified layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510173907.2A
Other languages
English (en)
Other versions
CN105047612A (zh
Inventor
关家一马
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN105047612A publication Critical patent/CN105047612A/zh
Application granted granted Critical
Publication of CN105047612B publication Critical patent/CN105047612B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)

Abstract

本发明提供晶片的加工方法。晶片由基板和形成于该基板上的层叠体构成，通过该层叠体形成了呈格子状交叉的多条分割预定线并在由该分割预定线划分出的各区域上形成有器件，该晶片的加工方法的特征在于，具有：切削槽形成步骤，沿着分割预定线使用切削刀来切削该层叠体并形成切削槽；改质层形成步骤，在实施例该切削槽形成步骤之后，在将对该基板具有透过性的波长的激光束的聚光点定位于该基板的内部的状态下，沿着该分割预定线从晶片的背面侧照射该激光束，在该基板的内部形成沿着该分割预定线的改质层；以及分割步骤，在实施了该改质层形成步骤之后，对晶片施加外力，并沿着该分割预定线将晶片分割为各个芯片。

Description

晶片的加工方法
技术领域
本发明涉及晶片的加工方法，尤其涉及作为层间绝缘膜使用低介电常数绝缘膜(Low-k膜)的晶片的加工方法。
背景技术
在半导体器件制造工艺中，通过在呈大致圆板形状的硅晶片、砷化镓晶片等的半导体晶片的表面通过被形成为格子状的被称作切割线的分割预定线划分出多个区域，在划分出的各区域上形成IC、LSI等的器件。
这种半导体晶片在被磨削装置磨削背面并加工为规定厚度之后，再被切削装置或激光加工装置分割为各个器件，所分割的器件可广泛用于移动电话、个人计算机等的各种电气设备中。
作为切削装置，通常使用被称作切割装置的切削装置，该切削装置通过金属或树脂加固金刚石或CBN等的超磨粒，由具有厚度20μm～30μm的切割刃的切削刀以大约30000rpm等的高速旋转并切入半导体晶片中，从而实现切削。
形成于半导体晶片的表面上的半导体器件层叠有多层金属配线且传递信号，各金属配线间主要通过由SiO2形成的层间绝缘绝缘。
近些年来，伴随结构的细微化，配线间距离变近，临近的配线间的电容变大。由此会产生信号的延迟，消耗功率增加的问题变得显著。
为了减轻各层间的寄生电容，作为在器件(回路)形成时对各层间绝缘的层间绝缘膜，以往主要采用SiO2绝缘膜，而最近则开始采用介电常数低于SiO2绝缘膜的低介电常数绝缘膜(Low-k膜)。
作为低介电常数绝缘膜，可举出介电常数低于SiO2膜(介电常数k＝4.1)的(例如k＝2.5至3.6左右)材料、例如SiOC、SiLK等无机物类膜、聚酰亚胺类、聚对二甲苯类、聚四氟乙烯类等的作为聚合物膜的有机物类的膜、以及含有甲基的聚硅氧烷等的多孔二氧化硅膜。
如果使用切削刀沿着分割预定线切削这种包含低介电常数绝缘膜的层叠体，则由于低介电常数绝缘膜如云母那样非常脆弱，因而会产生层叠体剥离的问题。
为了解决该问题，日本特开2007-173475号公报中提出了如下的晶片的加工方法，预先使用激光束的照射通过磨蚀去除分割预定线上的层叠体，然后从背面对晶片照射具有透过性的波长的激光束，在晶片内部形成改质层，接着对晶片施加外力，将晶片分割为各个芯片。
专利文献1日本特开2007-173475号公报
然而，在专利文献1中公开的晶片的加工方法中，在晶片内部形成改质层后对晶片施加外力并将晶片分割为各个芯片时，裂纹不会从形成于晶片的背面侧的改质层起向形成于晶片的表面上的激光加工槽笔直伸长，可能会在晶片的表面侧产生分割不良。
推测其原因，认为是由于磨蚀而使得在晶片的表面上形成激光加工槽时激光加工槽的周围变质，从而在对晶片施加外力并分割晶片时，来自改质层的裂纹未到达表面所致。
发明内容
本发明就是鉴于上述情况而完成的，其目的在于，提供一种能够降低在对晶片施加外力并分割时产生分割不良的可能性的晶片的加工方法。
根据本发明，提供一种晶片的加工方法，该晶片由基板和形成于该基板上的层叠体构成，在该层叠体的由呈格子状交叉的多条分割预定线划分出的各区域上形成有器件，其特征在于，该加工方法具有：粘结带贴附步骤，将粘结带贴附于晶片的背面；切削槽形成步骤，在实施了该粘结带贴附步骤之后，沿着该分割预定线使用切削刀来切削该层叠体而形成深度未到达该基板的切削槽；晶片载置步骤，在实施了该切削槽形成步骤之后，以该粘结带在上的方式将晶片的表面侧载置于激光加工装置的卡盘台上；改质层形成步骤，在实施了该晶片载置步骤之后，在不将该粘结带从晶片剥离而将对该粘结带和该基板具有透过性的波长的激光束的聚光点定位于该基板的内部的状态下，沿着该分割预定线从晶片的背面侧照射该激光束，在该基板的内部形成沿着该分割预定线的改质层；以及分割步骤，在实施了该改质层形成步骤之后，将该粘结带沿半径方向扩张而对该基板放射状地作用拉拽力，沿着该分割预定线将晶片分割为各个芯片。
优选在切削槽形成步骤中使用的切削刀的厚度在10μm以下。
在本发明的晶片的加工方法中，使用切削刀切削形成于基板表面上的层叠体并形成切削槽，然后在基板内部形成改质层，因而切削槽的周围不会变质。因此，在对晶片施加外力并分割晶片时，来自改质层的裂纹会向切削槽笔直伸长，因此能够减少现有方法中产生分割不良的可能性。
在层叠体包含低介电常数绝缘膜(Low-k膜)的情况下，通过使用较薄的切削刀也能够防止分层的产生。此外，在切削槽形成步骤中，不再切削基板，因而能够使用细粒径的切削刀，能够防止分层的产生。
附图说明
图1是半导体晶片的表面侧立体图。
图2是晶片单元的立体图。
图3是表示切削槽形成步骤的立体图。
图4是表示切削槽形成步骤的局部剖面侧面图。
图5是表示改质层形成步骤的立体图。
图6是激光束产生单元的框图。
图7是改质层形成步骤后的晶片的剖面图。
图8是表示分割步骤的局部剖面侧面图。
图9是分割步骤后的晶片的剖面图。
标号说明
11：半导体晶片；12：基板；13：层叠体；15：分割预定线；16：切削刀；17：器件；20：激光束照射单元；21：切削槽；23：改质层；25：芯片；26：聚光器；28：摄像单元。
具体实施方式
以下，参照附图详细说明本发明的实施方式。参照图1，示出半导体晶片(以下，有时简称为晶片)11的表面侧立体图。如图4所示，晶片11由硅晶片等的基板12、以及具有形成于基板12上的低介电常数绝缘膜(Low-k膜)的层叠体13形成。
在形成于晶片11的表面11a上的层叠体13，在由被形成为格子状的多条分割预定线(切割线)15划分出的各区域上形成有IC、LSI等的器件17。晶片11的厚度例如为100μm左右。
在本发明的晶片的加工方法中，如图2所示，将晶片11的背面11b贴附于作为粘结带的切割带T上，该切割带T的外周部贴附于环状框架F上，从而形成晶片单元19。在晶片单元19中，晶片11处于隔着切割带T被环状框架F支撑的状态。
在形成了晶片单元19之后，使用切削刀沿着晶片11的分割预定线15切削层叠体13，实施形成切削槽的切削槽形成步骤。在该切削槽形成步骤中，形成深度未到达晶片11的基板12上的切削槽。
切削槽形成步骤是通过图3所示的切削装置的切削单元10而实施的。切削单元10构成为将切削刀16以能够拆装的方式安装于以能够旋转的方式收容于主轴外壳12中的主轴14的前端。
在该切削槽形成步骤中，通过切削装置的卡盘台18隔着切割带T吸附保持晶片11，使切削刀16在箭头A方向上高速旋转，并且如图4所示，使切削刀16切入至层叠体13与基板12之间的边界处，使卡盘台18在箭头X1方向上加工进给，同时沿着分割预定线15切削层叠体13并形成切削槽21。
虽然优选将切削刀16切入至层叠体13与基板12之间的边界处，然而考虑到切割带T的厚度偏差和切入深度控制的误差，优选以不切削到的方式保留几μm层叠体13来形成切削槽21。
按照分割预定线15的间距对切削单元10进行分度进给，沿着在第1方向上伸长的所有分割预定线15形成同样的切削槽21。接着，将卡盘台18旋转90°，然后沿着在与第1方向正交的第2方向上伸长的所有分割预定线15形成同样的切削槽21。
在本实施方式的切削槽形成步骤中，由于不切削晶片11的基板12，因而优选使用细粒径的切削刀16。进而，由于使用厚度10μm以下的切削刀16形成切削槽21，因此能够防止Low-k膜如云母那样剥离的所谓分层的产生。此外，通过使用细粒径的切削刀16，能够防止分层的产生。
在实施了切削槽形成步骤之后，实施改质层形成步骤，具体在将具有透过性的波长的激光束的聚光点定位于基板12的内部的状态下，从晶片11的背面11b侧沿着分割预定线15对晶片11的基板2照射激光束，在基板12的内部形成沿着分割预定线15的改质层。
参照图5至图7说明该改质层形成步骤。参照图5可知，激光束照射单元20具有实际水平配置的圆筒形状的壳体22。
在壳体22内收容有图6所示的激光束产生单元24，在壳体22的前端部安装有会聚从激光束产生单元24产生的激光束的聚光器26。
如图6所示，激光束产生单元24具有YAG脉冲激光振荡器或YVO4脉冲激光振荡器等的脉冲激光振荡器32、重复频率设定构件34、脉宽调整构件36和功率调整构件38。
在激光束产生单元20的壳体22上安装有摄像单元(摄像构件)28。摄像单元28具有通过可见光线摄像的CCD等的通常的摄像元件，此外还构成为具有对晶片11照射红外线的红外线照射构件、输出对应于红外线的电气信号的红外线CCD等的红外线摄像元件，摄像得到的图像信号被发送给未图示的控制构件。
在使用激光加工装置在晶片11的基板12的内部形成改质层时，如图5所示，以切割带T在上的方式将晶片11的表面11a侧放置于激光加工装置的卡盘台30上。
而且，通过未图示的吸附构件将晶片11吸附保持于卡盘台30上。因此，吸附保持于卡盘台30上的晶片11的背面11b为上侧，切割带T在上方露出。
在实施改质层形成步骤之前，实施通过摄像单元28检测晶片11的待激光加工的加工区域的对准。即，摄像单元28和未图示的控制构件执行图案匹配等图像处理，该图案匹配用于进行在晶片11的第1方向上伸长的分割预定线15与沿着分割预定线15照射激光束的激光束照射单元20的聚光器26的定位，从而完成激光束照射位置的对准。
接着，对于形成于晶片11上的在与第1方向正交的第2方向上伸长的分割预定线15也同样完成激光束照射位置的对准。
此时，晶片11的形成有分割预定线15的表面11a位于下侧，而由于摄像单元28具有红外线摄像元件，因此能够透过切割带T和晶片11的背面11b侧对分割预定线15摄像。
在实施了对准后，将卡盘台30移动至照射激光束的激光束照射单元20的聚光器26所处的激光束照射位置上，将在第1方向上伸长的分割预定线15的一端定位于聚光器26正下方。
然后，在将具有透过性的波长的激光束的聚光点定位于基板12的内部的状态下，由聚光器26从晶片11的背面侧起对切割带T和晶片11的基板12照射脉冲激光束，并且使卡盘台30在箭头X1方向上以规定的进给速度移动。若聚光器26的激光束照射位置到达了分割预定线15的另一端，则停止脉冲激光束的照射，并且停止卡盘台30的移动。
接着，按照分割预定线15的间距使卡盘台30分度进给，将聚光器26定位于相邻分割预定线15的另一端上，并使卡盘台30在箭头X2方向上以规定的进给速度加工进给，同时在对应于相邻分割预定线15的基板12的内部形成同样的改质层。
使卡盘台30在X1方向和X2方向上交替地加工进给，同时在对应于在第1方向上伸长的分割预定线15的基板2的内部形成改质层23。若沿着在第1方向上伸长的所有分割预定线15形成了改质层23，则在使卡盘台30旋转了90°之后，沿着在与第1方向正交的第2方向上伸长的分割预定线15在基板15的内部形成同样的改质层23。
改质层23指的是处于密度、折射率、机械强度等的物理特性不同于周围的状态的区域，形成为熔融再硬化层。如果改质层23形成于基板2的内部，则形成从改质层23起在上下方向上延伸的微裂纹。
例如如下设定该改质层形成步骤的加工条件。
在实施了改质层形成步骤之后，实施分割步骤，具体对形成有改质层23的晶片11施加外力，并以改质层23为分割起点，将晶片11沿着分割预定线15分割为各个芯片。
在分割步骤中，如图8的(A)所示，将隔着切割带T支撑晶片11的环状框架F放置于框架保持部件46的放置面46a上，并通过夹钳48固定框架保持部件46。此时，框架保持部件46被定位于使得其放置面46a与扩张滚筒44的上端为大致相同高度的基准位置上。
接着，驱动气缸52使框架保持部件46下降至图8的(B)所示的扩张位置上。由此，使固定于框架保持部件46的放置面46a上的环状框架F下降，因而贴附于环状框架F上的切割带T对接于扩张滚筒44的上端缘而主要在半径方向上扩张。
其结果，在贴附于切割带T上的晶片11上呈放射状地作用有拉拽力。如上，在晶片11上呈放射状地作用有拉拽力时，如图9所示，来自改质层23的裂纹27向切削槽21笔直伸长，能够以改质层23为分割起点沿着分割预定线15将晶片11分割为各个芯片25。
即，在本实施方式中，通过厚度较薄的切削刀16在形成于基板2上的层叠体13上形成切削槽21，因此切削槽21的周围不会变质。因此，在对晶片11施加外力并将晶片11分割为各个芯片时，裂纹27会从改质层23其向切削槽21笔直伸长，因而能够降低如现有方法那样产生分割不良的可能性。
在上述实施方式中，说明了在晶片11的层叠体13上作为层间绝缘膜而具有低介电常数绝缘膜(Low-k膜)的晶片11，而本发明的晶片的加工方法能够同样应用于作为层间绝缘膜而具有SiO2绝缘膜的晶片中。

Claims (2)

1.一种晶片的加工方法，该晶片由基板和形成于该基板上的包含低介电常数绝缘膜的层叠体构成，在该层叠体的由呈格子状交叉的多条分割预定线划分出的各区域上形成有器件，该加工方法的特征在于，具有：
粘结带贴附步骤，将粘结带贴附于晶片的背面；
切削槽形成步骤，在实施了该粘结带贴附步骤之后，沿着该分割预定线使用切削刀来切削该层叠体而形成深度未到达该基板的切削槽；
晶片载置步骤，在实施了该切削槽形成步骤之后，以该粘结带在上的方式将晶片的表面侧载置于激光加工装置的卡盘台上；
改质层形成步骤，在实施了该晶片载置步骤之后，在不将该粘结带从晶片剥离而将对该粘结带和该基板具有透过性的波长的激光束的聚光点定位于该基板的内部的状态下，沿着该分割预定线从晶片的背面侧照射该激光束，在该基板的内部形成沿着该分割预定线的改质层；以及
分割步骤，在实施了该改质层形成步骤之后，将该粘结带沿半径方向扩张而对该基板放射状地作用拉拽力，沿着该分割预定线将晶片分割为各个芯片。
2.根据权利要求1所述的晶片的加工方法，其中，
在所述切削槽形成步骤中使用的该切削刀的厚度为10μm以下。
CN201510173907.2A 2014-04-17 2015-04-13 晶片的加工方法 Active CN105047612B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP2014-085822 2014-04-17
JP2014085822A JP2015207604A (ja) 2014-04-17 2014-04-17 ウェーハの加工方法

Publications (2)

Publication Number Publication Date
CN105047612A CN105047612A (zh) 2015-11-11
CN105047612B true CN105047612B (zh) 2020-02-21

Family

ID=54322628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510173907.2A Active CN105047612B (zh) 2014-04-17 2015-04-13 晶片的加工方法

Country Status (3)

Country Link
US (1) US20150303113A1 (zh)
JP (1) JP2015207604A (zh)
CN (1) CN105047612B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6345585B2 (ja) * 2014-12-10 2018-06-20 株式会社東京精密 ウェハ分割方法及びウェハ分割装置
JP6651257B2 (ja) * 2016-06-03 2020-02-19 株式会社ディスコ 被加工物の検査方法、検査装置、レーザー加工装置、及び拡張装置
JP6779574B2 (ja) * 2016-12-14 2020-11-04 株式会社ディスコ インターポーザの製造方法
JP6817822B2 (ja) * 2017-01-18 2021-01-20 株式会社ディスコ 加工方法
JP6802085B2 (ja) * 2017-02-21 2020-12-16 株式会社ディスコ ウエーハの加工方法
JP2018181901A (ja) * 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP6821261B2 (ja) * 2017-04-21 2021-01-27 株式会社ディスコ 被加工物の加工方法
JP7027234B2 (ja) * 2018-04-16 2022-03-01 株式会社ディスコ ウエーハの加工方法
JP7139037B2 (ja) * 2018-05-11 2022-09-20 株式会社ディスコ チップの製造方法
US20190363017A1 (en) * 2018-05-24 2019-11-28 Semiconductor Components Industries, Llc Die sawing singulation systems and methods
JP7164411B2 (ja) * 2018-11-15 2022-11-01 株式会社ディスコ 積層体の加工方法
JP7164412B2 (ja) * 2018-11-16 2022-11-01 株式会社ディスコ 積層体の加工方法
JP7460274B2 (ja) * 2020-02-21 2024-04-02 株式会社ディスコ ウエーハの加工方法
KR102152007B1 (ko) * 2020-03-18 2020-09-04 주식회사 탑 엔지니어링 기판 절단 방법 및 기판 절단 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930943A (zh) * 2005-11-10 2010-12-29 瑞萨电子株式会社 半导体器件的制造方法
JP2012199374A (ja) * 2011-03-22 2012-10-18 Fujitsu Semiconductor Ltd 半導体チップの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020001876A1 (en) * 1999-01-26 2002-01-03 Mahjoub Ali Abdelgadir Method of making an integrated circuit device having a planar interlevel dielectric layer
US6467138B1 (en) * 2000-05-24 2002-10-22 Vermon Integrated connector backings for matrix array transducers, matrix array transducers employing such backings and methods of making the same
EP1575081A1 (en) * 2002-10-28 2005-09-14 Tokyo Seimitsu Co.,Ltd. Expansion method and device
JP2004146727A (ja) * 2002-10-28 2004-05-20 Tokyo Seimitsu Co Ltd ウェーハの搬送方法
JP2005012203A (ja) * 2003-05-29 2005-01-13 Hamamatsu Photonics Kk レーザ加工方法
JP2013080972A (ja) * 2005-11-10 2013-05-02 Renesas Electronics Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930943A (zh) * 2005-11-10 2010-12-29 瑞萨电子株式会社 半导体器件的制造方法
JP2012199374A (ja) * 2011-03-22 2012-10-18 Fujitsu Semiconductor Ltd 半導体チップの製造方法

Also Published As

Publication number Publication date
CN105047612A (zh) 2015-11-11
JP2015207604A (ja) 2015-11-19
US20150303113A1 (en) 2015-10-22

Similar Documents

Publication Publication Date Title
CN105047612B (zh) 晶片的加工方法
TWI645464B (zh) Wafer processing method
JP3825753B2 (ja) 半導体装置の製造方法
JP5608521B2 (ja) 半導体ウエハの分割方法と半導体チップ及び半導体装置
JP6178077B2 (ja) ウエーハの加工方法
JP6815692B2 (ja) ウェーハの加工方法
JP2008283025A (ja) ウエーハの分割方法
JP2009021476A (ja) ウエーハの分割方法
JP2011187479A (ja) ウエーハの加工方法
JP6189208B2 (ja) ウエーハの加工方法
KR101893617B1 (ko) 칩의 제조 방법
JP6257365B2 (ja) ウェーハの加工方法
US9455149B2 (en) Plate-like object processing method
JP6270520B2 (ja) ウェーハの加工方法
JP6558973B2 (ja) デバイスチップの製造方法
CN110961803B (zh) 金刚石基板生成方法
JP5863264B2 (ja) ウエーハの加工方法
JP2019140326A (ja) ウェーハの加工方法
JP6746211B2 (ja) ウェーハの加工方法
JP7479243B2 (ja) チップの製造方法
US20220399235A1 (en) Manufacturing method for device chip
JP6440558B2 (ja) 被加工物の加工方法
JP6346067B2 (ja) ウエーハの加工方法
CN114464572A (zh) 晶片的加工方法
CN114256146A (zh) 器件芯片的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant