CN114256146A - 器件芯片的制造方法 - Google Patents

器件芯片的制造方法 Download PDF

Info

Publication number
CN114256146A
CN114256146A CN202111085885.6A CN202111085885A CN114256146A CN 114256146 A CN114256146 A CN 114256146A CN 202111085885 A CN202111085885 A CN 202111085885A CN 114256146 A CN114256146 A CN 114256146A
Authority
CN
China
Prior art keywords
wafer
film
streets
laser beam
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111085885.6A
Other languages
English (en)
Inventor
重松孝一
田中圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN114256146A publication Critical patent/CN114256146A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/03—Observing, e.g. monitoring, the workpiece
    • B23K26/032—Observing, e.g. monitoring, the workpiece using optical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/70—Auxiliary operations or equipment
    • B23K26/702—Auxiliary equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

本发明提供器件芯片的制造方法，能够抑制在施加了冲击时功能层发生剥离。器件芯片的制造方法包含如下的步骤：膜去除步骤，将与间隔道对应的区域的膜去除；改质层形成步骤，将对于晶片具有透过性的波长的激光束的聚光点定位于晶片的内部，从晶片的背面侧沿着与去除了膜的区域对应的区域照射激光束而在晶片的内部形成改质层；以及分割步骤，对晶片赋予外力而将晶片分割成各个器件芯片。在膜去除步骤中，将从间隔道的宽度方向的端部至将膜去除的区域的距离设定为规定的上限值以下，以便在通过分割步骤一个一个地进行了分割时的器件芯片的外缘部形成基板露出的区域与覆盖有膜的区域之间的阶梯差。

Description

器件芯片的制造方法
技术领域
本发明涉及器件芯片的制造方法。
背景技术
关于半导体器件芯片，将具有设置于正面的间隔道(分割预定线)和由间隔道划分的器件的晶片沿着间隔道分割而按照每个器件进行单片化，由此制造半导体器件芯片。作为将半导体晶片等板状的被加工物分割的方法，已知有使聚光点会聚于要分割的区域的内部而沿着间隔道照射对于被加工物具有透过性的波长的脉冲激光光线由此形成分割起点(改质层)的方法(参照专利文献1)。
专利文献1：日本特许第3408805号公报
专利文献2：日本特开2014-146810号公报
专利文献3：日本特开平7-149393号公报
专利文献4：日本特开2019-156405号公报
另外，近年来，为了提高IC(Integrated Circuit，集成电路)或LSI(Large ScaleIntegration，大规模集成)等半导体芯片的处理能力，下述半导体晶片被实用化：在硅(Si)等基板的正面上层叠低介电常数绝缘体被膜(Low-k膜)和形成器件的功能膜而得的半导体晶片，该低介电常数绝缘体被膜由SiOF、BSG(SiOB)等无机物系的膜或聚酰亚胺系、聚对二甲苯系等的作为聚合物膜的有机物系的膜构成；构成为在间隔道上部分地配设被称为TEG(Test Element Group，测试元件组)的层叠由金属等形成的导电体膜而得的金属图案，并在将晶片分割之前通过金属图案来测试器件的功能的半导体晶片。
关于这样的在基板的正面上层叠有Low-k膜的晶片或在间隔道上配设有TEG的晶片，存在如下的问题：即使使用在基板的内部形成作为分割起点的改质层之后赋予外力的方法，也无法使Low-k膜或TEG可靠地断裂，从而功能层会剥离而使各个器件芯片的品质降低。
对于该问题，提出了在通过对于基板具有透过性的波长的激光光线形成改质层之前照射对于层叠在基板上的功能层具有吸收性的波长的激光光线的方法(参照专利文献2)。
这样制造的器件芯片收纳于专利文献3、4所记载的容器(pocket)形状的载带中而出厂、搬送，但由于在输送时施加振动等而产生半导体器件芯片在容器内部移动而与容器侧壁碰撞从而功能层发生剥离的新问题。
发明内容
由此，本发明的目的在于提供器件芯片的制造方法，能够抑制施加了冲击时功能层发生剥离。
根据本发明，提供器件芯片的制造方法，将晶片沿着间隔道分割成各个器件芯片，该晶片在由呈格子状形成于基板的正面上的多条该间隔道划分的多个区域内分别形成有器件，并且在该间隔道的正面上覆盖有膜，其中，该器件芯片的制造方法具有如下的步骤：膜去除步骤，将与该间隔道对应的区域的该膜去除；改质层形成步骤，在实施了该膜去除步骤之后，将对于该晶片具有透过性的波长的激光束的聚光点定位于该晶片的内部，从该晶片的背面侧沿着与去除了该膜的区域对应的区域照射激光束，从而在该晶片的内部形成改质层；以及分割步骤，在实施了该改质层形成步骤之后，对该晶片赋予外力而将该晶片分割成各个器件芯片，在该膜去除步骤中，将从该间隔道的宽度方向的端部至去除该膜的区域的距离设定为规定的上限值以下，以便在通过该分割步骤一个一个地进行了分割时的器件芯片的外缘部形成该基板露出的区域与覆盖有该膜的区域之间的阶梯差。
优选在该膜去除步骤中，将对于该膜具有吸收性的波长的激光束的聚光点定位于该膜上，并沿着该间隔道照射激光束而实施烧蚀加工，由此将该膜去除。
优选器件芯片的制造方法还具有如下的晶片支承步骤：在该膜去除步骤之前，在该晶片的背面侧粘贴带，并且通过环状的框架对该带的外周部进行支承，在该改质层形成步骤中，从实施了该晶片支承步骤的晶片的该带侧将聚光点定位于该晶片的内部而沿着该间隔道照射对于该晶片和该带具有透过性的波长的激光束，由此隔着该带而在该晶片的内部形成改质层。
根据本申请发明，能够抑制在施加了冲击时功能层发生剥离。
附图说明
图1是示出作为实施方式的器件芯片的制造方法的加工对象的晶片的一例的立体图。
图2是图1所示的晶片的主要部分的放大剖视图。
图3是示出实施方式的器件芯片的制造方法的流程的流程图。
图4是示出图3所示的膜去除步骤的一例的立体图。
图5是示出图3所示的膜去除步骤后的一个状态的晶片的主要部分的放大剖视图。
图6是示意性示出图3所示的膜去除步骤中的基于激光束的加工线的说明图。
图7是以局部剖面示出图3所示的改质层形成步骤的一个状态的侧视图。
图8是示出图3所示的改质层形成步骤后的一个状态的晶片的主要部分的剖视图。
图9是以局部剖面示出图3所示的分割步骤的一个状态的侧视图。
图10是以局部剖面示出图3所示的分割步骤的图9后的一个状态的侧视图。
图11是示出通过实施方式的器件芯片的制造方法制造的器件芯片的一例的立体图。
图12是示出变形例的器件芯片的制造方法的流程的流程图。
图13是示出图12所示的晶片支承步骤的一例的立体图。
图14是以局部剖面示出图12所示的改质层形成步骤的一个状态的侧视图。
标号说明
10：晶片；11：基板；12：正面；13：间隔道；14：器件；15：背面；16：膜；17：膜去除区域；18：距离；19：改质层；20：器件芯片；21：外缘部；30：激光束；31：聚光点；40：扩展片；60：带。
具体实施方式
以下，参照附图对本发明的实施方式进行详细说明。本发明并不被以下实施方式所记载的内容限定。另外，在以下所记载的构成要素中包含本领域技术人员能够容易想到的内容、实质上相同的内容。另外，以下所记载的结构可以适当组合。另外，可以在不脱离本发明的主旨的范围内进行结构的各种省略、置换或变更。
根据附图对本发明的实施方式的器件芯片的制造方法进行说明。首先，对作为实施方式的加工对象的晶片10的结构进行说明。图1是示出实施方式的器件芯片的制造方法的加工对象的晶片10的一例的立体图。图2是图1所示的晶片10的主要部分的剖视图。
如图1所示，晶片10是以硅、蓝宝石(Al2O3)、砷化镓(GaAs)或碳化硅(SiC)等作为基板11的圆板状的半导体晶片、光器件晶片等晶片。晶片10具有呈格子状设定于基板11的正面12上的多条间隔道13(分割预定线)以及形成于由间隔道13划分的区域中的器件14。
器件14例如是IC或LSI等集成电路、CCD(Charge Coupled Device，电感耦合元件)或CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)等图像传感器。将位于与形成有器件14的正面12相反的一侧的晶片10的面作为背面15。
另外，晶片10在基板11的正面12上覆盖有膜16。膜16是层叠有低介电常数绝缘体被膜(以下称为Low-k膜)和导电体膜的功能层，该低介电常数绝缘体被膜由SiOF、BSG(SiOB)等无机物系的膜或聚酰亚胺系、聚对二甲苯系等作为聚合物膜的有机物系的膜构成，该导电体膜由导电性的金属形成。Low-k膜与导电体膜层叠而形成器件14。导电体膜构成器件14的电路。因此，器件14由相互层叠的Low-k膜和层叠于Low-k膜间的导电体膜构成。
将晶片10沿着间隔道13分割成各个器件14而制造成器件芯片20(参照图11)。另外，在实施方式中，器件芯片20为正方形状，但也可以是长方形状。
接着，对实施方式的器件芯片的制造方法进行说明。图3是示出实施方式的器件芯片的制造方法的流程的流程图。如图3所示，实施方式的器件芯片的制造方法包含膜去除步骤101、改质层形成步骤102以及分割步骤103。
(膜去除步骤101)
图4是示出图3所示的膜去除步骤101的一例的立体图。图5是示出图3所示的膜去除步骤101后的一个状态的晶片10的主要部分的剖视图。图6是示意性示出图3所示的膜去除步骤101中的基于激光束30的加工线的说明图。膜去除步骤101是使晶片10的膜16侧露出而将与间隔道13对应的区域的膜16去除的步骤。
如图4所示，在实施方式的膜去除步骤101中，通过实施基于激光束30的烧蚀加工而将膜16去除。激光束30是对于膜16具有吸收性的波长的激光束。实施基于激光束30的激光加工的激光加工装置35具有：卡盘工作台36；激光束照射单元37；拍摄单元38；以及使卡盘工作台36和激光束照射单元37相对地移动的移动单元。
在膜去除步骤101中，首先将晶片10的背面15侧吸引保持于卡盘工作台36上。接着，通过移动单元使卡盘工作台36移动至加工位置。接着，利用拍摄单元38对晶片10进行拍摄，由此对间隔道13进行检测。若检测到了间隔道13，则进行晶片10的间隔道13与激光束照射单元37的照射部的对位即执行对准。
在膜去除步骤101中，一边使卡盘工作台36相对于激光束照射单元37相对地移动一边从晶片10的覆盖有膜16的那侧将聚光点31定位于晶片10的膜16上而照射脉冲状的激光束30。激光束30是对于膜16具有吸收性的波长的激光束。在膜去除步骤101中，沿着间隔道13照射将聚光点31定位于晶片10的膜16上的激光束30，由此将与间隔道13对应的区域的膜16去除。
此时，如图5所示，在膜去除步骤101中，将从间隔道13的宽度方向的端部至去除膜16的区域(膜去除区域17)的距离18设定为规定的上限值以下。另外，在实施方式中，间隔道13的宽度尺寸为80μm，规定的上限值例如为30μm。通过这样设定，在间隔道13上，在将膜16去除而基板11露出的膜去除区域17与覆盖有膜16的区域之间形成阶梯差。
另外，距离18的规定的上限值在膜去除区域17的宽度(各间隔道13的阶梯差间的距离)满足规定的条件的范围内进行设定。在将膜去除区域17宽幅地去除的情况下，在后述的改质层形成步骤102中，即使形成改质层19的位置在间隔道13的宽度方向上略微偏移，在以改质层19作为断裂起点而将晶片10分割时，也能够抑制分割不良。即，规定的条件包含即使考虑由于基板11等的激光束30的折射率、照射激光束30的激光束照射单元37的光学系统等限制所导致的改质层19形成位置的误差，也能够抑制由于误差所导致的分割不良。距离18优选为能够抑制由于使激光束30会聚于基板11内部的期望的位置而形成改质层19的位置的误差所导致的分割不良的最小限度的宽度的膜去除区域17的缘部与器件14之间的距离以下。
另外，在膜去除步骤101中，将距离18设定为规定的下限值以上。规定的下限值是比规定的上限值小的值，在间隔道13的宽度方向上至少大于激光束30的热影响区域的宽度与在后述的改质层形成步骤102中形成的改质层19的形成位置的误差之和。热影响区域是指：在对膜16照射激光束30而进行了烧蚀加工时所形成的槽的缘部处，膜16受到激光束30的热的影响而发生变质的区域。考虑热影响区域的宽度与改质层19的形成位置的误差而设定距离18，由此能够抑制器件14受到将膜16去除的激光束30的热影响和形成改质层19的激光束30的热影响。在实施方式中，优选将距离18例如设定为10μm以上。另外，考虑热影响区域的宽度与改质层19的形成位置的误差并且将距离18尽可能地设定得较小，由此能够以最大的去除宽度将膜16去除，不受到激光束30的热影响而能够使膜去除区域17极力靠近器件14。
另外，在膜去除步骤101中，如图6所示，使用形成圆形状的光斑32的窄光束以及形成椭圆形状或长方形状的光斑33的宽光束。更详细而言，在照射激光束30的区域内，以一次通行对间隔道13的宽度方向的两端部照射窄光束。另外，以二次通行对照射了窄光束的圆形状的光斑32之间的区域照射宽光束。
膜去除步骤101中的激光加工条件在晶片10的厚度为200μm的情况下，例如如下设定。
Figure BDA0003265529550000061
(改质层形成步骤102)
图7是以局部剖面示出图3所示的改质层形成步骤102的一个状态的侧视图。图8是示出图3所示的改质层形成步骤102后的一个状态的晶片10的主要部分的剖视图。改质层形成步骤102在实施了膜去除步骤101之后实施。改质层形成步骤102是沿着晶片10的与去除了膜16的区域对应的区域在晶片10的内部形成改质层19的步骤。
改质层19是指密度、折射率、机械强度或其他物理特性成为与周围的这些性质不同的状态的区域。改质层19例如是熔融处理区域、裂纹区域、绝缘破坏区域、折射率变化区域和这些区域混在的区域等。改质层19的机械强度等比晶片10的其他部分低。
如图7所示，在实施方式的改质层形成步骤102中，通过实施基于激光束30的隐形切割加工而形成改质层19。激光束30是对于晶片10具有透过性的波长的激光束。
在改质层形成步骤102中，首先将晶片10的覆盖有膜16的那侧吸引保持于卡盘工作台36。接着，通过移动单元使卡盘工作台36移动至加工位置。接着，利用拍摄单元38对晶片10进行拍摄，由此对间隔道13进行检测。若检测到了间隔道13，则进行晶片10的间隔道13与激光束照射单元37的照射部的对位即执行对准。
在改质层形成步骤102中，一边使卡盘工作台36相对于激光束照射单元37相对地移动一边从晶片10的背面15侧将聚光点31定位于晶片10的内部而照射脉冲状的激光束30。激光束30是对于晶片10具有透过性的波长的激光束。在改质层形成步骤102中，沿着与去除了膜16的区域对应的区域照射将聚光点31定位于晶片10的内部的激光束30，由此如图8所示那样在基板11的内部形成沿着间隔道13的改质层19。
另外，改质层形成步骤102中的激光加工条件例如如下设定。
Figure BDA0003265529550000071
(分割步骤103)
图9是以局部剖面示出图3所示的分割步骤103的一个状态的侧视图。图10是以局部剖面示出图3所示的分割步骤103的图9后的一个状态的侧视图。分割步骤103在实施了改质层形成步骤102之后实施。分割步骤103是对晶片10赋予外力而将晶片10分割成各个器件芯片20的步骤。
如图9所示，在实施方式的分割步骤103中，使粘贴于晶片10的背面15侧的扩展片40在面方向上且在放射方向上扩展，由此以改质层19作为断裂起点而将晶片10单片化成各个器件芯片20。在分割步骤103中，预先在晶片10的背面15上粘贴扩展片40。
扩展片40例如包含：基材层，其由具有扩展性的合成树脂形成；以及糊料层，其层叠于基材层且由具有扩展性和粘接性的合成树脂形成。扩展片40的外周粘贴于环状的框架41的背面侧。框架41具有比晶片10的外径大的开口，由金属或树脂等材质形成。晶片10定位于框架41的开口的规定的位置且晶片10的背面15粘贴于扩展片40的正面上，由此固定于扩展片40和框架41上。
如图9和图10所示，在实施方式的分割步骤103中，通过扩展装置50对扩展片40赋予面方向且放射方向的外力。扩展装置50具有卡盘工作台51、夹持部52、升降单元53、上推部件54以及滚轮部件55。上推部件54是在卡盘工作台51的外周且同轴地设置的圆筒形状。滚轮部件55旋转自如地设置于与卡盘工作台51的保持面相同的平面上或略微上方的位置且设置于上推部件54的上端。
如图9所示，在分割步骤103中，首先隔着扩展片40而将晶片10的背面15侧载置于卡盘工作台51的保持面上，并利用夹持部52对框架41的外周部进行固定。此时，滚轮部件55与框架41的内缘与晶片10的外缘之间的扩展片40抵接。
如图10所示，在分割步骤103中，接着通过升降单元53使卡盘工作台51和上推部件54一体地上升。此时，扩展片40的外周部隔着框架41而被夹持部52固定，因此框架41的内缘与晶片10的外缘之间的部分在面方向上扩展。另外，设置于上推部件54的上端的滚轮部件55缓和与扩展片40的摩擦。
在分割步骤103中，扩展片40扩展的结果是，呈放射状对扩展片40作用拉伸力。当对扩展片40作用放射状的拉伸力时，如图10所示，粘贴有扩展片40的晶片10以沿着间隔道13的改质层19作为断裂起点而分割成各个器件14，按照每个器件芯片20进行单片化。在将晶片10分割成器件芯片20之后，例如在拾取工序中，利用周知的拾取器从扩展片40拾取器件芯片20。
图11是示出通过实施方式的器件芯片的制造方法制造的器件芯片20的一例的立体图。在膜去除步骤101中，按照将间隔道13(参照图5等)的膜16去除而得的膜去除区域17距离间隔道13的宽度方向的端部的距离18成为规定的上限值以下的方式将膜16去除。
由此，在分割步骤103中各个分割得到的器件芯片20在外缘部21形成基板11露出的膜去除区域17与覆盖有膜16的区域之间的阶梯差。即，在覆盖有膜16的区域的端部与器件芯片20的外缘部21之间的距离存在余富，因此起到抑制膜16剥离的效果。
接着，对变形例的器件芯片的制造方法进行说明。图12是示出变形例的器件芯片的制造方法的流程的流程图。如图12所示，变形例的器件芯片的制造方法包含晶片支承步骤201、膜去除步骤202、改质层形成步骤203以及分割步骤204。
(晶片支承步骤201)
图13是示出图12所示的晶片支承步骤201的一例的立体图。晶片支承步骤201在膜去除步骤202之前实施。晶片支承步骤201是在晶片10的背面15侧粘贴带60并通过环状的框架61对带60的外周部进行支承的步骤。
带60是在后述的膜去除步骤202中用于将晶片10固定于框架61的粘接带。带60例如包含：基材层，其由合成树脂形成；以及糊料层，其层叠于基材层且由具有粘接性的合成树脂形成。另外，作为带60，也可以使用具有扩展性的扩展片。在该情况下，在后述的分割步骤204中，也可以使用带60作为扩展片40。
在晶片支承步骤201中，如图13所示，首先将带60粘贴于环状的框架61的背面侧。框架61具有比晶片10的外径大的开口，由金属或树脂等材质形成。在晶片支承步骤201中，接着将晶片10定位于框架61的开口的规定的位置，将背面15侧粘贴于带60上。由此，将晶片10固定于带60和框架61。
(膜去除步骤202)
变形例的膜去除步骤202的基本顺序与实施方式的膜去除步骤101相同。在变形例的膜去除步骤202中，在利用激光加工装置35的卡盘工作台36对晶片10进行保持时，借助带60而使背面15侧吸引保持于卡盘工作台36的保持面并通过夹持部39(参照图14)对框架61的外周部进行固定，在这点上与实施方式的膜去除步骤101不同。
(改质层形成步骤203)
图14是以局部剖面示出图12所示的改质层形成步骤203的一个状态的侧视图。改质层形成步骤203是隔着带60而在晶片10的内部形成改质层19的步骤。
如图14所示，在变形例的改质层形成步骤203中，与实施方式的改质层形成步骤102同样地通过实施基于激光束30的隐形切割加工而形成改质层19。激光束30是对于晶片10和带60具有透过性的波长的激光束。
在改质层形成步骤203中，首先将晶片10的覆盖有膜16的那侧吸引保持于卡盘工作台36，利用夹持部39对框架61的外周部进行固定。接着，通过移动单元使卡盘工作台36移动至加工位置。接着，利用拍摄单元38对晶片10进行拍摄，由此对间隔道13进行检测。若检测到了间隔道13，则进行晶片10的间隔道13与激光束照射单元37的照射部的对位即执行对准。
在改质层形成步骤203中，一边使卡盘工作台36相对于激光束照射单元37相对地移动一边从晶片10的带60侧将聚光点31定位于晶片10的内部而照射脉冲状的激光束30。激光束30是对于晶片10和带60具有透过性的波长的激光束。在改质层形成步骤203中，沿着与去除了膜16的区域对应的区域照射将聚光点31定位于晶片10的内部的激光束30，由此在基板11的内部形成沿着间隔道13的改质层19。
(分割步骤204)
变形例的分割步骤204是与实施方式的分割步骤103相同的顺序，因此省略了说明。另外，在晶片支承步骤201中粘贴的带60具有扩展性的情况下，可以将带60直接用作扩展片40。
如以上所说明的那样，在实施方式和变形例的器件芯片的制造方法中，使器件芯片20的去除了膜16(功能层)的膜去除区域17在间隔道13的宽度方向上的宽度比以往大。即，使覆盖有膜16的区域的端部与器件芯片20的外缘部21之间的距离比以往小，由此在器件芯片20的外缘部21形成基板11露出的膜去除区域17与覆盖有膜16的区域之间的阶梯差。由此，即使在所制造的器件芯片20的搬送中在载带内产生了振动，也能够避免功能层与容器侧壁碰撞。即使在施加了冲击时，也能够抑制膜16发生剥离，能够有助于降低品质不良。
另外，本发明并不限于上述实施方式。即，可以在不脱离本发明的主旨的范围内进行各种变形并实施。例如在实施方式和变形例的膜去除步骤101、202中，利用激光束30实施烧蚀加工而将膜16去除，但也可以利用基于刀具的切割加工而将膜16去除。

Claims (3)

1.一种器件芯片的制造方法，将晶片沿着间隔道分割成各个器件芯片，该晶片在由呈格子状形成于基板的正面上的多条该间隔道划分的多个区域内分别形成有器件，并且在该间隔道的正面上覆盖有膜，其特征在于，
该器件芯片的制造方法具有如下的步骤：
膜去除步骤，将与该间隔道对应的区域的该膜去除；
改质层形成步骤，在实施了该膜去除步骤之后，将对于该晶片具有透过性的波长的激光束的聚光点定位于该晶片的内部，从该晶片的背面侧沿着与去除了该膜的区域对应的区域照射激光束，从而在该晶片的内部形成改质层；以及
分割步骤，在实施了该改质层形成步骤之后，对该晶片赋予外力而将该晶片分割成各个器件芯片，
在该膜去除步骤中，将从该间隔道的宽度方向的端部至去除该膜的区域的距离设定为规定的上限值以下，以便在通过该分割步骤一个一个地进行了分割时的器件芯片的外缘部形成该基板露出的区域与覆盖有该膜的区域之间的阶梯差。
2.根据权利要求1所述的器件芯片的制造方法，其特征在于，
在该膜去除步骤中，将对于该膜具有吸收性的波长的激光束的聚光点定位于该膜上，并沿着该间隔道照射激光束而实施烧蚀加工，由此将该膜去除。
3.根据权利要求1或2所述的器件芯片的制造方法，其特征在于，
该器件芯片的制造方法还具有如下的晶片支承步骤：在该膜去除步骤之前，在该晶片的背面侧粘贴带，并通过环状的框架对该带的外周部进行支承，
在该改质层形成步骤中，从实施了该晶片支承步骤的晶片的该带侧将聚光点定位于该晶片的内部而沿着该间隔道照射对于该晶片和该带具有透过性的波长的激光束，由此隔着该带而在该晶片的内部形成改质层。
CN202111085885.6A 2020-09-25 2021-09-16 器件芯片的制造方法 Pending CN114256146A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-161305 2020-09-25
JP2020161305A JP2022054232A (ja) 2020-09-25 2020-09-25 デバイスチップの製造方法

Publications (1)

Publication Number Publication Date
CN114256146A true CN114256146A (zh) 2022-03-29

Family

ID=80789863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111085885.6A Pending CN114256146A (zh) 2020-09-25 2021-09-16 器件芯片的制造方法

Country Status (5)

Country Link
US (1) US20220102214A1 (zh)
JP (1) JP2022054232A (zh)
KR (1) KR20220041727A (zh)
CN (1) CN114256146A (zh)
TW (1) TW202213492A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07149393A (ja) 1993-11-24 1995-06-13 Hitachi Ltd 電子部品搬送テープ
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP2005019525A (ja) * 2003-06-24 2005-01-20 Disco Abrasive Syst Ltd 半導体チップの製造方法
JP5906265B2 (ja) 2014-03-03 2016-04-20 株式会社ディスコ ウエーハの分割方法
JP6638751B2 (ja) 2018-03-07 2020-01-29 住友ベークライト株式会社 カバーテープおよび電子部品包装体

Also Published As

Publication number Publication date
KR20220041727A (ko) 2022-04-01
US20220102214A1 (en) 2022-03-31
TW202213492A (zh) 2022-04-01
JP2022054232A (ja) 2022-04-06

Similar Documents

Publication Publication Date Title
CN108807253B (zh) 扩展方法、半导体装置的制造方法、及半导体装置
CN105047612B (zh) 晶片的加工方法
KR102177678B1 (ko) 웨이퍼의 가공 방법
JP4694845B2 (ja) ウエーハの分割方法
TWI598950B (zh) Wafer processing methods
KR101561359B1 (ko) 적층체, 및 그 적층체의 분리 방법
US20060220183A1 (en) Semiconductor wafer having multiple semiconductor elements and method for dicing the same
JP2005142398A (ja) 半導体ウエーハの分割方法
KR102349663B1 (ko) 웨이퍼의 가공 방법
US20120100696A1 (en) Workpiece dividing method
KR20140095424A (ko) 웨이퍼 가공 방법
JP2005209719A (ja) 半導体ウエーハの加工方法
KR20160088808A (ko) 웨이퍼의 가공 방법
KR20180048376A (ko) 웨이퍼의 가공 방법
KR102629098B1 (ko) 웨이퍼의 가공 방법
US9455149B2 (en) Plate-like object processing method
CN114256146A (zh) 器件芯片的制造方法
US20220331899A1 (en) Method of processing a substrate and system for processing a substrate
KR20190019839A (ko) 웨이퍼의 가공 방법
JP7479243B2 (ja) チップの製造方法
TWI801719B (zh) 元件晶片之形成方法
JP7486327B2 (ja) チップの製造方法
JP7344695B2 (ja) チップの製造方法
US20220102216A1 (en) Wafer processing method
JP2024031486A (ja) チップの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination