KR20220041727A - 디바이스 칩의 제조 방법 - Google Patents

디바이스 칩의 제조 방법 Download PDF

Info

Publication number
KR20220041727A
KR20220041727A KR1020210112647A KR20210112647A KR20220041727A KR 20220041727 A KR20220041727 A KR 20220041727A KR 1020210112647 A KR1020210112647 A KR 1020210112647A KR 20210112647 A KR20210112647 A KR 20210112647A KR 20220041727 A KR20220041727 A KR 20220041727A
Authority
KR
South Korea
Prior art keywords
wafer
film
laser beam
street
device chip
Prior art date
Application number
KR1020210112647A
Other languages
English (en)
Inventor
고이치 시게마츠
게이 다나카
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20220041727A publication Critical patent/KR20220041727A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/03—Observing, e.g. monitoring, the workpiece
    • B23K26/032—Observing, e.g. monitoring, the workpiece using optical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/70—Auxiliary operations or equipment
    • B23K26/702—Auxiliary equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Abstract

(과제) 충격이 가해졌을 때에 기능층이 박리되는 것을 억제할 수 있는 디바이스 칩의 제조 방법을 제공하는 것.
(해결 수단) 디바이스 칩의 제조 방법은, 스트리트에 대응한 영역의 막을 제거하는 막 제거 스텝과, 웨이퍼에 대하여 투과성을 갖는 파장의 레이저 빔의 집광점을 웨이퍼의 내부에 위치시키고, 웨이퍼의 이면측으로부터 막이 제거된 영역과 대응하는 영역을 따라 레이저 빔을 조사하여 웨이퍼의 내부에 개질층을 형성하는 개질층 형성 스텝과, 웨이퍼에 외력을 부여하여 웨이퍼를 개개의 디바이스 칩으로 분할하는 분할 스텝을 포함한다. 막 제거 스텝에서는, 분할 스텝에서 개개로 분할되었을 때의 디바이스 칩의 외측 가장자리부에, 기판이 노출된 영역과 막으로 피복되어 있는 영역의 단차가 형성되도록, 스트리트의 폭 방향의 단부로부터 막을 제거하는 영역까지의 거리를 소정 상한치 이하로 설정한다.

Description

디바이스 칩의 제조 방법{METHOD OF MANUFACTURING DEVICE CHIP}
본 발명은, 디바이스 칩의 제조 방법에 관한 것이다.
반도체 디바이스 칩은, 표면에 설정된 스트리트 (분할 예정 라인) 와, 스트리트에 의해 구획되는 디바이스를 갖는 웨이퍼를, 스트리트를 따라 분할하여 디바이스 별로 개편화하는 것에 의해 제조된다. 반도체 웨이퍼 등의 판상의 피가공물을 분할하는 방법으로는, 피가공물에 대하여 투과성을 갖는 파장의 펄스 레이저 광선을, 분할해야 하는 영역의 내부에 집광점을 맞추어 스트리트를 따라 조사함으로써 분할 기점 (개질층) 을 형성하는 방법이 알려져 있다 (특허문헌 1 참조).
일본 특허 제3408805호 일본 공개특허공보 2014-146810호 일본 공개특허공보 평7-149393호 일본 공개특허공보 2019-156405호
그런데, 최근에는, IC (Integrated Circuit), 또는 LSI (Large Scale Integration) 등의 반도체 칩의 처리 능력을 향상시키기 위해서, 실리콘 (Si) 등의 기판의 표면에, SiOF, BSG (SiOB) 등의 무기물계의 막이나 폴리이미드계, 파릴렌계 등의 폴리머막인 유기물계의 막으로 이루어지는 저유전율 절연체 피막 (Low-k 막) 과 디바이스를 형성하는 기능막이 적층된 반도체 웨이퍼나, 스트리트 상에 TEG (Test Element Group) 라고 칭하는 금속 등으로 형성된 도전체막이 적층된 금속 패턴을 부분적으로 배치 형성하고, 웨이퍼를 분할하기 전에 금속 패턴을 통하여 디바이스의 기능을 테스트하도록 구성한 반도체 웨이퍼가 실용화되어 있다.
이와 같은 기판의 표면에 Low-k 막이 적층된 웨이퍼나 스트리트에 TEG 가 배치 형성된 웨이퍼는, 기판의 내부에 분할 기점이 되는 개질층을 형성한 후에 외력을 부여하는 방법을 사용해도, Low-k 막이나 TEG 를 확실하게 파단할 수 없어, 기능층이 박리하여 개개의 디바이스 칩의 품질을 저하시키게 되는 문제가 있었다.
이 문제에 대하여, 기판에 대하여 투과성을 갖는 파장의 레이저 광선에 의해 개질층을 형성하기 전에, 기판에 적층된 기능층에 대하여 흡수성을 갖는 파장의 레이저 광선을 조사하는 방법이 제안되어 있다 (특허문헌 2 참조).
이와 같이 제조된 디바이스 칩은, 특허문헌 3, 4 에 기재된 포켓 형상의 캐리어 테이프에 수용되어 출하, 반송되는데, 수송시에 진동 등이 가해짐으로써, 포켓 내부에서 반도체 디바이스 칩이 움직여 포켓 측벽과 충돌하여, 기능층이 박리된다는 새로운 문제가 발생하였다.
따라서, 본 발명의 목적은, 충격이 가해졌을 때에 기능층이 박리되는 것을 억제할 수 있는 디바이스 칩의 제조 방법을 제공하는 것이다.
본 발명에 의하면, 기판의 표면에 격자상으로 형성된 복수의 스트리트에 의해 구획된 복수의 영역에 각각 디바이스가 형성되어 있음과 함께, 그 스트리트의 표면에 막이 피복되어 있는 웨이퍼를 그 스트리트를 따라 개개의 디바이스 칩으로 분할하는 디바이스 칩의 제조 방법으로서, 그 스트리트에 대응한 영역의 그 막을 제거하는 막 제거 스텝과, 그 막 제거 스텝을 실시한 후, 그 웨이퍼에 대하여 투과성을 갖는 파장의 레이저 빔의 집광점을 그 웨이퍼의 내부에 위치시키고, 그 웨이퍼의 이면측으로부터 그 막이 제거된 영역과 대응하는 영역을 따라 레이저 빔을 조사하여, 그 웨이퍼의 내부에 개질층을 형성하는 개질층 형성 스텝과, 그 개질층 형성 스텝을 실시한 후, 그 웨이퍼에 외력을 부여하여 그 웨이퍼를 개개의 디바이스 칩으로 분할하는 분할 스텝을 구비하고, 그 막 제거 스텝에서는, 그 분할 스텝에서 개개로 분할되었을 때의 디바이스 칩의 외측 가장자리부에, 그 기판이 노출된 영역과 그 막으로 피복되어 있는 영역의 단차가 형성되도록, 그 스트리트의 폭 방향의 단부로부터 그 막을 제거하는 영역까지의 거리를 소정 상한치 이하로 설정하는 디바이스 칩의 제조 방법이 제공된다.
바람직하게는, 그 막 제거 스텝은, 그 막에 대하여 흡수성을 갖는 파장의 레이저 빔의 집광점을 그 막 상에 위치시키고, 그 스트리트를 따라 레이저 빔을 조사하여 어블레이션 가공을 실시함으로써 그 막을 제거한다.
바람직하게는, 디바이스 칩의 제조 방법은, 그 막 제거 스텝 전에, 그 웨이퍼의 이면측에 테이프를 첩착하고, 그 테이프의 외주부를 환상의 프레임에 의해 지지하는 웨이퍼 지지 스텝을 추가로 포함하고, 그 개질층 형성 스텝은, 그 웨이퍼 지지 스텝이 실시된 웨이퍼의 그 테이프측으로부터, 그 웨이퍼 및 그 테이프에 대하여 투과성을 갖는 파장의 레이저 빔을 그 웨이퍼의 내부에 집광점을 위치시켜 그 스트리트를 따라 조사함으로써, 그 테이프 너머로 그 웨이퍼 내부에 개질층을 형성한다.
본원 발명에 의하면, 충격이 가해졌을 때에 기능층이 박리되는 것을 억제할 수 있다.
도 1 은, 실시형태에 관련된 디바이스 칩의 제조 방법의 가공 대상의 웨이퍼의 일례를 나타내는 사시도이다.
도 2 는, 도 1 에 나타내는 웨이퍼의 주요부의 확대 단면도이다.
도 3 은, 실시형태에 관련된 디바이스 칩의 제조 방법의 흐름을 나타내는 플로 차트이다.
도 4 는, 도 3 에 나타내는 막 제거 스텝의 일례를 나타내는 사시도이다.
도 5 는, 도 3 에 나타내는 막 제거 스텝 후의 일 상태를 나타내는 웨이퍼의 주요부의 확대 단면도이다.
도 6 은, 도 3 에 나타내는 막 제거 스텝에 있어서의 레이저 빔에 의한 가공 라인을 모식적으로 나타내는 설명도이다.
도 7 은, 도 3 에 나타내는 개질층 형성 스텝의 일 상태를 일부 단면으로 나타내는 측면도이다.
도 8 은, 도 3 에 나타내는 개질층 형성 스텝 후의 일 상태를 나타내는 웨이퍼의 주요부의 단면도이다.
도 9 는, 도 3 에 나타내는 분할 스텝의 일 상태를 일부 단면으로 나타내는 측면도이다.
도 10 은, 도 3 에 나타내는 분할 스텝의 도 9 후의 일 상태를 일부 단면으로 나타내는 측면도이다.
도 11 은, 실시형태에 관련된 디바이스 칩의 제조 방법에 의해 제조된 디바이스 칩의 일례를 나타내는 사시도이다.
도 12 는, 변형예에 관련된 디바이스 칩의 제조 방법의 흐름을 나타내는 플로 차트이다.
도 13 은, 도 12 에 나타내는 웨이퍼 지지 스텝의 일례를 나타내는 사시도이다.
도 14 는, 도 12 에 나타내는 개질층 형성 스텝의 일 상태를 일부 단면으로 나타내는 측면도이다.
이하, 본 발명의 실시형태에 대하여, 도면을 참조하면서 상세하게 설명한다. 이하의 실시형태에 기재한 내용에 의해 본 발명이 한정되는 것은 아니다. 또한, 이하에 기재한 구성 요소에는, 당업자가 용이하게 상정할 수 있는 것, 실질적으로 동일한 것이 포함된다. 또한, 이하에 기재한 구성은 적절히 조합하는 것이 가능하다. 또한, 본 발명의 요지를 일탈하지 않는 범위에서 구성의 여러 가지의 생략, 치환 또는 변경을 실시할 수 있다.
본 발명의 실시형태에 관련된 디바이스 칩의 제조 방법에 대하여, 도면에 기초하여 설명한다. 먼저, 실시형태의 가공 대상인 웨이퍼 (10) 의 구성에 대하여 설명한다. 도 1 은, 실시형태에 관련된 디바이스 칩의 제조 방법의 가공 대상의 웨이퍼 (10) 의 일례를 나타내는 사시도이다. 도 2 는, 도 1 에 나타내는 웨이퍼 (10) 의 주요부의 단면도이다.
도 1 에 나타내는 바와 같이, 웨이퍼 (10) 는, 실리콘, 사파이어 (Al2O3), 갈륨비소 (GaAs) 또는 탄화규소 (SiC) 등을 기판 (11) 으로 하는 원판상의 반도체 웨이퍼, 광 디바이스 웨이퍼 등의 웨이퍼이다. 웨이퍼 (10) 는, 기판 (11) 의 표면 (12) 에 격자상으로 설정된 복수의 스트리트 (13) (분할 예정 라인) 와, 스트리트 (13) 에 의해 구획된 영역에 형성된 디바이스 (14) 를 가지고 있다.
디바이스 (14) 는, 예를 들어, IC, 또는 LSI 등의 집적 회로, CCD (Charge Coupled Device), 또는 CMOS (Complementary Metal Oxide Semiconductor) 등의 이미지 센서이다. 디바이스 (14) 가 형성된 표면 (12) 과 반대측에 위치하는 웨이퍼 (10) 의 면을 이면 (15) 으로 한다.
또한, 웨이퍼 (10) 는, 기판 (11) 의 표면 (12) 에 막 (16) 이 피복되어 있다. 막 (16) 은, SiOF, BSG (SiOB) 등의 무기물계의 막이나 폴리이미드계, 파릴렌계 등의 폴리머막인 유기물계의 막으로 이루어지는 저유전율 절연체 피막 (이하, Low-k 막이라고 부른다) 과, 도전성의 금속에 의해 구성된 도전체막이 적층되는 기능층이다. Low-k 막은, 도전체막과 적층되어, 디바이스 (14) 를 형성한다. 도전체막은, 디바이스 (14) 의 회로를 구성한다. 이 때문에, 디바이스 (14) 는, 서로 적층된 Low-k 막과, Low-k 막 사이에 적층된 도전체막에 의해 구성된다.
웨이퍼 (10) 는, 스트리트 (13) 를 따라 개개의 디바이스 (14) 로 분할되어, 디바이스 칩 (20) (도 11 참조) 으로 제조된다. 또한, 디바이스 칩 (20) 은, 실시형태에 있어서, 정방 형상이지만, 장방 형상이어도 된다.
다음으로, 실시형태에 관련된 디바이스 칩의 제조 방법을 설명한다. 도 3 은, 실시형태에 관련된 디바이스 칩의 제조 방법의 흐름을 나타내는 플로 차트이다. 실시형태의 디바이스 칩의 제조 방법은, 도 3 에 나타내는 바와 같이, 막 제거 스텝 101 과, 개질층 형성 스텝 102 와, 분할 스텝 103 을 포함한다.
(막 제거 스텝 101)
도 4 는, 도 3 에 나타내는 막 제거 스텝 101 의 일례를 나타내는 사시도이다. 도 5 는, 도 3 에 나타내는 막 제거 스텝 101 후의 일 상태를 나타내는 웨이퍼 (10) 의 주요부의 단면도이다. 도 6 은, 도 3 에 나타내는 막 제거 스텝 101 에 있어서의 레이저 빔 (30) 에 의한 가공 라인을 모식적으로 나타내는 설명도이다. 막 제거 스텝 101 은, 웨이퍼 (10) 의 막 (16) 측을 노출시켜 스트리트 (13) 에 대응한 영역의 막 (16) 을 제거하는 스텝이다.
도 4 에 나타내는 바와 같이, 실시형태의 막 제거 스텝 101 에서는, 레이저 빔 (30) 에 의한 어블레이션 가공을 실시하는 것에 의해 막 (16) 을 제거한다. 레이저 빔 (30) 은, 막 (16) 에 대하여 흡수성을 갖는 파장의 레이저 빔이다. 레이저 빔 (30) 에 의한 레이저 가공을 실시하는 레이저 가공 장치 (35) 는, 척 테이블 (36) 과, 레이저 빔 조사 유닛 (37) 과, 촬상 유닛 (38) 과, 척 테이블 (36) 과 레이저 빔 조사 유닛 (37) 을 상대적으로 이동시키는 이동 유닛을 구비한다.
막 제거 스텝 101 에서는, 먼저, 웨이퍼 (10) 의 이면 (15) 측을 척 테이블 (36) 에 흡인 유지한다. 다음으로, 이동 유닛에 의해 척 테이블 (36) 을 가공 위치까지 이동시킨다. 다음으로, 촬상 유닛 (38) 으로 웨이퍼 (10) 를 촬상함으로써, 스트리트 (13) 를 검출한다. 스트리트 (13) 가 검출되면, 웨이퍼 (10) 의 스트리트 (13) 와, 레이저 빔 조사 유닛 (37) 의 조사부의 위치 맞춤을 실시하는 얼라인먼트를 수행한다.
막 제거 스텝 101 에서는, 레이저 빔 조사 유닛 (37) 에 대하여 척 테이블 (36) 을 상대적으로 이동시키면서, 웨이퍼 (10) 의 막 (16) 이 피복되어 있는 측으로부터 펄스상의 레이저 빔 (30) 을, 웨이퍼 (10) 의 막 (16) 상에 집광점 (31) 을 위치시켜 조사한다. 레이저 빔 (30) 은, 막 (16) 에 대하여 흡수성을 갖는 파장의 레이저 빔이다. 막 제거 스텝 101 에서는, 웨이퍼 (10) 의 막 (16) 상에 집광점 (31) 을 위치시킨 레이저 빔 (30) 을, 스트리트 (13) 를 따라 조사함으로써, 스트리트 (13) 에 대응한 영역의 막 (16) 을 제거한다.
이 때, 도 5 에 나타내는 바와 같이, 막 제거 스텝 101 에서는, 스트리트 (13) 의 폭 방향의 단부로부터 막 (16) 을 제거하는 영역 (막 제거 영역 (17)) 까지의 거리 (18) 를, 소정 상한치 이하로 설정한다. 또한, 실시형태에 있어서, 스트리트 (13) 의 폭 치수는, 80 ㎛ 이고, 소정 상한치는, 예를 들어, 30 ㎛ 이다. 이와 같이 설정함으로써, 스트리트 (13) 에 있어서, 막 (16) 을 제거하여 기판 (11) 이 노출된 막 제거 영역 (17) 과, 막 (16) 으로 피복되어 있는 영역 사이에는, 단차가 형성된다.
또한, 거리 (18) 의 소정 상한치는, 막 제거 영역 (17) 의 폭 (각 스트리트 (13) 의 단차간의 거리) 이 소정 조건을 만족하는 범위에서 설정된다. 막 제거 영역 (17) 이 폭넓게 제거되어 있는 경우, 후술하는 개질층 형성 스텝 102 에 있어서, 개질층 (19) 을 형성하는 위치가 스트리트 (13) 의 폭 방향으로 약간 어긋나 있어도, 개질층 (19) 을 파단 기점으로 하여 웨이퍼 (10) 를 분할할 때에, 분할 불량을 억제할 수 있다. 즉, 소정 조건이란, 기판 (11) 등의 레이저 빔 (30) 의 굴절률, 레이저 빔 (30) 을 조사하는 레이저 빔 조사 유닛 (37) 의 광학계 등의 제한에 의한 개질층 (19) 형성 위치의 오차를 고려해도, 오차에 의한 분할 불량을 억제할 수 있는 것을 포함한다. 거리 (18) 는, 기판 (11) 내부의 원하는 위치에 레이저 빔 (30) 을 집광시켜 개질층 (19) 을 형성하는 위치의 오차에 의한 분할 불량을 억제하는 것이 가능한 최소한의 폭의 막 제거 영역 (17) 의 가장자리와 디바이스 (14) 의 거리 이하로 하는 것이 바람직하다.
또한, 막 제거 스텝 101 에서는, 거리 (18) 를, 소정 하한치 이상으로 설정한다. 소정 하한치는, 소정 상한치보다 작은 값으로서, 스트리트 (13) 의 폭 방향에 있어서, 레이저 빔 (30) 의 열 영향 영역의 폭과, 후술하는 개질층 형성 스텝 102 에서 형성하는 개질층 (19) 의 형성 위치의 오차의 합보다 적어도 크다. 열 영향 영역이란, 레이저 빔 (30) 을 막 (16) 에 조사하여 어블레이션 가공을 했을 때에 형성되는 홈의 가장자리에 있어서, 막 (16) 이 레이저 빔 (30) 의 열의 영향을 받아 변질되는 영역이다. 열 영향 영역의 폭과 개질층 (19) 의 형성 위치의 오차를 고려하여 거리 (18) 를 설정함으로써, 막 (16) 을 제거하는 레이저 빔 (30) 의 열 영향 및 개질층 (19) 을 형성하는 레이저 빔 (30) 의 열 영향을, 디바이스 (14) 가 받는 것을 억제할 수 있다. 실시형태에 있어서는, 거리 (18) 를 예를 들어, 10 ㎛ 이상으로 설정하는 것이 바람직하다. 또한, 열 영향 영역의 폭과 개질층 (19) 의 형성 위치의 오차를 고려하면서 거리 (18) 를 가능한 한 작게 설정함으로써, 최대의 제거 폭으로 막 (16) 을 제거할 수 있고, 레이저 빔 (30) 의 열 영향을 받지 않고, 막 제거 영역 (17) 을 최대한 디바이스 (14) 에 접근시킬 수 있다.
또한, 막 제거 스텝 101 에 있어서는, 도 6 에 나타내는 바와 같이, 원 형상의 스폿 (32) 을 형성하는 네로우 빔과, 타원 형상 또는 장방 형상의 스폿 (33) 을 형성하는 와이드 빔을 사용한다. 보다 상세하게는, 레이저 빔 (30) 을 조사하는 영역에 있어서, 스트리트 (13) 의 폭 방향의 양단부에는, 네로우 빔을 1 패스로 조사한다. 또한, 네로우 빔을 조사한 원 형상의 스폿 (32) 사이의 영역에는, 와이드 빔을 2 패스로 조사한다.
막 제거 스텝 101 에 있어서의 레이저 가공 조건은, 웨이퍼 (10) 의 두께가 200 ㎛ 인 경우, 예를 들어, 이하와 같이 설정된다.
파장 : 355 ㎚
출력 : 2 W
주파수 : 200 ㎑
이송 속도 : 500 ㎜/s
와이드 빔 폭 : 25 ㎛
(개질층 형성 스텝 102)
도 7 은, 도 3 에 나타내는 개질층 형성 스텝 102 의 일 상태를 일부 단면으로 나타내는 측면도이다. 도 8 은, 도 3 에 나타내는 개질층 형성 스텝 102 후의 일 상태를 나타내는 웨이퍼 (10) 의 주요부의 단면도이다. 개질층 형성 스텝 102 는, 막 제거 스텝 101 을 실시한 후에 실시된다. 개질층 형성 스텝 102 는, 웨이퍼 (10) 의 막 (16) 이 제거된 영역과 대응하는 영역을 따라 웨이퍼 (10) 의 내부에 개질층 (19) 을 형성하는 스텝이다.
개질층 (19) 이란, 밀도, 굴절률, 기계적 강도 또는 그 밖의 물리적 특성이 주위의 그것과는 상이한 상태가 된 영역을 의미한다. 개질층 (19) 은, 예를 들어, 용융 처리 영역, 크랙 영역, 절연 파괴 영역, 굴절률 변화 영역, 및 이들 영역이 혼재한 영역 등이다. 개질층 (19) 은, 웨이퍼 (10) 의 다른 부분보다 기계적인 강도 등이 낮다.
도 7 에 나타내는 바와 같이, 실시형태의 개질층 형성 스텝 102 에서는, 레이저 빔 (30) 에 의한 스텔스 다이싱 가공을 실시함으로써 개질층 (19) 을 형성한다. 레이저 빔 (30) 은, 웨이퍼 (10) 에 대하여 투과성을 갖는 파장의 레이저 빔이다.
개질층 형성 스텝 102 에서는, 먼저, 웨이퍼 (10) 의 막 (16) 이 피복되어 있는 측을 척 테이블 (36) 에 흡인 유지한다. 다음으로, 이동 유닛에 의해 척 테이블 (36) 을 가공 위치까지 이동시킨다. 다음으로, 촬상 유닛 (38) 으로 웨이퍼 (10) 를 촬상함으로써, 스트리트 (13) 를 검출한다. 스트리트 (13) 가 검출되면, 웨이퍼 (10) 의 스트리트 (13) 와, 레이저 빔 조사 유닛 (37) 의 조사부의 위치 맞춤을 실시하는 얼라인먼트를 수행한다.
개질층 형성 스텝 102 에서는, 레이저 빔 조사 유닛 (37) 에 대하여 척 테이블 (36) 을 상대적으로 이동시키면서, 웨이퍼 (10) 의 이면 (15) 측으로부터 펄스상의 레이저 빔 (30) 을, 웨이퍼 (10) 의 내부에 집광점 (31) 을 위치시켜 조사한다. 레이저 빔 (30) 은, 웨이퍼 (10) 에 대하여 투과성을 갖는 파장의 레이저 빔이다. 개질층 형성 스텝 102 에서는, 웨이퍼 (10) 의 내부에 집광점 (31) 을 위치시킨 레이저 빔 (30) 을, 막 (16) 이 제거된 영역과 대응하는 영역을 따라 조사함으로써, 도 8 에 나타내는 바와 같이, 기판 (11) 의 내부에 스트리트 (13) 를 따른 개질층 (19) 이 형성된다.
또한, 개질층 형성 스텝 102 에 있어서의 레이저 가공 조건은, 예를 들어, 이하와 같이 설정된다.
파장 : 1064 ㎚
출력 : 0.5 W
주파수 : 100 ㎑
전송 속도 : 200 ㎜/s
(분할 스텝 103)
도 9 는, 도 3 에 나타내는 분할 스텝 103 의 일 상태를 일부 단면으로 나타내는 측면도이다. 도 10 은, 도 3 에 나타내는 분할 스텝 103 의 도 9 후의 일 상태를 일부 단면으로 나타내는 측면도이다. 분할 스텝 103 은, 개질층 형성 스텝 102 를 실시한 후에 실시된다. 분할 스텝 103 은, 웨이퍼 (10) 에 외력을 부여하여 웨이퍼 (10) 를 개개의 디바이스 칩 (20) 으로 분할하는 스텝이다.
도 9 에 나타내는 바와 같이, 실시형태의 분할 스텝 103 에서는, 웨이퍼 (10) 의 이면 (15) 측에 첩착한 익스팬드 시트 (40) 를 면 방향 그리고 방사 방향으로 확장함으로써, 개질층 (19) 을 파단 기점으로 하여 개개의 디바이스 칩 (20) 으로 개편화한다. 분할 스텝 103 에서는, 미리, 웨이퍼 (10) 의 이면 (15) 에 익스팬드 시트 (40) 를 첩착한다.
익스팬드 시트 (40) 는, 예를 들어, 익스팬드성을 갖는 합성 수지로 구성된 기재층과, 기재층에 적층되고 또한 익스팬드성 및 점착성을 갖는 합성 수지로 구성된 점착제층을 포함한다. 익스팬드 시트 (40) 는, 외주가 환상의 프레임 (41) 의 이면측에 첩착된다. 프레임 (41) 은, 웨이퍼 (10) 의 외경보다 큰 개구를 갖고, 금속이나 수지 등의 재질로 구성된다. 웨이퍼 (10) 는, 프레임 (41) 의 개구의 소정 위치에 위치 결정되고, 웨이퍼 (10) 의 이면 (15) 이 익스팬드 시트 (40) 의 표면에 첩착됨으로써, 익스팬드 시트 (40) 및 프레임 (41) 에 고정된다.
도 9 및 도 10 에 나타내는 바와 같이, 실시형태의 분할 스텝 103 에서는, 확장 장치 (50) 에 의해, 익스팬드 시트 (40) 에 면 방향 그리고 방사 방향의 외력을 부여한다. 확장 장치 (50) 는, 척 테이블 (51) 과, 클램프부 (52) 와, 승강 유닛 (53) 과, 밀어올림 부재 (54) 와, 롤러 부재 (55) 를 구비한다. 밀어올림 부재 (54) 는, 척 테이블 (51) 의 외주 그리고 동축에 형성되는 원통 형상이다. 롤러 부재 (55) 는, 척 테이블 (51) 의 유지면과 동일 평면 상 또는 약간 상방, 그리고 밀어올림 부재 (54) 의 상단에, 자유롭게 회전할 수 있도록 형성된다.
도 9 에 나타내는 바와 같이, 분할 스텝 103 에서는, 먼저, 익스팬드 시트 (40) 를 개재하여 웨이퍼 (10) 의 이면 (15) 측을 척 테이블 (51) 의 유지면에 재치 (載置) 하고, 프레임 (41) 의 외주부를 클램프부 (52) 로 고정시킨다. 이 때, 롤러 부재 (55) 는, 프레임 (41) 의 내측 가장자리와 웨이퍼 (10) 의 외측 가장자리 사이의 익스팬드 시트 (40) 에 맞닿는다.
도 10 에 나타내는 바와 같이, 분할 스텝 103 에서는, 다음으로, 승강 유닛 (53) 에 의해, 척 테이블 (51) 및 밀어올림 부재 (54) 를 일체적으로 상승시킨다. 이 때, 익스팬드 시트 (40) 는, 외주부가 프레임 (41) 을 개재하여 클램프부 (52) 로 고정되어 있기 때문에, 프레임 (41) 의 내측 가장자리와 웨이퍼 (10) 의 외측 가장자리 사이의 부분이 면 방향으로 확장된다. 또한, 밀어올림 부재 (54) 의 상단에 형성된 롤러 부재 (55) 가 익스팬드 시트 (40) 와의 마찰을 완화시킨다.
분할 스텝 103 에서는, 익스팬드 시트 (40) 의 확장의 결과, 익스팬드 시트 (40) 에 방사상으로 인장력이 작용한다. 익스팬드 시트 (40) 에 방사상의 인장력이 작용하면, 도 10 에 나타내는 바와 같이, 익스팬드 시트 (40) 가 첩착된 웨이퍼 (10) 가, 스트리트 (13) 를 따른 개질층 (19) 을 파단 기점으로 하여, 개개의 디바이스 (14) 별로 분할되어, 디바이스 칩 (20) 별로 개편화된다. 웨이퍼 (10) 가 디바이스 칩 (20) 으로 분할된 후에는, 예를 들어, 픽업 공정에 있어서, 주지의 픽커로 익스팬드 시트 (40) 로부터 디바이스 칩 (20) 이 픽업된다.
도 11 은, 실시형태에 관련된 디바이스 칩의 제조 방법에 의해 제조된 디바이스 칩 (20) 의 일례를 나타내는 사시도이다. 막 제거 스텝 101 에 있어서, 스트리트 (13) (도 5 등 참조) 의 막 (16) 을 제거한 막 제거 영역 (17) 은, 스트리트 (13) 의 폭 방향의 단부로부터의 거리 (18) 가 소정 상한치 이하가 되도록 막 (16) 이 제거되었다.
이로써, 분할 스텝 103 에서 개개로 분할된 디바이스 칩 (20) 은, 외측 가장자리부 (21) 에, 기판 (11) 이 노출된 막 제거 영역 (17) 과 막 (16) 으로 피복되어 있는 영역의 단차가 형성된다. 즉, 막 (16) 으로 피복되어 있는 영역의 단부와, 디바이스 칩 (20) 의 외측 가장자리부 (21) 사이의 거리에 여유가 있기 때문에, 막 (16) 이 박리되는 것을 억제하는 효과를 발휘한다.
다음으로, 변형예에 관련된 디바이스 칩의 제조 방법을 설명한다. 도 12 는, 변형예에 관련된 디바이스 칩의 제조 방법의 흐름을 나타내는 플로 차트이다. 변형예의 디바이스 칩의 제조 방법은, 도 12 에 나타내는 바와 같이, 웨이퍼 지지 스텝 201 과, 막 제거 스텝 202 와, 개질층 형성 스텝 203 과, 분할 스텝 204 를 포함한다.
(웨이퍼 지지 스텝 201)
도 13 은, 도 12 에 나타내는 웨이퍼 지지 스텝 201 의 일례를 나타내는 사시도이다. 웨이퍼 지지 스텝 201 은, 막 제거 스텝 202 전에 실시된다. 웨이퍼 지지 스텝 201 은, 웨이퍼 (10) 의 이면 (15) 측에 테이프 (60) 를 첩착하고, 테이프 (60) 의 외주부를 환상의 프레임 (61) 에 의해 지지하는 스텝이다.
테이프 (60) 는, 후술하는 막 제거 스텝 202 에 있어서, 웨이퍼 (10) 를 프레임 (61) 에 고정시키기 위한 점착 테이프이다. 테이프 (60) 는, 예를 들어, 합성 수지로 구성된 기재층과, 기재층에 적층되고 또한 점착성을 갖는 합성 수지로 구성된 점착제층을 포함한다. 또한, 테이프 (60) 로서, 익스팬드성을 갖는 익스팬드 시트를 사용해도 된다. 이 경우, 후술하는 분할 스텝 204 에 있어서, 익스팬드 시트 (40) 로서 테이프 (60) 를 사용해도 된다.
웨이퍼 지지 스텝 201 에서는, 도 13 에 나타내는 바와 같이, 먼저, 테이프 (60) 를, 환상의 프레임 (61) 의 이면측에 첩착한다. 프레임 (61) 은, 웨이퍼 (10) 의 외경보다 큰 개구를 갖고, 금속이나 수지 등의 재질로 구성된다. 웨이퍼 지지 스텝 201 에서는, 다음으로, 웨이퍼 (10) 를 프레임 (61) 의 개구의 소정 위치에 위치 결정하고, 이면 (15) 측을 테이프 (60) 에 첩착시킨다. 이로써, 웨이퍼 (10) 를 테이프 (60) 및 프레임 (61) 에 고정시킨다.
(막 제거 스텝 202)
변형예의 막 제거 스텝 202 의 기본적인 순서는, 실시형태의 막 제거 스텝 101 과 동일하다. 변형예의 막 제거 스텝 202 에서는, 웨이퍼 (10) 를 레이저 가공 장치 (35) 의 척 테이블 (36) 로 유지할 때에, 테이프 (60) 를 개재하여 이면 (15) 측을 척 테이블 (36) 의 유지면에 흡인 유지시키고, 클램프부 (39) (도 14 참조) 에 의해 프레임 (61) 의 외주부를 고정시키는 점에서, 실시형태의 막 제거 스텝 101 과 상이하다.
(개질층 형성 스텝 203)
도 14 는, 도 12 에 나타내는 개질층 형성 스텝 203 의 일 상태를 일부 단면으로 나타내는 측면도이다. 개질층 형성 스텝 203 은, 테이프 (60) 너머로 웨이퍼 (10) 의 내부에 개질층 (19) 을 형성하는 스텝이다.
도 14 에 나타내는 바와 같이, 변형예의 개질층 형성 스텝 203 에서는, 실시형태의 개질층 형성 스텝 102 와 마찬가지로, 레이저 빔 (30) 에 의한 스텔스 다이싱 가공을 실시함으로써 개질층 (19) 을 형성한다. 레이저 빔 (30) 은, 웨이퍼 (10) 및 테이프 (60) 에 대하여 투과성을 갖는 파장의 레이저 빔이다.
개질층 형성 스텝 203 에서는, 먼저, 웨이퍼 (10) 의 막 (16) 이 피복되어 있는 측을 척 테이블 (36) 에 흡인 유지하고, 프레임 (61) 의 외주부를 클램프부 (39) 로 고정시킨다. 다음으로, 이동 유닛에 의해 척 테이블 (36) 을 가공 위치까지 이동시킨다. 다음으로, 촬상 유닛 (38) 으로 웨이퍼 (10) 를 촬상함으로써, 스트리트 (13) 를 검출한다. 스트리트 (13) 가 검출되면, 웨이퍼 (10) 의 스트리트 (13) 와, 레이저 빔 조사 유닛 (37) 의 조사부의 위치 맞춤을 실시하는 얼라인먼트를 수행한다.
개질층 형성 스텝 203 에서는, 레이저 빔 조사 유닛 (37) 에 대하여 척 테이블 (36) 을 상대적으로 이동시키면서, 웨이퍼 (10) 의 테이프 (60) 측으로부터 펄스상의 레이저 빔 (30) 을, 웨이퍼 (10) 의 내부에 집광점 (31) 을 위치시켜 조사한다. 레이저 빔 (30) 은, 웨이퍼 (10) 및 테이프 (60) 에 대하여 투과성을 갖는 파장의 레이저 빔이다. 개질층 형성 스텝 203 에서는, 웨이퍼 (10) 의 내부에 집광점 (31) 을 위치시킨 레이저 빔 (30) 을, 막 (16) 이 제거된 영역과 대응하는 영역을 따라 조사함으로써, 기판 (11) 의 내부에 스트리트 (13) 를 따른 개질층 (19) 이 형성된다.
(분할 스텝 204)
변형예의 분할 스텝 204 는, 실시형태의 분할 스텝 103 과 동일한 순서이기 때문에, 설명을 생략한다. 또한, 웨이퍼 지지 스텝 201 에서 첩착한 테이프 (60) 가, 익스팬드성을 갖는 것인 경우, 익스팬드 시트 (40) 로서 그대로 사용해도 된다.
이상 설명한 바와 같이, 실시형태 및 변형예의 디바이스 칩의 제조 방법에서는, 디바이스 칩 (20) 의 막 (16) (기능층) 을 제거한 막 제거 영역 (17) 의 스트리트 (13) 의 폭 방향의 폭을 종래보다 크게 하고 있다. 즉, 막 (16) 으로 피복되어 있는 영역의 단부와, 디바이스 칩 (20) 의 외측 가장자리부 (21) 사이의 거리를 종래보다 작게 함으로써, 디바이스 칩 (20) 의 외측 가장자리부 (21) 에, 기판 (11) 이 노출된 막 제거 영역 (17) 과 막 (16) 으로 피복되어 있는 영역의 단차를 형성하고 있다. 이로써, 비록 제조된 디바이스 칩 (20) 의 반송 중에 캐리어 테이프 내에서 진동했다고 해도, 기능층이 측벽에 충돌하는 것을 회피할 수 있다. 충격이 가해졌을 때에도 막 (16) 이 박리되는 것을 억제할 수 있어, 품질 불량의 저감에 공헌할 수 있다.
또한, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 즉, 본 발명의 골자를 일탈하지 않는 범위에서 여러 가지 변형하여 실시할 수 있다. 예를 들어, 실시형태 및 변형예의 막 제거 스텝 101, 202 에서는, 레이저 빔 (30) 으로 어블레이션 가공을 실시함으로써 막 (16) 을 제거했지만, 블레이드에 의한 다이싱 가공으로 제거해도 된다.
10 ; 웨이퍼
11 ; 기판
12 ; 표면
13 ; 스트리트
14 ; 디바이스
15 ; 이면
16 ; 막
17 ; 막 제거 영역
18 ; 거리
19 ; 개질층
20 ; 디바이스 칩
21 ; 외측 가장자리부
30 ; 레이저 빔
31 ; 집광점
40 ; 익스팬드 시트
60 ; 테이프

Claims (3)

  1. 기판의 표면에 격자상으로 형성된 복수의 스트리트에 의해 구획된 복수의 영역에 각각 디바이스가 형성되어 있음과 함께, 그 스트리트의 표면에 막이 피복되어 있는 웨이퍼를 그 스트리트를 따라 개개의 디바이스 칩으로 분할하는 디바이스 칩의 제조 방법으로서,
    그 스트리트에 대응한 영역의 그 막을 제거하는 막 제거 스텝과,
    그 막 제거 스텝을 실시한 후, 그 웨이퍼에 대하여 투과성을 갖는 파장의 레이저 빔의 집광점을 그 웨이퍼의 내부에 위치시키고, 그 웨이퍼의 이면측으로부터 그 막이 제거된 영역과 대응하는 영역을 따라 레이저 빔을 조사하여, 그 웨이퍼의 내부에 개질층을 형성하는 개질층 형성 스텝과,
    그 개질층 형성 스텝을 실시한 후, 그 웨이퍼에 외력을 부여하여 그 웨이퍼를 개개의 디바이스 칩으로 분할하는 분할 스텝,
    을 구비하고,
    그 막 제거 스텝에서는, 그 분할 스텝에서 개개로 분할되었을 때의 디바이스 칩의 외측 가장자리부에, 그 기판이 노출된 영역과 그 막으로 피복되어 있는 영역의 단차가 형성되도록, 그 스트리트의 폭 방향의 단부로부터 그 막을 제거하는 영역까지의 거리를 소정 상한치 이하로 설정하는 것을 특징으로 하는, 디바이스 칩의 제조 방법.
  2. 제 1 항에 있어서,
    그 막 제거 스텝은, 그 막에 대하여 흡수성을 갖는 파장의 레이저 빔의 집광점을 그 막 상에 위치시키고, 그 스트리트를 따라 레이저 빔을 조사하여 어블레이션 가공을 실시함으로써 그 막을 제거하는 것을 특징으로 하는, 디바이스 칩의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    그 막 제거 스텝 전에, 그 웨이퍼의 이면측에 테이프를 첩착하고, 그 테이프의 외주부를 환상의 프레임에 의해 지지하는 웨이퍼 지지 스텝을 추가로 구비하고,
    그 개질층 형성 스텝은, 그 웨이퍼 지지 스텝이 실시된 웨이퍼의 그 테이프측으로부터, 그 웨이퍼 및 그 테이프에 대하여 투과성을 갖는 파장의 레이저 빔을 그 웨이퍼 내부에 집광점을 위치시켜 그 스트리트를 따라 조사함으로써, 그 테이프 너머로 그 웨이퍼의 내부에 개질층을 형성하는 것을 특징으로 하는, 디바이스 칩의 제조 방법.
KR1020210112647A 2020-09-25 2021-08-25 디바이스 칩의 제조 방법 KR20220041727A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020161305A JP2022054232A (ja) 2020-09-25 2020-09-25 デバイスチップの製造方法
JPJP-P-2020-161305 2020-09-25

Publications (1)

Publication Number Publication Date
KR20220041727A true KR20220041727A (ko) 2022-04-01

Family

ID=80789863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210112647A KR20220041727A (ko) 2020-09-25 2021-08-25 디바이스 칩의 제조 방법

Country Status (5)

Country Link
US (1) US20220102214A1 (ko)
JP (1) JP2022054232A (ko)
KR (1) KR20220041727A (ko)
CN (1) CN114256146A (ko)
TW (1) TW202213492A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07149393A (ja) 1993-11-24 1995-06-13 Hitachi Ltd 電子部品搬送テープ
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP2014146810A (ja) 2014-03-03 2014-08-14 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2019156405A (ja) 2018-03-07 2019-09-19 住友ベークライト株式会社 カバーテープおよび電子部品包装体

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019525A (ja) * 2003-06-24 2005-01-20 Disco Abrasive Syst Ltd 半導体チップの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07149393A (ja) 1993-11-24 1995-06-13 Hitachi Ltd 電子部品搬送テープ
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP2014146810A (ja) 2014-03-03 2014-08-14 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2019156405A (ja) 2018-03-07 2019-09-19 住友ベークライト株式会社 カバーテープおよび電子部品包装体

Also Published As

Publication number Publication date
JP2022054232A (ja) 2022-04-06
CN114256146A (zh) 2022-03-29
US20220102214A1 (en) 2022-03-31
TW202213492A (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
JP4959422B2 (ja) ウエーハの分割方法
JP6305853B2 (ja) ウエーハの加工方法
KR101418613B1 (ko) 웨이퍼 분할 방법
KR20140105375A (ko) 웨이퍼의 가공 방법
JP2005142398A (ja) 半導体ウエーハの分割方法
KR102177678B1 (ko) 웨이퍼의 가공 방법
JP2005209719A (ja) 半導体ウエーハの加工方法
JP2006344795A (ja) ウエーハの分割方法
JP6189700B2 (ja) ウエーハの加工方法
JP2008235650A (ja) デバイスの製造方法
JP2008294191A (ja) ウエーハの分割方法
JP2011035245A (ja) 板状ワークの分割方法
JP2012089709A (ja) ワークの分割方法
JP4833657B2 (ja) ウエーハの分割方法
KR20180066864A (ko) 웨이퍼의 가공 방법
JP2006245103A (ja) ウエーハの分割方法
KR20180050225A (ko) 웨이퍼의 가공 방법
JP2006245209A (ja) 半導体チップの製造方法
JP6257365B2 (ja) ウェーハの加工方法
JP2005116739A (ja) 半導体チップの製造方法
JP6298699B2 (ja) ウェーハの加工方法
US9455149B2 (en) Plate-like object processing method
KR20220041727A (ko) 디바이스 칩의 제조 방법
JP2017011040A (ja) デバイスチップの製造方法
JP2015149445A (ja) ウェーハの加工方法