JP2011035245A - 板状ワークの分割方法 - Google Patents
板状ワークの分割方法 Download PDFInfo
- Publication number
- JP2011035245A JP2011035245A JP2009181439A JP2009181439A JP2011035245A JP 2011035245 A JP2011035245 A JP 2011035245A JP 2009181439 A JP2009181439 A JP 2009181439A JP 2009181439 A JP2009181439 A JP 2009181439A JP 2011035245 A JP2011035245 A JP 2011035245A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- along
- layer
- expansion
- division line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 37
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims description 23
- 238000005452 bending Methods 0.000 claims description 22
- 229910000679 solder Inorganic materials 0.000 abstract description 42
- 230000001678 irradiating effect Effects 0.000 abstract description 3
- 230000007850 degeneration Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 80
- 235000012431 wafers Nutrition 0.000 description 35
- 239000004065 semiconductor Substances 0.000 description 32
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- -1 polypropylene Polymers 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Laser Beam Processing (AREA)
Abstract
【課題】基板に金属層が形成されている板状ワークを、基板にレーザ光を照射した後に拡張して分割することを可能とする。
【解決手段】ウェーハ（基板）１の裏面１ｂに半田層（金属層）５が形成された２層構造のワーク１０におけるウェーハ１の内部に、分割予定ライン２に沿って変質層７を形成した後、ワーク１０を分割予定ライン２に沿って折り曲げ、この段階でウェーハ１を変質層７を起点として分割するとともに、半田層５に弱部８を形成する。次いで、拡張用テープ１２を拡張して半田層５に外力を加え、弱部８を起点として半田層５を割断し、ワーク１０を完全に分割する。
【選択図】図２
【解決手段】ウェーハ（基板）１の裏面１ｂに半田層（金属層）５が形成された２層構造のワーク１０におけるウェーハ１の内部に、分割予定ライン２に沿って変質層７を形成した後、ワーク１０を分割予定ライン２に沿って折り曲げ、この段階でウェーハ１を変質層７を起点として分割するとともに、半田層５に弱部８を形成する。次いで、拡張用テープ１２を拡張して半田層５に外力を加え、弱部８を起点として半田層５を割断し、ワーク１０を完全に分割する。
【選択図】図２
Description
本発明は、半導体ウェーハ等の基板の片面に半田層等の金属層が形成されたワークを多数の個片に分割する方法に関する。
半導体デバイス製造工程においては、円板状の半導体ウェーハの表面に格子状の分割予定ラインによって多数の矩形領域を区画し、これら矩形領域の表面にＩＣやＬＳＩ等の電子回路を形成し、次いで裏面を研削した後に研磨するなど必要な処理をしてから、全ての分割予定ラインを切断する、すなわちダイシングして、多数の半導体チップを得ている。半導体ウェーハのダイシングは、チャックテーブルに保持した半導体ウェーハに、高速回転させた切削ブレードを切り込ませて切断する切削装置が広く用いられている（例えば特許文献１）。
一方、半導体ウェーハを分割する方法として、近年にあっては、レーザ光をウェーハの内部に集光点を合わせて照射するレーザ加工方法が試みられている。このレーザ加工方法を用いた分割方法は、透過性を有する赤外光領域のパルスレーザ光を半導体ウェーハの一方の面側から内部に集光点を合わせて照射して、内部に分割予定ラインに沿った変質層を連続的に形成し、この変質層で強度が低下した分割予定ラインに外力を加えることによって半導体ウェーハを割断して分割するものである（特許文献２参照）。外力を加える手段としては、半導体ウェーハの裏面に貼着した保護テープ等の粘着テープを拡張することにより半導体ウェーハを放射方向に引っ張るといった手段が知られている（特許文献３参照）。
ところで、半導体ウェーハから分割された多数の半導体チップはプリント基板等に実装されるが、実装に際しての固着手段として半田付けが採用される場合がある。半導体チップを半田付けするには、半導体チップの実装面である裏面に半田層を形成する必要があり、そのために半導体ウェーハの段階で裏面側に半田層が形成される。ところが、このように裏面側に半田層が形成された半導体ウェーハは、上記のようにレーザ光照射の後に外力を加えて分割しようとした場合、半田層は粘性が高いため分割することが困難であった。
本発明は上記事情に鑑みてなされたものであり、上記半田層等の金属層が基板に形成されている板状ワークを、基板にレーザ光を照射した後に拡張して分割することを可能とする分割方法を提供することを目的としている。
本発明は、表面が分割予定ラインによって複数のチップ領域に区画されている基板に金属層が形成された板状のワークを、分割予定ラインに沿って分割する方法であって、基板を透過する波長のレーザ光を分割予定ラインに沿って該基板の内部に集光点を合わせて照射することにより、該基板の内部に該分割予定ラインに沿った変質層を形成する変質層形成工程と、該変質層形成工程の前または後に、ワークの金属層側に拡張用テープを貼着する拡張用テープ貼着工程と、変質層形成工程および拡張用テープ貼着工程の後に、ワークを分割予定ラインに沿って金属層側に折り曲げることにより、変質層を起点として基板をチップ領域ごとに分割するとともに、金属層に該分割予定ラインに沿った分割の起点となる弱部を形成する折り曲げ工程と、該折り曲げ工程の後に、拡張用テープを拡張することにより、弱部を起点として金属層を分割予定ラインに沿って分割する拡張用テープ拡張工程とを含むことを特徴とする。
また、本発明は、表面が分割予定ラインによって複数のチップ領域に区画されている基板に金属層が形成された板状のワークを、分割予定ラインに沿って分割する方法であって、基板を透過する波長のレーザ光を分割予定ラインに沿って該基板の内部に集光点を合わせて照射することにより、該基板の内部に該分割予定ラインに沿った変質層を形成する変質層形成工程と、該変質層形成工程の前または後に、ワークの基板側に拡張用テープを貼着する拡張用テープ貼着工程と、変質層形成工程および拡張用テープ貼着工程の後に、ワークを分割予定ラインに沿って基板側に折り曲げることにより、変質層を起点として基板をチップ領域ごとに分割するとともに、金属層に該分割予定ラインに沿った分割の起点となる弱部を形成する折り曲げ工程と、該折り曲げ工程の後に、拡張用テープを拡張することにより、弱部を起点として金属層を分割予定ラインに沿って分割する拡張用テープ拡張工程とを含むことを特徴とする。
本発明の上記各方法によると、折り曲げ工程では、基板が変質層を起点として分割予定ラインに沿って割断されて分割され、金属層は分割予定ラインに沿った部分に弱部が形成される。そして次の拡張用テープ拡張工程を行うと、金属層は弱部を起点として分割予定ラインに沿って分割される。このように折り曲げと拡張を行うことにより、基板と金属層を分割予定ラインに沿って分割することができる。
なお、本発明で言う基板は特に限定はされないが、例えばシリコンウェーハ等の半導体ウェーハや、半導体製品のパッケージ、あるいはセラミックやガラス系あるいはシリコン系の基板、さらにはミクロンオーダーの精度が要求される各種加工材料等が挙げられる。
本発明によれば、レーザ光を照射して基板に変質層を形成した後、折り曲げてから拡張するといった２段階の外力をワークに与えることにより、金属層を有する板状ワークを適確に分割することができるといった効果を奏する。
以下、図面を参照して本発明の一実施形態を説明する。
（１）ワーク
図１（ａ）および図２（ａ）の符号１０は、本実施形態のワークである。このワーク１０は、円板状の半導体ウェーハ（基板、以下ウェーハと略称）１の裏面１ｂに半田層（金属層）５が形成された２層構造のものである。ウェーハ１はシリコンウェーハ等であり、表面１ａには格子状の分割予定ライン２によって区画された多数の矩形状のデバイス（チップ領域）３が形成されている。各デバイス３の表面には、図示せぬＩＣやＬＳＩ等の電子回路が形成されている。半田層５は、例えば数μｍ〜数十μｍ程度の厚さであり、半田の合金材料を蒸着やスパッタリングによって薄膜に形成する薄膜形成手段でウェーハ１の裏面１ｂに形成されている。
（１）ワーク
図１（ａ）および図２（ａ）の符号１０は、本実施形態のワークである。このワーク１０は、円板状の半導体ウェーハ（基板、以下ウェーハと略称）１の裏面１ｂに半田層（金属層）５が形成された２層構造のものである。ウェーハ１はシリコンウェーハ等であり、表面１ａには格子状の分割予定ライン２によって区画された多数の矩形状のデバイス（チップ領域）３が形成されている。各デバイス３の表面には、図示せぬＩＣやＬＳＩ等の電子回路が形成されている。半田層５は、例えば数μｍ〜数十μｍ程度の厚さであり、半田の合金材料を蒸着やスパッタリングによって薄膜に形成する薄膜形成手段でウェーハ１の裏面１ｂに形成されている。
本実施形態は、ワーク１０を分割予定ライン２に沿ってデバイス３ごとに分割して、裏面に半田層が形成された多数の半導体チップを得る方法である。以下、その方法を工程順に説明する。
（２）分割方法の工程
（２−１）拡張用テープ貼着工程
図１（ｂ）および図２（ａ）に示すように、ワーク１０の半田層５側に、リング状のフレーム１１に張られた円形状の拡張用テープ１２を貼着する。拡張用テープ１２は伸縮性を有する基材（例えば、ポリ塩化ビニル、ポリプロピレン、ポリエチレン、ポリオレフィン等の合成樹脂シート）の片面に粘着層が形成されたもので、その粘着層にフレーム１１が貼り付けられ、ワーク１０はフレーム１１の内側に同心状に位置付けられて、該粘着層に貼着される。フレーム１１は、金属等の板材からなる剛性を有するものであり、このフレーム１１を取り扱うことでウェーハ１が搬送される。
（２−１）拡張用テープ貼着工程
図１（ｂ）および図２（ａ）に示すように、ワーク１０の半田層５側に、リング状のフレーム１１に張られた円形状の拡張用テープ１２を貼着する。拡張用テープ１２は伸縮性を有する基材（例えば、ポリ塩化ビニル、ポリプロピレン、ポリエチレン、ポリオレフィン等の合成樹脂シート）の片面に粘着層が形成されたもので、その粘着層にフレーム１１が貼り付けられ、ワーク１０はフレーム１１の内側に同心状に位置付けられて、該粘着層に貼着される。フレーム１１は、金属等の板材からなる剛性を有するものであり、このフレーム１１を取り扱うことでウェーハ１が搬送される。
（２−２）変質層形成工程
次に、図２（ｂ）に示すように、ウェーハ１に対して透過性を有するレーザ光（例えば波長が１０６４ｎｍのパルスレーザ光）Ｌを、分割予定ライン２に沿ってウェーハ１の内部に集光点を合わせて照射することにより、分割予定ライン２に沿って連続した変質層７を形成する。変質層７が形成されたことにより、ウェーハ１の分割予定ライン２の強度が低下したものとなる。なお、該変質層形成工程と上記拡張用テープ貼着工程の工程順は任意であり、変質層形成工程の後に拡張用テープ貼着工程を行ってもよい。
次に、図２（ｂ）に示すように、ウェーハ１に対して透過性を有するレーザ光（例えば波長が１０６４ｎｍのパルスレーザ光）Ｌを、分割予定ライン２に沿ってウェーハ１の内部に集光点を合わせて照射することにより、分割予定ライン２に沿って連続した変質層７を形成する。変質層７が形成されたことにより、ウェーハ１の分割予定ライン２の強度が低下したものとなる。なお、該変質層形成工程と上記拡張用テープ貼着工程の工程順は任意であり、変質層形成工程の後に拡張用テープ貼着工程を行ってもよい。
（２−３）折り曲げ工程
全ての分割予定ライン２に沿ってウェーハ１の内部に変質層７を形成したら、次いで、図２（ｃ）に示すように、ワーク１０を分割予定ライン２に沿って半田層５側に折り曲げる。分割予定ライン２の折り曲げは、例えば、ワーク１０の裏側の分割予定ライン２に対応する位置に真っ直ぐなエッジ（例えば板材の角）を当ててワーク１０が半田層５側に折り曲がるように、ワーク１０に外力を加えるといった手法で行うことができる。また、図３（ａ）〜（ｂ）に示すように、隣接する二列のデバイス３の裏面側に当たる拡張用テープ１２の部分を吸着板１３で吸着しながら、一方の吸着板１３（図３では左側）を矢印Ｄ方向に回動させ、一列に並ぶデバイス３ごとに分割予定ライン２を折り曲げてもよい。
全ての分割予定ライン２に沿ってウェーハ１の内部に変質層７を形成したら、次いで、図２（ｃ）に示すように、ワーク１０を分割予定ライン２に沿って半田層５側に折り曲げる。分割予定ライン２の折り曲げは、例えば、ワーク１０の裏側の分割予定ライン２に対応する位置に真っ直ぐなエッジ（例えば板材の角）を当ててワーク１０が半田層５側に折り曲がるように、ワーク１０に外力を加えるといった手法で行うことができる。また、図３（ａ）〜（ｂ）に示すように、隣接する二列のデバイス３の裏面側に当たる拡張用テープ１２の部分を吸着板１３で吸着しながら、一方の吸着板１３（図３では左側）を矢印Ｄ方向に回動させ、一列に並ぶデバイス３ごとに分割予定ライン２を折り曲げてもよい。
ワーク１０を分割予定ライン２に沿って半田層５側に折り曲げると、図４に示すように、ウェーハ１が変質層７を起点として分割予定ライン２に沿って割断される。一方、半田層５はまだ割断はされず、分割予定ライン２に沿った部分に溝やクラックによる弱部８が形成される。折り曲げ工程では、全ての分割予定ライン２に沿ってワーク１０を折り曲げ、半田層５の、全ての分割予定ライン２に対応する位置に弱部８を形成する。なお、ワーク１０の折り曲げ程度（折り曲げ角度）は、半田層５に弱部８が確実に形成され得る程度が必要とされる。
（２−４）拡張用テープ拡張工程
次に、図２（ｄ）に示すように、拡張用テープ１２を放射方向（矢印Ｂで示す）に拡張する。拡張用テープ１２が放射方向に拡張されると、半田層５は放射方向に引っ張られる外力を受け、この外力により、半田層５が、折り曲げ工程で形成された弱部８を起点として割断される。ワーク１０はこの段階で分割予定ライン２に沿って完全に分割され、多数の半導体チップ４となる。半導体チップ４は、表面にデバイス３が形成され、裏面に半田層５が形成された半田層付きチップである。なお、この拡張用テープ拡張工程は、例えば前記許文献３（特開２００７−２７２５０号公報）に記載される装置を用いて行うことができる。
次に、図２（ｄ）に示すように、拡張用テープ１２を放射方向（矢印Ｂで示す）に拡張する。拡張用テープ１２が放射方向に拡張されると、半田層５は放射方向に引っ張られる外力を受け、この外力により、半田層５が、折り曲げ工程で形成された弱部８を起点として割断される。ワーク１０はこの段階で分割予定ライン２に沿って完全に分割され、多数の半導体チップ４となる。半導体チップ４は、表面にデバイス３が形成され、裏面に半田層５が形成された半田層付きチップである。なお、この拡張用テープ拡張工程は、例えば前記許文献３（特開２００７−２７２５０号公報）に記載される装置を用いて行うことができる。
分割された各半導体チップ４は拡張用テープ１２に貼り付いた状態であり、後のピックアップ工程で拡張用テープ１２からピックアップされる。半導体チップ４のピックアップは、デバイス３を傷つけないために、半田層５側から半導体チップ４を突き上げて行う。したがって、図２（ｄ）に示すように拡張用テープ拡張工程が終わって半導体チップ４が拡張用テープ１２に貼着された状態のまま、行うことができる。すなわち、拡張用テープ１２側から半導体チップ４を突き上げ、拡張用テープ１２から半導体チップ４を剥離させる。そしてピックアップされた半導体チップ４は、半田層５を利用してプリント基板等に半田付けによって実装される。
（３）作用効果
上記本実施形態の分割方法によれば、分割の第１段階である折り曲げ工程において、ワーク１０のウェーハ１が変質層７を起点として分割予定ライン２に沿って割断されて分割され、半田層５には分割予定ライン２に沿った部分に弱部８が形成される。そして次の第２段階である拡張用テープ拡張工程を行うと、半田層５は弱部８を起点として分割予定ライン２に沿って割断されて分割される。このように折り曲げと拡張を行うことにより、単に拡張用テープ１２を拡張させるだけでは困難であった２層構造のワーク１０を適確に分割することができる。
上記本実施形態の分割方法によれば、分割の第１段階である折り曲げ工程において、ワーク１０のウェーハ１が変質層７を起点として分割予定ライン２に沿って割断されて分割され、半田層５には分割予定ライン２に沿った部分に弱部８が形成される。そして次の第２段階である拡張用テープ拡張工程を行うと、半田層５は弱部８を起点として分割予定ライン２に沿って割断されて分割される。このように折り曲げと拡張を行うことにより、単に拡張用テープ１２を拡張させるだけでは困難であった２層構造のワーク１０を適確に分割することができる。
（４）他の実施形態
次に、本発明の他の実施形態を説明する。
上記の各実施形態では、ワーク１０の半田層５側に拡張用テープ１２を貼着した状態で折り曲げ工程を行っているが、半田層５側ではなく、ウェーハ１側に拡張用テープ１２を貼着して折り曲げ工程を行うことができる。ウェーハ１側への拡張用テープ１２の貼着は、変質層形成工程の前、または後のいずれのタイミングあってもよい。そして変質層形成工程を終えたら、図５（ａ）に示すように、ワーク１０を分割予定ライン２に沿って拡張用テープ１２が貼着されているウェーハ１側に折り曲げる。するとワーク１０は、図６に示すように、ウェーハ１が変質層７を起点として分割予定ライン２に沿って割断され、半田層５には分割予定ライン２に沿った部分に溝やクラックによる弱部８が形成される。
次に、本発明の他の実施形態を説明する。
上記の各実施形態では、ワーク１０の半田層５側に拡張用テープ１２を貼着した状態で折り曲げ工程を行っているが、半田層５側ではなく、ウェーハ１側に拡張用テープ１２を貼着して折り曲げ工程を行うことができる。ウェーハ１側への拡張用テープ１２の貼着は、変質層形成工程の前、または後のいずれのタイミングあってもよい。そして変質層形成工程を終えたら、図５（ａ）に示すように、ワーク１０を分割予定ライン２に沿って拡張用テープ１２が貼着されているウェーハ１側に折り曲げる。するとワーク１０は、図６に示すように、ウェーハ１が変質層７を起点として分割予定ライン２に沿って割断され、半田層５には分割予定ライン２に沿った部分に溝やクラックによる弱部８が形成される。
このようにして全ての分割予定ライン２に沿ってワーク１０をウェーハ１側に折り曲げ、ウェーハ１の割断ならびに半田層５への弱部８の形成を行う。この後、上記実施形態と同様の拡張用テープ拡張工程を行う。これにより、図５（ｂ）に示すように、半田層５が弱部８を起点として割断され、よってワーク１０が分割予定ライン２に沿って完全に分割され、多数の半導体チップ４を得る。
この実施形態では、拡張用テープ１２が貼着されていない半田層５側が、折り曲げ部分の外側であって折り曲げの起点から離れているため、折り曲げ時において半田層５に引っ張り応力が効果的に生じる。このため、半田層５の弱部８をより弱いものとすることができ、場合によっては折り曲げの段階で切断、あるいはそれに近い状態にさせることも可能となる。また、拡張用テープ拡張工程においては半田層５が宙に浮いた状態で拡張される。その結果、拡張用テープ拡張工程においてワーク１０を分割し易くなるといった利点がある。
１…ウェーハ（基板）
１ａ…ウェーハの表面
１ｂ…ウェーハの裏面
２…分割予定ライン
３…デバイス（チップ領域）
４…半田層付きチップ
５…半田層（金属層）
７…変質層
８…弱部
１０…ワーク
１２…拡張用テープ
Ｌ…レーザ光
１ａ…ウェーハの表面
１ｂ…ウェーハの裏面
２…分割予定ライン
３…デバイス（チップ領域）
４…半田層付きチップ
５…半田層（金属層）
７…変質層
８…弱部
１０…ワーク
１２…拡張用テープ
Ｌ…レーザ光
Claims (2)
- 表面が分割予定ラインによって複数のチップ領域に区画されている基板に金属層が形成された板状のワークを、前記分割予定ラインに沿って分割する方法であって、
前記基板を透過する波長のレーザ光を前記分割予定ラインに沿って該基板の内部に集光点を合わせて照射することにより、該基板の内部に該分割予定ラインに沿った変質層を形成する変質層形成工程と、
該変質層形成工程の前または後に、前記ワークの前記金属層側に拡張用テープを貼着する拡張用テープ貼着工程と、
前記変質層形成工程および前記拡張用テープ貼着工程の後に、前記ワークを前記分割予定ラインに沿って前記金属層側に折り曲げることにより、前記変質層を起点として前記基板を前記チップ領域ごとに分割するとともに、前記金属層に該分割予定ラインに沿った分割の起点となる弱部を形成する折り曲げ工程と、
該折り曲げ工程の後に、前記拡張用テープを拡張することにより、前記弱部を起点として前記金属層を前記分割予定ラインに沿って分割する拡張用テープ拡張工程と
を含むことを特徴とする板状ワークの分割方法。 - 表面が分割予定ラインによって複数のチップ領域に区画されている基板に金属層が形成された板状のワークを、前記分割予定ラインに沿って分割する方法であって、
前記基板を透過する波長のレーザ光を前記分割予定ラインに沿って該基板の内部に集光点を合わせて照射することにより、該基板の内部に該分割予定ラインに沿った変質層を形成する変質層形成工程と、
該変質層形成工程の前または後に、前記ワークの前記基板側に拡張用テープを貼着する拡張用テープ貼着工程と、
前記変質層形成工程および前記拡張用テープ貼着工程の後に、前記ワークを前記分割予定ラインに沿って前記基板側に折り曲げることにより、前記変質層を起点として前記基板を前記チップ領域ごとに分割するとともに、前記金属層に該分割予定ラインに沿った分割の起点となる弱部を形成する折り曲げ工程と、
該折り曲げ工程の後に、前記拡張用テープを拡張することにより、前記弱部を起点として前記金属層を前記分割予定ラインに沿って分割する拡張用テープ拡張工程と
を含むことを特徴とする板状ワークの分割方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009181439A JP2011035245A (ja) | 2009-08-04 | 2009-08-04 | 板状ワークの分割方法 |
| US12/837,235 US20110034007A1 (en) | 2009-08-04 | 2010-07-15 | Dividing method for platelike workpiece |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009181439A JP2011035245A (ja) | 2009-08-04 | 2009-08-04 | 板状ワークの分割方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011035245A true JP2011035245A (ja) | 2011-02-17 |
Family
ID=43535123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009181439A Pending JP2011035245A (ja) | 2009-08-04 | 2009-08-04 | 板状ワークの分割方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20110034007A1 (ja) |
| JP (1) | JP2011035245A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012256738A (ja) * | 2011-06-09 | 2012-12-27 | Mitsubishi Electric Corp | 光起電力装置の製造方法 |
| JP2016207921A (ja) * | 2015-04-27 | 2016-12-08 | 株式会社ディスコ | ウエーハの分割方法 |
| JP2018181930A (ja) * | 2017-04-05 | 2018-11-15 | 株式会社ディスコ | 加工方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9559004B2 (en) * | 2011-05-12 | 2017-01-31 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of singulating thin semiconductor wafer on carrier along modified region within non-active region formed by irradiating energy |
| US8936969B2 (en) | 2012-03-21 | 2015-01-20 | Stats Chippac, Ltd. | Semiconductor device and method of singulating semiconductor wafer along modified region within non-active region formed by irradiating energy through mounting tape |
| US20140217577A1 (en) * | 2013-02-04 | 2014-08-07 | Infineon Technologies Ag | Semiconductor Device and Method for Manufacturing a Semiconductor Device |
| US9859162B2 (en) | 2014-09-11 | 2018-01-02 | Alta Devices, Inc. | Perforation of films for separation |
| CN107579041A (zh) * | 2016-07-05 | 2018-01-12 | 力成科技股份有限公司 | 封装结构的制作方法 |
| JP2019149472A (ja) * | 2018-02-27 | 2019-09-05 | 株式会社東芝 | 半導体装置及びダイシング方法 |
| JP7402601B2 (ja) * | 2018-05-09 | 2023-12-21 | リンテック株式会社 | 個片体形成装置および個片体形成方法 |
| JP2020088262A (ja) * | 2018-11-29 | 2020-06-04 | 株式会社ディスコ | パッケージ基板の分割方法 |
| CN110098160A (zh) * | 2019-02-26 | 2019-08-06 | 上海朕芯微电子科技有限公司 | 一种晶圆级封装芯片及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128211A (ja) * | 2004-10-26 | 2006-05-18 | Disco Abrasive Syst Ltd | ウエーハの分割装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7781310B2 (en) * | 2007-08-07 | 2010-08-24 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
-
2009
- 2009-08-04 JP JP2009181439A patent/JP2011035245A/ja active Pending
-
2010
- 2010-07-15 US US12/837,235 patent/US20110034007A1/en not_active Abandoned
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128211A (ja) * | 2004-10-26 | 2006-05-18 | Disco Abrasive Syst Ltd | ウエーハの分割装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012256738A (ja) * | 2011-06-09 | 2012-12-27 | Mitsubishi Electric Corp | 光起電力装置の製造方法 |
| JP2016207921A (ja) * | 2015-04-27 | 2016-12-08 | 株式会社ディスコ | ウエーハの分割方法 |
| JP2018181930A (ja) * | 2017-04-05 | 2018-11-15 | 株式会社ディスコ | 加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110034007A1 (en) | 2011-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011035245A (ja) | 板状ワークの分割方法 | |
| US7507639B2 (en) | Wafer dividing method | |
| JP5171294B2 (ja) | レーザ加工方法 | |
| US7888239B2 (en) | Semiconductor device manufacturing method | |
| JP2006229021A (ja) | ウエーハの分割方法 | |
| JP7080551B2 (ja) | 被加工物の加工方法 | |
| US20050101108A1 (en) | Semiconductor wafer dividing method | |
| WO2016071793A1 (en) | Double layer release temporary bond and debond processes and systems | |
| JP5495695B2 (ja) | ウエーハの加工方法 | |
| US20060045511A1 (en) | Wafer dividing method | |
| JP2009184002A (ja) | レーザ加工方法 | |
| US7396780B2 (en) | Method for laser processing of wafer | |
| JP2012089709A (ja) | ワークの分割方法 | |
| JP6013859B2 (ja) | ウェーハの加工方法 | |
| JP2018006653A (ja) | 半導体デバイスチップの製造方法 | |
| TWI640038B (zh) | Processing method of laminated substrate | |
| JP5453123B2 (ja) | 切削方法 | |
| JP2006156456A (ja) | フィルム剥離方法およびフィルム剥離装置 | |
| JP2014165338A (ja) | レーザー加工方法 | |
| US20180294190A1 (en) | Laser processing method of wafer | |
| JP2010108992A (ja) | 貼り合わせウエーハの分割方法及び該分割方法により製造されるデバイス | |
| JP2005101182A (ja) | 半導体チップの製造方法 | |
| JP7208062B2 (ja) | デバイスチップの形成方法 | |
| JP7486327B2 (ja) | チップの製造方法 | |
| US11328956B2 (en) | Wafer processing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120712 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130815 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131206 |