KR20190019839A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20190019839A
KR20190019839A KR1020180093808A KR20180093808A KR20190019839A KR 20190019839 A KR20190019839 A KR 20190019839A KR 1020180093808 A KR1020180093808 A KR 1020180093808A KR 20180093808 A KR20180093808 A KR 20180093808A KR 20190019839 A KR20190019839 A KR 20190019839A
Authority
KR
South Korea
Prior art keywords
wafer
shield tunnel
laser beam
crystal silicon
divided
Prior art date
Application number
KR1020180093808A
Other languages
English (en)
Other versions
KR102527033B1 (ko
Inventor
히로시 모리카즈
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20190019839A publication Critical patent/KR20190019839A/ko
Application granted granted Critical
Publication of KR102527033B1 publication Critical patent/KR102527033B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/0648—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms comprising lenses
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/55—Working by transmitting the laser beam through or within the workpiece for creating voids inside the workpiece, e.g. for forming flow passages or flow patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Abstract

본 발명은 단결정 실리콘 웨이퍼에 적정한 실드 터널을 형성할 수 있고, 실드 터널 형성과 플라즈마 에칭의 복합 가공에 의해 단결정 실리콘 웨이퍼를 개개의 디바이스로 분할할 수 있는 웨이퍼의 가공 방법을 제공하는 것을 과제로 한다.
웨이퍼의 가공 방법은, 웨이퍼(2)의 표면(2a)에 보호 부재를 배치하는 보호 부재 배치 공정과, 웨이퍼(2)의 이면(2b)으로부터 분할 예정 라인(4)에 대응하는 영역에 단결정 실리콘에 대하여 투과성을 갖는 파장의 레이저 광선(LB)을 조사하여 이면(2b)으로부터 표면(2a)에 이르는 세공(52)과 세공(52)을 위요하는 비정질(54)로 이루어지는 복수의 실드 터널(56)을 연속적으로 형성하는 실드 터널 형성 공정과, 플라즈마 에칭에 의해 실드 터널(56)을 에칭하여 웨이퍼(2)를 개개의 디바이스 칩으로 분할하는 분할 공정을 포함하고, 실드 터널 형성 공정에 있어서 사용하는 레이저 광선(LB)의 파장을 1950 ㎚ 이상으로 설정한다.

Description

웨이퍼의 가공 방법{WAFER PROCESSING METHOD}
본 발명은 복수의 디바이스가 교차하는 복수의 분할 예정 라인에 의해 구획되어 단결정 실리콘 기판의 표면에 형성된 웨이퍼를 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법에 관한 것이다.
IC, LSI 등의 복수의 디바이스가 교차하는 복수의 분할 예정 라인에 의해 구획되어 표면에 형성된 웨이퍼는, 레이저 가공 장치에 의해 개개의 디바이스 칩으로 분할되고, 분할된 각 디바이스 칩은 휴대 전화, 퍼스널 컴퓨터 등의 전기 기기에 이용된다.
레이저 가공 장치는 하기 (1) 내지 (3)의 타입의 것이 존재한다.
(1) 피가공물에 대하여 흡수성을 갖는 파장의 레이저 광선의 집광점을 피가공물의 상면에 위치시켜 레이저 광선을 피가공물에 조사하고, 어블레이션에 의해 분할의 기점이 되는 홈을 형성하는 타입(예컨대 특허문헌 1 참조).
(2) 피가공물에 대하여 투과성을 갖는 파장의 레이저 광선의 집광점을 피가공물의 내부에 위치시켜 레이저 광선을 피가공물에 조사하고, 피가공물의 내부에 분할의 기점이 되는 개질층을 형성하는 타입(예컨대 특허문헌 2 참조).
(3) 피가공물에 대하여 투과성을 갖는 파장의 레이저 광선의 집광점을 피가공물의 내부에 위치시켜 레이저 광선을 피가공물에 조사하고, 피가공물의 표면으로부터 이면에 이르는 세공과 세공을 위요(圍繞)하는 비정질로 이루어지는 분할의 기점이 되는 복수의 실드 터널을 형성하는 타입(예컨대 특허문헌 3 참조).
특허문헌 1: 일본 특허 공개 평성10-305420호 공보 특허문헌 2: 일본 특허 제3408805호 공보 특허문헌 3: 일본 특허 공개 제2014-221483호 공보
상기한 (2) 또는 (3)의 방법으로 레이저 가공을 하여 분할 기점을 형성한 후에, 플라즈마 에칭을 하여 웨이퍼를 개개의 디바이스로 분할하면 항절 강도가 높은 디바이스를 생성할 수 있다고 하는 메리트가 있다.
그러나, 상기 특허문헌 3에 개시된 기술에서는, 사파이어(Al2O3), 탄화규소(SiC), 질화갈륨(GaN)을 소재로 하는 웨이퍼에는 실드 터널을 적정하게 형성할 수 있지만, 단결정 실리콘을 소재로 하는 웨이퍼에는 적정한 실드 터널을 형성할 수 없고, 따라서 실드 터널 형성과 플라즈마 에칭의 복합 가공에 의해 단결정 실리콘 웨이퍼를 개개의 디바이스 칩으로 분할할 수 없다고 하는 문제가 있다.
또한, 단결정 실리콘 웨이퍼에 대해서는 상기 특허문헌 2에 개시된 기술에 따라 분할 예정 라인의 내부에 개질층을 형성할 수 있지만, 분할 예정 라인의 상면에 TEG 등의 금속막이나, Low-k막이라고 칭해지는 저유전율 절연체 피막이 적층되어 있는 경우는 개질층 형성과 플라즈마 에칭의 복합 가공에 있어서도, 단결정 실리콘 웨이퍼를 개개의 디바이스 칩으로 분할할 수 없다고 하는 문제가 있다.
단결정 실리콘 웨이퍼에 적정한 실드 터널을 형성할 수 있으면, 분할 예정 라인의 상면에 적층된 금속막이나 Low-k막에도 세공을 형성할 수 있기 때문에, 실드 터널 형성과 플라즈마 에칭의 복합 가공에 의해 단결정 실리콘 웨이퍼를 개개의 디바이스로 분할할 수 있다고 생각된다.
따라서, 본 발명의 목적은 단결정 실리콘 웨이퍼에 적정한 실드 터널을 형성할 수 있고, 실드 터널 형성과 플라즈마 에칭의 복합 가공에 의해 단결정 실리콘 웨이퍼를 개개의 디바이스 칩으로 분할할 수 있는 웨이퍼의 가공 방법을 제공하는 것이다.
본 발명에 따르면, 복수의 디바이스가 교차하는 복수의 분할 예정 라인에 의해 구획되어 단결정 실리콘 기판의 표면에 형성된 웨이퍼를 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법으로서, 웨이퍼의 표면에 보호 부재를 배치하는 보호 부재 배치 공정과, 상기 보호 부재 배치 공정을 실시한 후, 웨이퍼의 이면으로부터 분할 예정 라인에 대응하는 영역에 단결정 실리콘에 대하여 투과성을 갖는 파장의 레이저 광선을 조사하여, 이면으로부터 표면에 이르는 세공과 그 세공을 위요하는 비정질로 이루어지는 복수의 실드 터널을 연속적으로 형성하는 실드 터널 형성 공정과, 상기 실드 터널 형성 공정을 실시한 후, 플라즈마 에칭에 의해 그 실드 터널을 에칭하여 웨이퍼를 개개의 디바이스 칩으로 분할하는 분할 공정을 포함하고, 상기 실드 터널 형성 공정에서 사용하는 레이저 광선의 파장을 1950 ㎚ 이상으로 설정하는 웨이퍼의 가공 방법이 제공된다.
바람직하게는, 상기 실드 터널 형성 공정에 있어서, 레이저 광선을 집광하는 집광 렌즈의 개구수를 단결정 실리콘의 굴절률로 나눈 값이 0.05∼0.2의 범위가 되도록 상기 집광 렌즈의 개구수를 설정한다.
본 발명에 따르면, 실드 터널 형성 공정에 있어서 사용하는 레이저 광선의 파장을 1950 ㎚ 이상으로 설정하기 때문에, 분할 예정 라인을 따라 적정한 실드 터널을 형성할 수 있다. 또한, 실드 터널의 세공을 위요하는 비정질은, 웨이퍼의 기판을 구성하는 단결정 실리콘에 비해서 에칭률이 높기 때문에, 실드 터널 형성과 플라즈마 에칭의 복합 가공에 의해, 분할 예정 라인을 따라 형성된 실드 터널이 에칭되고, 따라서 웨이퍼를 개개의 디바이스 칩으로 분할할 수 있으며, 항절 강도가 높은 디바이스 칩을 생성할 수 있다. 또한, 분할 예정 라인의 상면에 금속막이나 Low-k막이 적층되어 있어도, 실드 터널 형성 공정에 있어서 금속막이나 Low-k막에 점선형의 다수의 세공이 형성되기 때문에, 금속막이나 Low-k막에 점선형의 세공이 형성된 웨이퍼에 적절한 외력 부여 수단에 의해 외력을 부여함으로써, 점선형의 세공을 따라 금속막이나 Low-k막을 절단하여, 웨이퍼를 개개의 디바이스 칩으로 분할할 수 있다.
도 1은 보호 부재 배치 공정이 실시되고 있는 상태를 나타내는 웨이퍼 및 보호 부재의 사시도이다.
도 2는 레이저 가공 장치의 사시도이다.
도 3은 단결정 실리콘의 광 투과율과 광의 파장의 일반적인 관계를 나타내는 그래프이다.
도 4는 실드 터널 형성 공정이 실시되고 있는 상태를 나타내는 사시도이다.
도 5의 (a)는 실드 터널이 형성된 웨이퍼의 단면도이고, (b)는 실드 터널의 사시도이다.
도 6은 분할 공정이 실시되고 있는 상태를 나타내는 모식적 사시도이다.
도 7은 분할 예정 라인을 따라 웨이퍼가 개개의 디바이스 칩으로 분할된 상태를 나타내는 사시도이다.
이하, 본 발명의 웨이퍼의 가공 방법의 실시형태에 대해서 도면을 참조하면서 설명한다.
도 1에는 본 발명의 웨이퍼의 가공 방법에 따라 가공이 실시될 수 있는 웨이퍼(2)를 나타내고 있다. 원반 형상의 단결정 실리콘 기판으로 형성되어 있는 웨이퍼(2)의 표면(2a)은, 격자형으로 형성된 복수의 분할 예정 라인(4)에 의해 복수의 직사각형 영역으로 구획되고, 복수의 직사각형 영역의 각각에는 IC, LSI 등의 디바이스(6)가 형성되어 있다.
본 발명의 웨이퍼의 가공 방법에서는, 먼저, 웨이퍼(2)의 표면(2a)에 보호 부재를 배치하는 보호 부재 배치 공정을 실시한다. 본 실시형태에서는, 웨이퍼(2)의 표면(2a)에, 둘레 가장자리가 환형 프레임(8)에 고정된 보호 부재로서의 보호 테이프(10)를 접착한다.
보호 부재 배치 공정을 실시한 후, 웨이퍼(2)의 이면(2b)으로부터 분할 예정 라인(4)에 대응하는 영역에 단결정 실리콘에 대하여 투과성을 갖는 파장의 레이저 광선을 조사하여, 웨이퍼(2)의 이면(2b)으로부터 표면(2a)에 이르는 세공과 세공을 위요하는 비정질로 이루어지는 복수의 실드 터널을 연속적으로 형성하는 실드 터널 형성 공정을 실시한다. 실드 터널 형성 공정은, 예컨대 도 2에 나타내는 레이저 가공 장치(12)를 이용하여 실시할 수 있다. 레이저 가공 장치(12)는, 웨이퍼(2) 등의 피가공물을 유지하는 유지 유닛(14)과, 유지 유닛(14)에 유지된 피가공물에 레이저 광선을 조사하는 레이저 광선 조사 유닛(16)을 구비한다. 유지 유닛(14)은, X축 방향으로 이동 가능하게 베이스(18)에 탑재된 X축 방향 가동판(20)과, Y축 방향으로 이동 가능하게 X축 방향 가동판(20)에 탑재된 Y축 방향 가동판(22)과, Y축 방향 가동판(22)의 상면에 고정된 지주(24)와, 지주(24)의 상단에 회전 가능하게 탑재된 척 테이블(26)을 포함한다. X축 방향 가동판(20)은, X축 방향으로 연장되는 볼나사(28)와 볼나사(28)에 연결된 모터(30)를 갖는 X축 방향 이동 유닛(32)에 의해, 베이스(18) 상의 안내 레일(18a)을 따라 X축 방향으로 이동된다. Y축 방향 가동판(22)은, Y축 방향으로 연장되는 볼나사(34)와 볼나사(34)에 연결된 모터(36)를 갖는 Y축 방향 이동 유닛(38)에 의해, X축 방향 가동판(20) 상의 안내 레일(20a)을 따라 X축 방향으로 이동된다. 척 테이블(26)은, 지주(24)에 내장된 회전 유닛(도시하지 않음)에 의해 회전된다. 척 테이블(26)의 상면에는, 흡인 수단에 접속된 다공질의 흡착 척(40)이 배치되어 있다. 그리고, 척 테이블(26)은, 흡인 수단으로 흡착 척(40)의 상면에 흡인력을 생성함으로써, 피가공물을 흡착하여 유지할 수 있다. 도 2에 나타내는 바와 같이, 척 테이블(26)의 둘레 가장자리에는 둘레 방향으로 간격을 두고 복수의 클램프(42)가 배치되어 있다. 또한, X축 방향은 도 2에 화살표(X)로 나타내는 방향이고, Y축 방향은 도 2에 화살표(Y)로 나타내는 방향으로서 X축 방향과 직교하는 방향이다. X축 방향 및 Y축 방향이 규정하는 평면은 실질상 수평이다.
레이저 가공 장치(12)의 레이저 광선 조사 유닛(16)은, 베이스(18)의 상면으로부터 상방으로 연장되고 이어서 실질상 수평으로 연장되는 프레임(44)을 포함한다. 프레임(44)에는, 단결정 실리콘에 대하여 투과성을 갖는 범위에서 1950 ㎚ 이상의 파장의 펄스 레이저 광선(LB)을 발진하는 레이저 발진기(도시하지 않음)가 내장되어 있다. 또한, 일반적으로 단결정 실리콘의 광 투과율은, 도 3에 나타내는 바와 같이, 단결정 실리콘의 광학 흡수단인 광의 파장 1050 ㎚ 부근부터 광의 파장이 커짐에 따라 증가하고, 광의 파장이 약 1200 ㎚부터 약 6000 ㎚까지는 약 55％로 거의 일정하고, 광의 파장이 약 6000 ㎚를 넘은 범위에서는 광의 파장이 커짐에 따라 감소한다고 하는 경향이 있다.
도 2를 참조하여 레이저 광선 조사 유닛(16)에 대한 설명을 계속하면, 프레임(44)의 선단 하면에는, 척 테이블(26)에 유지된 피가공물에 펄스 레이저 광선(LB)을 조사하는 집광기(46)와, 척 테이블(26)에 유지된 피가공물을 촬상하여 레이저 가공하여야 하는 영역을 검출하기 위한 촬상 유닛(48)이, X축 방향으로 간격을 두고 장착되어 있다. 집광기(46)는, 레이저 발진기가 발진한 펄스 레이저 광선(LB)을 집광하는 집광 렌즈(50)를 포함한다. 본 실시형태에 있어서의 집광기(46)의 집광 렌즈(50)의 개구수(NA)는, 개구수(NA)를 단결정 실리콘의 굴절률(n)로 나눈 값(S)(S=NA/n)이 0.05∼0.2의 범위(0.05≤S≤0.2)가 되도록 설정되어 있다. 단결정 실리콘의 굴절률(n)은 통상 3.7 정도이고, 단결정 실리콘의 굴절률(n)이 3.7인 경우에는 집광 렌즈(50)의 개구수(NA)는 0.185∼0.74의 범위(0.185≤NA≤0.74)로 설정된다. 또한, 촬상 유닛(48)은, 가시광선에 의해 피가공물을 촬상하는 통상의 촬상 소자(CCD)와, 피가공물에 적외선을 조사하는 적외선 조사 유닛과, 적외선 조사 유닛에 의해 조사된 적외선을 포착하는 광학계와, 광학계가 포착하는 적외선에 대응하는 전기 신호를 출력하는 촬상 소자(적외선 CCD)를 포함한다(모두 도시하지 않음).
전술한 레이저 가공 장치(12)를 이용하여 실드 터널 형성 공정을 실시할 때는, 먼저, 웨이퍼(2)의 이면(2b)을 위를 향하게 하여, 척 테이블(26)의 상면에 웨이퍼(2)를 흡착시키며, 환형 프레임(8)의 바깥 둘레 가장자리부를 복수의 클램프(42)로 고정한다. 이어서, 촬상 유닛(48)으로 상방으로부터 웨이퍼(2)를 촬상한다. 이어서, 촬상 유닛(48)으로 촬상한 웨이퍼(2)의 화상에 기초하여, X축 방향 이동 유닛(32), Y축 방향 이동 유닛(38) 및 회전 유닛으로 척 테이블(26)을 이동 및 회전시킴으로써, 격자형의 분할 예정 라인(4)을 X축 방향 및 Y축 방향으로 정합시키며, X축 방향으로 정합시킨 분할 예정 라인(4)의 한쪽 단부의 상방에 집광기(46)를 위치시킨다. 이때, 웨이퍼(2)의 이면(2b)이 위를 향하고, 분할 예정 라인(4)이 형성되어 있는 표면(2a)은 아래를 향하고 있지만, 전술한 바와 같이, 촬상 유닛(48)은, 적외선 조사 유닛과, 적외선을 포착하는 광학계와, 적외선에 대응하는 전기 신호를 출력하는 촬상 소자(적외선 CCD)를 포함하기 때문에, 웨이퍼(2)의 이면(2b)으로부터 투과하여 표면(2a)의 분할 예정 라인(4)을 촬상할 수 있다. 이어서, 레이저 가공 장치(12)의 집광점 위치 조정 유닛(도시하지 않음)에 의해 펄스 레이저 광선(LB)의 집광점을 분할 예정 라인(4)에 대응하는 영역의 웨이퍼(2)의 내부에 위치시킨다. 이어서, 도 4에 나타내는 바와 같이, 집광점에 대하여 척 테이블(26)을 미리 정해진 이송 속도로 X축 방향 이동 유닛(32)에 의해 X축 방향으로 이동시키면서, 웨이퍼(2)의 이면(2b)으로부터 분할 예정 라인(4)에 대응하는 영역에, 단결정 실리콘에 대하여 투과성을 갖는 파장의 펄스 레이저 광선(LB)을 조사하는 실드 터널 형성 가공을 실시한다. 실드 터널 형성 가공을 행하면, 도 5의 (a) 및 도 5의 (b)에 나타내는 바와 같이, 웨이퍼(2)의 이면(2b)으로부터 표면(2a)에 이르는 세공(52)과, 세공(52)을 위요하는 비정질(54)로 이루어지는 실드 터널(56)이 분할 예정 라인(4)을 따라 연속적으로 다수 형성된다. 이어서, 분할 예정 라인(4)의 간격만큼, 집광점에 대하여 척 테이블(26)을 Y축 방향 이동 유닛(38)으로 Y축 방향으로 인덱스 이송한다. 그리고, 실드 터널 형성 가공과 인덱스 이송을 교대로 반복함으로써, X축 방향으로 정합시킨 분할 예정 라인(4)의 전부에 실드 터널 형성 가공을 실시한다. 또한, 회전 유닛에 의해 척 테이블(26)을 90도 회전시킨 뒤에, 실드 터널 형성 가공과 인덱스 이송을 교대로 반복함으로써, 앞서 실드 터널 형성 가공을 실시한 분할 예정 라인(4)과 직교하는 분할 예정 라인(4)의 전부에도 실드 터널 형성 가공을 실시하여, 격자형의 분할 예정 라인(4)을 따라 실드 터널(56)을 형성한다.
실드 터널 형성 공정에 있어서는, 사용하는 펄스 레이저 광선(LB)의 파장을 1950 ㎚ 이상으로 설정하는 것이 중요하다. 전술한 바와 같이, 본 실시형태에 있어서의 레이저 가공 장치(12)의 레이저 발진기는, 단결정 실리콘에 대하여 투과성을 갖는 범위에서 1950 ㎚ 이상의 파장의 펄스 레이저 광선(LB)을 발진하기 때문에, 레이저 가공 장치(12)를 이용함으로써, 단결정 실리콘 기판으로 이루어지는 웨이퍼(2)에 적정한 실드 터널(56)을 형성할 수 있다. 또한, 실드 터널 형성 공정에 있어서는, 레이저 광선을 집광하는 집광기의 개구수를 단결정 실리콘의 굴절률로 나눈 값이 0.05∼0.2의 범위가 되도록 집광기의 개구수를 설정한다.
실드 터널 형성 공정을 실시한 후, 플라즈마 에칭에 의해 실드 터널(56)을 에칭하여 웨이퍼(2)를 개개의 디바이스(6)를 갖는 칩으로 분할하는 분할 공정을 실시한다. 도 6을 참조하여 설명하면, 분할 공정은, 공지의 에칭 장치(도시하지 않음)를 이용하여 실시할 수 있다. 분할 공정에서는, 실드 터널(56)을 형성한 웨이퍼(2)를 에칭 장치의 챔버에 수용하고, 이어서 챔버 내를 감압한 후, 챔버 내에 육불화유황(SF6) 등의 에칭 가스를 공급하며 고주파 전원을 이용하여 챔버 내에 플라즈마를 발생시킨다. 이에 의해, 격자형의 분할 예정 라인(4)을 따라 형성된 실드 터널(56)이 플라즈마 에칭에 의해 제거되어, 도 7에 나타내는 바와 같이, 웨이퍼(2)가 디바이스(6)를 표면에 갖는 개개의 칩으로 분할된다.
이상과 같이, 본 실시형태의 웨이퍼의 가공 방법은, 웨이퍼(2)의 표면(2a)에 보호 부재를 배치하는 보호 부재 배치 공정과, 웨이퍼(2)의 이면(2b)으로부터 분할 예정 라인(4)에 대응하는 영역에 단결정 실리콘에 대하여 투과성을 갖는 파장의 펄스 레이저 광선(LB)을 조사하여 이면(2b)으로부터 표면(2a)에 이르는 세공(52)과 세공(52)을 위요하는 비정질(54)로 이루어지는 복수의 실드 터널(56)을 연속적으로 형성하는 실드 터널 형성 공정과, 플라즈마 에칭에 의해 실드 터널(56)을 에칭하고 웨이퍼(2)를 개개의 칩으로 분할하는 분할 공정을 포함한다. 실드 터널 형성 공정에 있어서 사용하는 펄스 레이저 광선(LB)의 파장을 1950 ㎚ 이상으로 설정하기 때문에, 분할 예정 라인(4)을 따라 적정한 실드 터널(56)을 형성할 수 있다. 또한, 실드 터널(56)의 세공(52)을 위요하는 비정질(54)은, 웨이퍼(2)의 기판을 구성하는 단결정 실리콘에 비해서 에칭률이 높기 때문에, 실드 터널 형성과 플라즈마 에칭의 복합 가공에 의해, 격자형의 분할 예정 라인(4)을 따라 형성된 실드 터널(56)이 에칭되고, 따라서 웨이퍼(2)를 디바이스(6)를 표면에 갖는 개개의 칩으로 분할할 수 있으며, 항절 강도가 높은 칩을 생성할 수 있다. 또한, 분할 예정 라인(4)의 상면에 TEG 등의 금속막이나 Low-k막이 적층되어 있어도, 실드 터널 형성 공정에 있어서 금속막이나 Low-k막에 점선형의 다수의 세공이 형성되기 때문에, 웨이퍼(2)가 접착되어 있는 보호 테이프(10)를 확장하는 테이프 확장 장치 등의 적절한 외력 부여 수단에 의해, 금속막이나 Low-k막에 점선형의 세공이 형성된 웨이퍼(2)에 외력을 부여함으로써, 점선형의 세공을 따라 금속막이나 Low-k막을 절단하여, 웨이퍼(2)를 디바이스(6)를 표면에 갖는 개개의 칩으로 분할할 수 있다.
여기서, 단결정 실리콘 웨이퍼에 적정한 실드 터널을 형성할 수 있는 레이저 광선의 조건에 대해서, 본 발명자들이 행한 실험의 결과에 기초하여 설명한다. 단결정 실리콘 웨이퍼는, 미리 정해진 파장 범위의 적외선에 대하여 55％ 정도의 투과성을 갖는 것으로부터, 광학 흡수단 근방의 1030 ㎚의 파장의 레이저 광선을 이용하여 실드 터널의 형성을 시도하면, 레이저 광선의 투과에 의해 단결정 실리콘 웨이퍼의 내부에 개질층은 형성되지만, 레이저 광선의 흡수에 의해 실드 터널의 형성이 방해되어 적정한 실드 터널을 형성할 수 없다고 추찰되기 때문에, 본 발명자들은, 레이저 광선의 파장을 단결정 실리콘 웨이퍼의 광학 흡수단 부근으로부터 길게 하면서 실험을 행하였다.
[실험 1]
본 발명자들은 단결정 실리콘 웨이퍼에 적정한 실드 터널을 형성할 수 있는 레이저 광선의 파장을 찾아내기 위해, 이하의 조건에 있어서, 레이저 광선의 집광점을 단결정 실리콘 웨이퍼의 내부에 위치시켜, 단결정 실리콘 웨이퍼와 집광점을 미리 정해진 이송 속도로 상대적으로 이동시키면서, 레이저 광선을 단결정 실리콘 웨이퍼에 조사하였다. 또한, 단결정 실리콘의 굴절률(n)은 3.7 정도이기 때문에, 상기 특허문헌 3에 개시된 실험을 참고로 하여, 0.05≤S≤0.2의 범위 내인 S=NA/n=NA/3.7=0.135가 되도록 집광 렌즈의 개구수(NA)를 0.5로 하였다.
단결정 실리콘 웨이퍼의 두께 : 700 ㎛
펄스 레이저 광선의 파장 : 1034∼2200 ㎚
집광 렌즈의 개구수(NA) : 0.5
평균 출력 : 3 W
반복 주파수 : 50 ㎑
펄스 폭 : 10 ㎱
이송 속도 : 500 ㎜/s
[실험 1의 결과]
레이저 광선의 파장(㎚) 실드 터널의 양부
1034 불량
1064 불량
1300 불량
1900 조금 양호
1950 양호
2000 양호
2100 양호
2200 양호
[실험 1에 기초한 결론]
실험 1의 결과로부터, 단결정 실리콘 웨이퍼에 적정한 실드 터널을 형성할 수 있는 레이저 광선의 파장은, 단결정 실리콘 웨이퍼에 대하여 투과성을 갖는 범위에서 1950 ㎚ 이상이라고 할 수 있다. 또한, 파장이 약 6000 ㎚까지는, 상기한 양호한 실드 터널이 형성된 파장 범위와 마찬가지로, 단결정 실리콘의 광 투과율이 약 55％이기 때문에(도 3 참조), 단결정 실리콘 웨이퍼에 양호한 실드 터널을 형성할 수 있다고 생각된다.
[실험 2]
본 발명자들은 단결정 실리콘 웨이퍼에 적정한 실드 터널을 형성하기 위한, 단결정 실리콘의 굴절률(n)과 집광 렌즈의 개구수(NA)의 관계를 찾아내기 위해, 이하의 조건에 있어서, 레이저 광선의 집광점을 단결정 실리콘 웨이퍼의 내부에 위치시켜, 단결정 실리콘 웨이퍼와 집광점을 미리 정해진 이송 속도로 상대적으로 이동시키면서, 레이저 광선을 단결정 실리콘 웨이퍼에 조사하였다.
단결정 실리콘 웨이퍼의 두께 : 700 ㎛
펄스 레이저 광선의 파장 : 1950 ㎚
평균 출력 : 3 W
반복 주파수 : 50 ㎑
펄스 폭 : 10 ㎱
이송 속도 : 500 ㎜/s
[실험 2의 결과]
집광 렌즈의 개구수(NA) 실드 터널의 양부 S(S=NA/n)
0.05 불량 0.014
0.1 불량 0.027
0.15 불량 0.041
0.2 양호 0.054
0.25 양호 0.068
0.3 양호 0.081
0.35 양호 0.095
0.4 양호 0.108
0.45 양호 0.122
0.5 양호 0.135
0.55 양호 0.149
0.6 양호 0.162
0.65 양호 0.176
0.7 양호 0.189
0.75 양호 0.203
0.8 불량 0.216
0.9 불량 0.243
[실험 2에 기초한 결론]
실험 2의 결과로부터, 단결정 실리콘 웨이퍼에 적정한 실드 터널을 형성할 수 있는, 단결정 실리콘의 굴절률(n)과 집광 렌즈의 개구수(NA)의 관계는, 0.05≤NA/n≤0.2라고 할 수 있다.
2: 웨이퍼
2a: 웨이퍼의 표면
2b: 웨이퍼의 이면
4: 분할 예정 라인
6: 디바이스
10: 보호 테이프(보호 부재)
52: 세공
54: 비정질
56: 실드 터널
LB: 펄스 레이저 광선

Claims (2)

  1. 복수의 디바이스가 교차하는 복수의 분할 예정 라인에 의해 구획되어 단결정 실리콘 기판의 표면에 형성된 웨이퍼를 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법으로서,
    웨이퍼의 표면에 보호 부재를 배치하는 보호 부재 배치 공정과,
    상기 보호 부재 배치 공정을 실시한 후, 웨이퍼의 이면으로부터 분할 예정 라인에 대응하는 영역에 단결정 실리콘에 대하여 투과성을 갖는 파장의 레이저 광선을 조사하여, 이면으로부터 표면에 이르는 세공과 그 세공을 위요(圍繞)하는 비정질로 이루어지는 복수의 실드 터널을 연속적으로 형성하는 실드 터널 형성 공정과,
    상기 실드 터널 형성 공정을 실시한 후, 플라즈마 에칭에 의해 상기 실드 터널을 에칭하여 웨이퍼를 개개의 디바이스 칩으로 분할하는 분할 공정을 포함하고,
    상기 실드 터널 형성 공정에서 사용하는 레이저 광선의 파장을 1950 ㎚ 이상으로 설정하는 것인 웨이퍼의 가공 방법.
  2. 제1항에 있어서, 상기 실드 터널 형성 공정에 있어서, 레이저 광선을 집광하는 집광 렌즈의 개구수를 단결정 실리콘의 굴절률로 나눈 값이 0.05∼0.2의 범위가 되도록 상기 집광 렌즈의 개구수를 설정하는 것인 웨이퍼의 가공 방법.
KR1020180093808A 2017-08-17 2018-08-10 웨이퍼의 가공 방법 KR102527033B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017157328A JP6985060B2 (ja) 2017-08-17 2017-08-17 ウエーハの加工方法
JPJP-P-2017-157328 2017-08-17

Publications (2)

Publication Number Publication Date
KR20190019839A true KR20190019839A (ko) 2019-02-27
KR102527033B1 KR102527033B1 (ko) 2023-04-27

Family

ID=65235353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180093808A KR102527033B1 (ko) 2017-08-17 2018-08-10 웨이퍼의 가공 방법

Country Status (6)

Country Link
US (1) US10483149B2 (ko)
JP (1) JP6985060B2 (ko)
KR (1) KR102527033B1 (ko)
CN (1) CN109411412B (ko)
DE (1) DE102018213786A1 (ko)
TW (1) TWI770251B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7098284B2 (ja) 2017-07-06 2022-07-11 株式会社ディスコ レーザー加工装置およびレーザー加工方法
JP7184455B2 (ja) * 2018-06-27 2022-12-06 株式会社ディスコ ウェーハの加工方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10305420A (ja) 1997-03-04 1998-11-17 Ngk Insulators Ltd 酸化物単結晶からなる母材の加工方法、機能性デバイスの製造方法
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP2013536081A (ja) * 2010-07-12 2013-09-19 フィレイザー ユーエスエー エルエルシー レーザーフィラメント形成による材料加工方法
JP2014168790A (ja) * 2013-03-01 2014-09-18 Disco Abrasive Syst Ltd ウエーハの加工方法
KR20140134220A (ko) * 2013-05-13 2014-11-21 가부시기가이샤 디스코 레이저 가공 방법
JP2014225562A (ja) * 2013-05-16 2014-12-04 株式会社ディスコ 光デバイスウエーハの加工方法
JP2015207664A (ja) * 2014-04-21 2015-11-19 株式会社ディスコ 単結晶基板の加工方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010069517A (ja) * 2008-09-19 2010-04-02 Disco Abrasive Syst Ltd 加工装置および加工方法
JPWO2011043357A1 (ja) * 2009-10-07 2013-03-04 シチズンファインテックミヨタ株式会社 レーザーの照射方法、及びそれを用いた圧電振動子の周波数調整方法、並びにそれを用いて周波数調整された圧電デバイス
JP5939752B2 (ja) * 2011-09-01 2016-06-22 株式会社ディスコ ウェーハの分割方法
DE102017201151A1 (de) * 2016-02-01 2017-08-03 Disco Corporation Verfahren zum Bearbeiten eines Substrats
JP7098284B2 (ja) 2017-07-06 2022-07-11 株式会社ディスコ レーザー加工装置およびレーザー加工方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10305420A (ja) 1997-03-04 1998-11-17 Ngk Insulators Ltd 酸化物単結晶からなる母材の加工方法、機能性デバイスの製造方法
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP2013536081A (ja) * 2010-07-12 2013-09-19 フィレイザー ユーエスエー エルエルシー レーザーフィラメント形成による材料加工方法
JP2014168790A (ja) * 2013-03-01 2014-09-18 Disco Abrasive Syst Ltd ウエーハの加工方法
KR20140134220A (ko) * 2013-05-13 2014-11-21 가부시기가이샤 디스코 레이저 가공 방법
JP2014221483A (ja) 2013-05-13 2014-11-27 株式会社ディスコ レーザー加工方法
JP2014225562A (ja) * 2013-05-16 2014-12-04 株式会社ディスコ 光デバイスウエーハの加工方法
JP2015207664A (ja) * 2014-04-21 2015-11-19 株式会社ディスコ 単結晶基板の加工方法

Also Published As

Publication number Publication date
DE102018213786A1 (de) 2019-02-21
JP6985060B2 (ja) 2021-12-22
TWI770251B (zh) 2022-07-11
CN109411412A (zh) 2019-03-01
CN109411412B (zh) 2023-12-26
JP2019036643A (ja) 2019-03-07
US20190057892A1 (en) 2019-02-21
US10483149B2 (en) 2019-11-19
KR102527033B1 (ko) 2023-04-27
TW201913799A (zh) 2019-04-01

Similar Documents

Publication Publication Date Title
US7435607B2 (en) Method of wafer laser processing using a gas permeable protective tape
US7232741B2 (en) Wafer dividing method
CN104022080B (zh) 晶片的加工方法
KR101160200B1 (ko) 웨이퍼의 분할방법
KR102272434B1 (ko) 웨이퍼의 가공 방법
US20050070075A1 (en) Laser beam processing method and laser beam machine
CN104148816A (zh) 激光加工方法
KR20180018353A (ko) SiC 웨이퍼의 생성 방법
KR20140109331A (ko) 웨이퍼 가공 방법
JP6013859B2 (ja) ウェーハの加工方法
KR20160088808A (ko) 웨이퍼의 가공 방법
KR20190019839A (ko) 웨이퍼의 가공 방법
TWI736760B (zh) 晶圓加工方法
US8828847B2 (en) Laser beam processing method for a wafer
JP5946307B2 (ja) ウエーハの分割方法
JP5453123B2 (ja) 切削方法
KR102629098B1 (ko) 웨이퍼의 가공 방법
KR20190005747A (ko) 레이저 가공 장치 및 레이저 가공 방법
JP2011171382A (ja) 分割方法
KR20200036731A (ko) 다이아몬드 기판 생성 방법
TW201926455A (zh) 晶圓的加工方法
CN110491834B (zh) 被加工物的加工方法
JP7420508B2 (ja) レーザー加工方法
CN117583724A (zh) 激光加工装置和晶片的制造方法
JP2022064088A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant