KR102629098B1 - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR102629098B1
KR102629098B1 KR1020190034398A KR20190034398A KR102629098B1 KR 102629098 B1 KR102629098 B1 KR 102629098B1 KR 1020190034398 A KR1020190034398 A KR 1020190034398A KR 20190034398 A KR20190034398 A KR 20190034398A KR 102629098 B1 KR102629098 B1 KR 102629098B1
Authority
KR
South Korea
Prior art keywords
wafer
flash memory
daf
layer
semiconductor substrate
Prior art date
Application number
KR1020190034398A
Other languages
English (en)
Other versions
KR20190120701A (ko
Inventor
데츠카즈 스기야
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20190120701A publication Critical patent/KR20190120701A/ko
Application granted granted Critical
Publication of KR102629098B1 publication Critical patent/KR102629098B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(과제) 복수의 플래시 메모리 칩이 형성된 웨이퍼를 적정하게 분할할 수 있는 웨이퍼의 가공 방법을 제공한다.
(해결 수단) 웨이퍼의 가공 방법은, 분할 예정 라인 (14) 을 절삭 블레이드 (28) 로 절삭하여 제 2 기억층 (10) 에 절삭 홈 (30) 을 형성하는 절삭 홈 형성 공정과, 반도체 기판 (4) 에 대해 투과성을 갖는 파장의 레이저 광선 LB 의 집광점을 분할 예정 라인 (14) 에 대응하는 반도체 기판 (4) 의 내부에 위치시키고 반도체 기판 (4) 에 레이저 광선 LB 를 조사하여 개질층 (42) 을 형성하는 개질층 형성 공정과, 반도체 기판 (4) 의 이면을 연삭하여 개질층 (42) 으로부터 크랙 (60) 을 성장시켜 웨이퍼 (2) 를 개개의 플래시 메모리 칩 (12) 으로 분할하는 분할 공정과, 개개의 플래시 메모리 칩 (12) 으로 분할된 웨이퍼 (2) 의 이면 (2b) 에 DAF (62) 를 배치 형성하여 DAF (62) 를 지지하는 지지 테이프 (66) 를 확장하여 DAF (62) 를 플래시 메모리 칩 (12) 마다 분할하는 DAF 분할 공정으로 적어도 구성된다.

Description

웨이퍼의 가공 방법{PROCESSING METHOD OF A WAFER}
본 발명은, 반도체 기판의 표면에 금속막과 절연막이 교대로 복수 적층된 제 1 기억층과, 이 제 1 기억층의 상면에 절연층을 결합층으로 하여 금속막과 절연막이 교대로 복수 적층된 제 2 기억층이 연결되어 구성되는 복수의 플래시 메모리 칩이 분할 예정 라인에 의해 구획된 웨이퍼를 개개의 플래시 메모리 칩으로 분할하는 웨이퍼의 가공 방법에 관한 것이다.
IC, LSI, 플래시 메모리 등의 디바이스는, 실리콘 등의 반도체 기판의 표면에 적층됨과 함께 분할 예정 라인에 의해 구획되어 웨이퍼의 형태로 생성된다. 그리고 웨이퍼는, 레이저 가공 장치, 다이싱 장치 등의 가공 장치에 의해 개개의 디바이스로 분할되고, 분할된 각 디바이스는 휴대 전화, PC 등의 전기 기기에 이용된다.
또, 반도체 기판에 대해 투과성을 갖는 파장의 레이저 광선의 집광점을 반도체 기판의 내부에 위치시키고 반도체 기판에 레이저 광선을 조사하여, 분할 예정 라인을 따라 반도체 기판의 내부에 개질층을 형성하고, 그 후, 반도체 기판의 이면을 연삭하여 박화 (薄化) 함과 함께 개질층으로부터 크랙을 성장시켜 웨이퍼를 개개의 디바이스로 분할하는 기술도 제안되어 있다 (예를 들어 특허문헌 1 참조).
일본 공개특허공보 2014-7330호
상기한 기술은, 개개의 디바이스로 분할된 웨이퍼의 이면에 DAF (다이 어태치 필름이라고 칭해지는 접착 시트) 를 배치 형성하여 확장함으로써 디바이스에 대응한 크기로 DAF 를 분할할 수 있는 장점이 있다.
그러나, 반도체 기판의 표면에 금속막과 절연막이 교대로 복수 적층된 제 1 기억층과, 이 제 1 기억층의 상면에 절연층을 결합층으로 하여 금속막과 절연막이 교대로 복수 적층된 제 2 기억층이 연결되어 구성되는 복수의 플래시 메모리 칩이 분할 예정 라인에 의해 구획된 웨이퍼를 개개의 플래시 메모리 칩으로 분할할 때에 상기한 기술을 사용하면 개질층으로부터 성장하는 크랙이 결합층에서 굴절되어 제 2 기억층에 도달하고, 제 2 기억층을 손상시켜 버려, 웨이퍼를 개개의 플래시 메모리 칩으로 적정하게 분할할 수 없다는 문제가 있다.
상기 사실을 감안하여 이루어진 본 발명의 과제는, 복수의 플래시 메모리 칩이 형성된 웨이퍼를 적정하게 분할할 수 있는 웨이퍼의 가공 방법을 제공하는 것이다.
상기 과제를 해결하기 위해서 본 발명이 제공하는 것은 이하의 웨이퍼의 가공 방법이다. 즉, 반도체 기판의 표면에 금속막과 절연막이 교대로 복수 적층된 제 1 기억층과, 그 제 1 기억층의 상면에 절연층을 결합층으로 하여 금속막과 절연막이 교대로 복수 적층된 제 2 기억층이 연결되어 구성되는 복수의 플래시 메모리 칩이 분할 예정 라인에 의해 구획된 웨이퍼를 개개의 플래시 메모리 칩으로 분할하는 웨이퍼의 가공 방법으로서, 분할 예정 라인을 절삭 블레이드로 절삭하여 그 제 2 기억층에 절삭 홈을 형성하는 절삭 홈 형성 공정과, 반도체 기판에 대해 투과성을 갖는 파장의 레이저 광선의 집광점을 분할 예정 라인에 대응하는 반도체 기판의 내부에 위치시키고 반도체 기판에 레이저 광선을 조사하여 개질층을 형성하는 개질층 형성 공정과, 반도체 기판의 이면을 연삭하여 개질층으로부터 크랙을 성장시켜 웨이퍼를 개개의 플래시 메모리 칩으로 분할하는 분할 공정과, 개개의 플래시 메모리 칩으로 분할된 웨이퍼의 이면에 DAF 를 배치 형성하여 DAF 를 지지하는 지지 테이프를 확장하여 DAF 를 플래시 메모리 칩마다 분할하는 DAF 분할 공정으로 적어도 구성되는 웨이퍼의 가공 방법이다.
그 절삭 홈 형성 공정에 있어서, 절삭 홈은 그 결합층에 도달하는 것이 바람직하다.
본 발명이 제공하는 웨이퍼의 가공 방법은, 분할 예정 라인을 절삭 블레이드로 절삭하여 제 2 기억층에 절삭 홈을 형성하는 절삭 홈 형성 공정과, 반도체 기판에 대해 투과성을 갖는 파장의 레이저 광선의 집광점을 분할 예정 라인에 대응하는 반도체 기판의 내부에 위치시키고 반도체 기판에 레이저 광선을 조사하여 개질층을 형성하는 개질층 형성 공정과, 반도체 기판의 이면을 연삭하여 개질층으로부터 크랙을 성장시켜 웨이퍼를 개개의 플래시 메모리 칩으로 분할하는 분할 공정과, 개개의 플래시 메모리 칩으로 분할된 웨이퍼의 이면에 DAF 를 배치 형성하여 DAF 를 지지하는 지지 테이프를 확장하여 DAF 를 플래시 메모리 칩마다 분할하는 DAF 분할 공정으로 적어도 구성되어 있으므로, 개질층으로부터 성장하는 크랙이 굴절되지 않고 절삭 홈으로 유도되어, 웨이퍼를 개개의 플래시 메모리 칩으로 적정하게 분할할 수 있다.
도 1(a) 는, 다이싱 장치의 척 테이블에 웨이퍼가 재치 (載置) 되는 상태를 나타내는 사시도, 도 1(b) 는, 웨이퍼의 단면도.
도 2 는, 절삭 홈 형성 공정이 실시되고 있는 상태를 나타내는 사시도.
도 3 은, 절삭 홈이 형성된 웨이퍼의 단면도.
도 4 는, 웨이퍼의 표면에 보호 테이프가 배치 형성되고, 레이저 가공 장치의 척 테이블에 웨이퍼가 재치되는 상태를 나타내는 사시도.
도 5 는, 개질층 형성 공정이 실시되고 있는 상태를 나타내는 사시도.
도 6 은, 절삭 홈 및 개질층이 형성된 웨이퍼의 단면도.
도 7 은, 분할 공정이 실시되고 있는 상태를 나타내는 사시도.
도 8(a) 는, 개개의 플래시 메모리 칩으로 분할된 웨이퍼의 사시도, 도 8(b) 는, 개개의 플래시 메모리 칩으로 분할된 웨이퍼의 단면도.
도 9 는, 개개의 플래시 메모리 칩으로 분할된 웨이퍼의 이면에 DAF 가 배치 형성되는 상태를 나타내는 사시도.
도 10 은, 개개의 플래시 메모리 칩으로 분할된 웨이퍼의 표면으로부터 보호 테이프가 제거된 상태를 나타내는 사시도.
도 11 은, 플래시 메모리 칩마다 DAF 가 분할되어 있는 상태를 나타내는 사시도.
이하, 본 발명에 관련된 웨이퍼의 가공 방법의 실시형태에 대해 도면을 참조하면서 설명한다.
도 1 에는, 본 발명에 관련된 웨이퍼의 가공 방법에 의해 가공될 수 있는 웨이퍼 (2) 가 나타내어져 있다. 원반상의 웨이퍼 (2) 는, 반도체 기판 (4) 의 표면에 금속막과 절연막이 교대로 복수 적층된 제 1 기억층 (6) 과, 제 1 기억층 (6) 의 상면에 절연층을 결합층 (8) 으로 하여 금속막과 절연막이 교대로 복수 적층된 제 2 기억층 (10) 이 연결되어 구성되는 복수의 플래시 메모리 칩 (12) 을 갖고 있다. 이들 복수의 플래시 메모리 칩 (12) 은, 격자상의 분할 예정 라인 (14) 에 의해 구획되어 있다.
웨이퍼 (2) 의 반도체 기판 (4) 으로는, 예를 들어, 두께 400 ㎛ 정도의 실리콘 기판을 사용할 수 있다. 제 1 기억층 (6) 및 제 2 기억층 (10) 으로는, 금속막과 절연막이 교대로 합계 48 층 적층된 두께 10 ㎛ 정도의 것이나, 혹은 금속막과 절연막이 교대로 합계 32 층 적층된 두께 8 ㎛ 정도의 것이면 된다. 또, 결합층 (8) 으로는, 두께 1 ㎛ 정도의 질화막이나 SiO2 막 등을 사용할 수 있다.
도시한 실시형태에서는, 먼저, 분할 예정 라인 (14) 을 절삭 블레이드로 절삭하여 제 2 기억층 (10) 에 절삭 홈을 형성하는 절삭 홈 형성 공정을 실시한다. 절삭 홈 형성 공정은, 예를 들어 도 1 및 도 2 에 일부를 나타내는 다이싱 장치 (16) 를 사용하여 실시할 수 있다. 다이싱 장치 (16) 는, 웨이퍼 (2) 를 흡인 유지하는 척 테이블 (18) 과, 척 테이블 (18) 에 흡인 유지된 웨이퍼 (2) 를 절삭하는 절삭 수단 (20) (도 2 참조) 을 구비한다.
도 1 에 나타내는 바와 같이, 척 테이블 (18) 의 상단 부분에는, 흡인 수단 (도시하고 있지 않음) 에 접속된 다공질의 원형의 흡착 척 (22) 이 배치되고, 척 테이블 (18) 에 있어서는, 흡인 수단으로 흡착 척 (22) 의 상면에 흡인력을 생성하여, 상면에 놓여진 웨이퍼 (2) 를 흡인 유지하도록 되어 있다. 또, 척 테이블 (18) 은 상하 방향으로 연장되는 축선을 중심으로 하여 척 테이블용 모터 (도시하고 있지 않음) 에 의해 회전되고, 또한 도 1 에 화살표 X 로 나타내는 X 축 방향으로 X 축 이송 수단 (도시하고 있지 않음) 에 의해 진퇴된다.
도 2 에 나타내는 바와 같이, 절삭 수단 (20) 은, X 축 방향으로 직교하는 Y 축 방향 (도 2 에 화살표 Y 로 나타내는 방향) 으로 연장되는 스핀들 하우징 (24) 과, Y 축 방향을 축심으로 하여 자유롭게 회전할 수 있도록 스핀들 하우징 (24) 에 지지된 스핀들 (26) 과, 스핀들 (26) 을 회전시키는 스핀들용 모터 (도시하고 있지 않음) 와, 스핀들 (26) 의 선단에 장착된 환상의 절삭 블레이드 (28) 를 포함한다. 스핀들 하우징 (24) 은, Y 축 방향으로 Y 축 이송 수단 (도시하고 있지 않음) 에 의해 진퇴되고, 상하 방향으로 승강 수단 (도시하고 있지 않음) 에 의해 승강되도록 되어 있다. 또한, X 축 방향 및 Y 축 방향이 규정하는 평면은 실질상 수평이다.
도 1(a) 에 나타내는 바와 같이, 절삭 홈 형성 공정에서는, 먼저, 웨이퍼 (2) 의 표면 (2a) 을 위를 향하게 하여, 척 테이블 (18) 의 상면에서 웨이퍼 (2) 를 흡인 유지한다. 이어서, 다이싱 장치 (16) 의 촬상 수단 (도시하고 있지 않음) 으로 상방으로부터 웨이퍼 (2) 를 촬상하고, 촬상 수단으로 촬상한 웨이퍼 (2) 의 화상에 기초하여, 분할 예정 라인 (14) 을 X 축 방향으로 정합시킴과 함께, X 축 방향으로 정합시킨 분할 예정 라인 (14) 의 상방에 절삭 블레이드 (28) 를 위치시킨다. 이어서, 도 2 에 화살표 A 로 나타내는 방향으로 절삭 블레이드 (28) 를 회전시킨다. 이어서, 스핀들 하우징 (24) 을 하강시켜, X 축 방향으로 정합시킨 분할 예정 라인 (14) 에 절삭 블레이드 (28) 의 날끝을 절입시킴과 함께, 절삭 수단 (20) 에 대해 척 테이블 (18) 을 상대적으로 소정의 이송 속도로 X 축 방향으로 가공 이송함으로써, 분할 예정 라인 (14) 을 따라 제 2 기억층 (10) 에 절삭 홈 (30) 을 형성하는 절삭 가공을 실시한다. 이 절삭 홈 (30) 의 폭은, 예를 들어 20 ㎛ 정도이다. 또, 절삭 홈 (30) 의 깊이는, 적어도 제 2 기억층 (10) 의 두께와 동일한 깊이 (예를 들어 8 ㎛ 정도나 10 ㎛ 정도) 로 하고, 바람직하게는 결합층 (8) 에 도달하는 깊이 (예를 들어 9 ㎛ 정도나 11 ㎛ 정도) 로 한다. 혹은 도 3 에 나타내는 바와 같이, 절삭 홈 (30) 은 결합층 (8) 을 넘어서 제 1 기억층 (6) 에까지 도달하고 있어도 된다.
이어서, 분할 예정 라인 (14) 의 Y 축 방향의 간격의 분만큼, 척 테이블 (18) 에 대해 스핀들 하우징 (24) 을 상대적으로 Y 축 방향으로 산출 이송한다. 그리고, 절삭 가공과 산출 이송을 교대로 반복함으로써, X 축 방향으로 정합시킨 분할 예정 라인 (14) 전부를 따라 절삭 홈 (30) 을 형성한다. 또, 척 테이블 (18) 을 90 도 회전시킨 후에, 절삭 가공과 산출 이송을 교대로 반복함으로써, 앞서 절삭 홈 (30) 을 형성한 분할 예정 라인 (14) 과 직교하는 분할 예정 라인 (14) 전부를 따라 절삭 홈 (30) 을 형성한다. 이와 같이 하여 절삭 홈 형성 공정을 실시하여, 격자상의 분할 예정 라인 (14) 을 따라 격자상으로 절삭 홈 (30) 을 형성한다.
절삭 홈 형성 공정을 실시한 후, 반도체 기판 (4) 에 대해 투과성을 갖는 파장의 레이저 광선의 집광점을 분할 예정 라인 (14) 에 대응하는 반도체 기판 (4) 의 내부에 위치시키고 반도체 기판 (4) 에 레이저 광선을 조사하여 개질층을 형성하는 개질층 형성 공정을 실시한다. 개질층 형성 공정은, 예를 들어 도 4 및 도 5 에 일부를 나타내는 레이저 가공 장치 (32) 를 사용하여 실시할 수 있다. 레이저 가공 장치 (32) 는, 웨이퍼 (2) 를 흡인 유지하는 척 테이블 (34) 과, 척 테이블 (34) 에 흡인 유지된 웨이퍼 (2) 에 펄스 레이저 광선 LB 를 조사하는 집광기 (36) (도 5 참조) 를 구비한다. 도 4 에 나타내는 바와 같이, 척 테이블 (34) 의 상단 부분에는, 흡인 수단 (도시하고 있지 않음) 에 접속된 다공질의 원형의 흡착 척 (38) 이 배치되어 있다. 또, 척 테이블 (34) 은, 자유롭게 회전할 수 있도록 구성되어 있음과 함께, X 축 방향 및 Y 축 방향으로 자유롭게 진퇴할 수 있도록 구성되어 있다.
도 4 를 참조하여 설명을 계속하면, 개질층 형성 공정에서는, 먼저, 격자상으로 절삭 홈 (30) 을 형성한 웨이퍼 (2) 의 표면 (2a) 에, 플래시 메모리 칩 (12) 을 보호하는 원형의 보호 테이프 (40) 를 첩착 (貼着) 하여 배치 형성한다. 이어서, 웨이퍼 (2) 의 이면 (2b) 을 위를 향하게 하여, 척 테이블 (34) 의 상면에서 웨이퍼 (2) 를 흡인 유지한다. 이어서, 레이저 가공 장치 (32) 의 촬상 수단 (도시하고 있지 않음) 으로 상방으로부터 웨이퍼 (2) 를 촬상하고, 촬상 수단으로 촬상한 웨이퍼 (2) 의 화상에 기초하여, 분할 예정 라인 (14) 을 X 축 방향으로 정합시킴과 함께, X 축 방향으로 정합시킨 분할 예정 라인 (14) 의 상방에 집광기 (36) 를 위치시킨다. 이 때, 웨이퍼 (2) 의 이면 (2b) 이 위를 향하고, 분할 예정 라인 (14) 이 형성되어 있는 표면 (2a) 은 아래를 향하고 있는데, 레이저 가공 장치 (32) 의 촬상 수단이, 웨이퍼 (2) 에 적외선을 조사하는 적외선 조사 수단과, 적외선 조사 수단에 의해 조사된 적외선을 포착하는 광학계와, 광학계가 포착한 적외선에 대응하는 전기 신호를 출력하는 촬상 소자 (적외선 CCD) 를 포함함으로써, 웨이퍼 (2) 의 이면 (2b) 으로부터 비쳐 보아 표면 (2a) 의 분할 예정 라인 (14) 을 촬상할 수 있다.
이어서, 레이저 가공 장치 (32) 의 집광점 위치 조정 수단 (도시하고 있지 않음) 으로 집광기 (36) 를 승강시켜, 분할 예정 라인 (14) 에 대응하는 반도체 기판 (4) 의 내부에 펄스 레이저 광선 LB 의 집광점을 위치시킨다. 이어서 도 5 에 나타내는 바와 같이, 집광기 (36) 에 대해 척 테이블 (34) 을 상대적으로 소정의 이송 속도로 X 축 방향으로 가공 이송하면서, 반도체 기판 (4) 에 대해 투과성을 갖는 파장의 펄스 레이저 광선 LB 를 집광기 (36) 로부터 조사함으로써, 분할 예정 라인 (14) 을 따라 반도체 기판 (4) 의 내부에 개질층 (42) 을 형성하는 개질층 형성 가공을 실시한다. 또한, 개질층 (42) 은 반도체 기판 (4) 의 내부에 형성되어 실질적으로 이면에 나타나지 않지만 이미지를 쇄선으로 표현하였다. 개질층 (42) 은, 주위보다 강도가 작고, 또 도 6 에 나타내는 바와 같이, 반도체 기판 (4) 의 두께 방향으로 연장되어 있다. 이어서, 분할 예정 라인 (14) 의 Y 축 방향의 간격의 분만큼, 집광기 (36) 에 대해 척 테이블 (34) 을 상대적으로 Y 축 방향으로 산출 이송한다. 그리고, 개질층 형성 가공과 산출 이송을 교대로 반복함으로써, X 축 방향으로 정합시킨 분할 예정 라인 (14) 전부를 따라 반도체 기판 (4) 의 내부에 개질층 (42) 을 형성한다. 또, 척 테이블 (34) 을 90 도 회전시킨 후에, 개질층 형성 가공과 산출 이송을 교대로 반복함으로써, 앞서 개질층 (42) 을 형성한 분할 예정 라인 (14) 과 직교하는 분할 예정 라인 (14) 전부를 따라 반도체 기판 (4) 의 내부에 개질층 (42) 을 형성한다. 이와 같이 하여 개질층 형성 공정을 실시하여, 격자상의 분할 예정 라인 (14) 을 따라 반도체 기판 (4) 의 내부에 격자상으로 개질층 (42) 을 형성한다. 이와 같은 개질층 형성 공정은, 예를 들어 이하의 가공 조건에서 실시할 수 있다.
펄스 레이저 광선의 파장 : 1064 ㎚
반복 주파수 : 80 ㎑
평균 출력 : 1.0 W
이송 속도 : 400 ㎜/s
개질층 형성 공정을 실시한 후, 반도체 기판 (4) 의 이면 (웨이퍼 (2) 의 이면 (2b)) 을 연삭하여 개질층 (42) 으로부터 크랙을 성장시켜 웨이퍼 (2) 를 개개의 플래시 메모리 칩 (12) 으로 분할하는 분할 공정을 실시한다. 분할 공정은, 예를 들어, 도 7 에 일부를 나타내는 연삭 장치 (44) 를 사용하여 실시할 수 있다. 연삭 장치 (44) 는, 웨이퍼 (2) 를 흡인 유지하는 척 테이블 (46) 과, 척 테이블 (46) 에 흡인 유지된 웨이퍼 (2) 를 연삭하는 연삭 수단 (48) 을 구비한다.
척 테이블 (46) 은, 상면에서 웨이퍼 (2) 를 흡인 유지하도록 구성되어 있음과 함께 자유롭게 회전할 수 있도록 구성되어 있다. 연삭 수단 (48) 은, 스핀들용 모터 (도시하고 있지 않음) 에 연결되고, 또한 상하 방향으로 연장되는 스핀들 (50) 과, 스핀들 (50) 의 하단에 고정된 원판상의 휠 마운트 (52) 를 포함한다. 휠 마운트 (52) 의 하면에는 볼트 (54) 에 의해 환상의 연삭 휠 (56) 이 고정되어 있다. 연삭 휠 (56) 의 하면의 외주 가장자리부에는, 둘레 방향으로 간격을 두고 환상으로 배치된 복수의 연삭 지석 (58) 이 고정되어 있다.
도 7 을 참조하여 설명을 계속하면, 분할 공정에서는, 먼저, 웨이퍼 (2) 의 이면 (2b) 을 위를 향하게 하여, 척 테이블 (46) 의 상면에서 웨이퍼 (2) 를 흡인 유지한다. 이어서, 상방에서 보아 반시계 방향으로 소정의 회전 속도 (예를 들어 300 rpm) 로 척 테이블 (46) 을 회전시킨다. 또, 상방에서 보아 반시계 방향으로 소정의 회전 속도 (예를 들어 6000 rpm) 로 스핀들 (50) 을 회전시킨다. 이어서, 연삭 장치 (44) 의 승강 수단 (도시하고 있지 않음) 으로 스핀들 (50) 을 하강시켜, 웨이퍼 (2) 의 이면 (2b) 에 연삭 지석 (58) 을 접촉시킨다. 그 후, 소정의 연삭 이송 속도 (예를 들어 1.0 ㎛/s) 로 스핀들 (50) 을 하강시킨다. 이로써, 웨이퍼 (2) 의 이면 (2b) 을 연삭하여 웨이퍼 (2) 를 소정의 두께 (예를 들어 100 ㎛ 정도) 로 마무리할 수 있다.
또, 웨이퍼 (2) 의 연삭시에는, 연삭 이송에 의한 소정의 가압력이 웨이퍼 (2) 에 작용하기 때문에, 반도체 기판 (4) 의 내부에 형성된 개질층 (42) 으로부터 크랙 (60) 이 웨이퍼 (2) 의 두께 방향으로 성장한다. 도시한 실시형태에서는 도 8(b) 에 나타내는 바와 같이, 절삭 홈 형성 공정에 있어서 결합층 (8) 을 넘어서 제 1 기억층 (6) 에까지 도달하는 절삭 홈 (30) 이 형성되어 있으므로, 개질층 (42) 으로부터 성장하여 제 1 기억층 (6) 에 도달하는 크랙 (60) 은 굴절되지 않고 절삭 홈 (30) 으로 유도된다. 따라서 도 8(a) 에 나타내는 바와 같이, 격자상으로 형성된 개질층 (42) 으로부터 성장한 격자상의 크랙 (60) 을 분할 기점으로 하여, 웨이퍼 (2) 를 개개의 플래시 메모리 칩 (12) 으로 분할 예정 라인 (14) 을 따라 적정하게 분할할 수 있다. 또, 개질층 (42) 으로부터 성장한 크랙 (60) 이 분할 기점이므로, 인접하는 플래시 메모리 칩 (12) 끼리의 간격은 실질상 제로이다. 또한, 절삭 홈 (30) 의 깊이가 적어도 제 2 기억층 (10) 의 두께와 동일한 깊이이면, 개질층 (42) 으로부터 성장하는 크랙 (60) 이 결합층 (8) 에서 굴절되는 경우는 없다. 또, 도시한 실시형태에서는, 연삭에 의해 개질층 (42) 이 제거되어 있는 예를 나타내고 있지만, 개질층 (42) 이 제거되어 있지 않고 분할 기점이 개질층 (42) 을 포함하고 있어도 된다.
분할 공정을 실시한 후, 개개의 플래시 메모리 칩 (12) 으로 분할된 웨이퍼 (2) 의 이면 (2b) 에 DAF 를 배치 형성하고, DAF 를 지지하는 지지 테이프를 확장하여 DAF 를 플래시 메모리 칩 (12) 마다 분할하는 DAF 분할 공정을 실시한다. DAF 분할 공정에서는, 먼저, 웨이퍼 (2) 와 동일한 직경을 갖는 원형의 DAF (62) 를 준비한다. 도시한 실시형태에서는 도 9 에 나타내는 바와 같이, DAF (62) 는, 둘레 가장자리가 환상의 프레임 (64) 에 고정된 원형의 지지 테이프 (66) 의 중앙 부분에 지지되어 있다. 그리고, 개개의 플래시 메모리 칩 (12) 으로 분할된 웨이퍼 (2) 의 이면 (2b) 에 DAF (62) 를 첩착하여 배치 형성한다. 이 때, 웨이퍼 (2) 는 개개의 플래시 메모리 칩 (12) 으로 분할되어 있지만, 보호 테이프 (40) 에 의해 원반상의 웨이퍼 (2) 의 형태가 유지되어 있다. 이어서 도 10 에 나타내는 바와 같이, 개개의 플래시 메모리 칩 (12) 으로 분할된 웨이퍼 (2) 의 표면 (2a) 으로부터 보호 테이프 (40) 를 제거한다. 또한, 도 10 에는, 절삭 홈 (30) 이나 크랙 (60) 등으로 구성되는 분할 라인을 부호 68 로 나타내고 있다.
이어서, DAF (62) 를 지지하는 지지 테이프 (66) 를 확장하여 DAF (62) 를 플래시 메모리 칩 (12) 마다 분할한다. 이 DAF (62) 의 분할은, 예를 들어 도 11 에 일부를 나타내는 확장 장치 (70) 를 사용하여 실시할 수 있다. 확장 장치 (70) 는, 원통상의 확장 드럼 (72) 과, 확장 드럼 (72) 의 직경 방향 외방으로 자유롭게 승강할 수 있도록 배치된 환상의 유지 부재 (74) 와, 유지 부재 (74) 의 상단 외주 가장자리에 둘레 방향으로 간격을 두고 부설된 복수의 클램프 (76) 를 포함한다. 확장 드럼 (72) 의 직경은, 웨이퍼 (2) 의 직경보다 크고, 또한 프레임 (64) 의 내경보다 작다. 또, 유지 부재 (74) 의 내경 및 외경은 프레임 (64) 의 내경 및 외경에 대응하여 형성되고, 유지 부재 (74) 의 상면에 프레임 (64) 을 재치할 수 있도록 되어 있다.
도 11 을 참조하여 설명을 계속하면, 먼저, 개개의 플래시 메모리 칩 (12) 으로 분할된 웨이퍼 (2) 를 위를 향하게 하여, 프레임 (64) 을 유지 부재 (74) 의 상면에 재치한다. 이 때, 유지 부재 (74) 의 상면은, 도 11 에 있어서 실선으로 나타내는 확장 드럼 (72) 의 상단과 거의 동일한 높이에 위치되어 있다. 이어서, 프레임 (64) 을 복수의 클램프 (76) 로 고정시킨다. 이어서 유지 부재 (74) 를 에어 실린더 등의 승강 수단 (도시하고 있지 않음) 에 의해 하강시킨다. 그러면, 유지 부재 (74) 와 함께 프레임 (64) 도 하강하므로, 프레임 (64) 에 고정되어 있는 지지 테이프 (66) 는 상대적으로 상승하는 확장 드럼 (72) 에 의해 확장되어, 지지 테이프 (66) 에는 방사상 장력이 작용하게 된다. 이로써, 도 11에 이점 쇄선으로 나타내는 바와 같이, 인접하는 플래시 메모리 칩 (12) 끼리의 간격이 넓어짐과 함께, 분할된 웨이퍼 (2) 의 이면 (2b) 에 배치 형성된 DAF (62) 는, 개개의 플래시 메모리 칩 (12) 에 추종하여, 개개의 플래시 메모리 칩 (12) 의 둘레 가장자리를 따라 적정하게 (깔끔하게) 분할된다. 그리고, 이면에 DAF (62) 가 장착된 개개의 플래시 메모리 칩 (12) 은, 접착 시트인 DAF (62) 를 개재하여 프린트 기판 (도시하고 있지 않음) 등에 실장된다.
이상과 같이 도시한 실시형태에서는, 분할 공정에 있어서 개질층 (42) 으로부터 성장하는 크랙 (60) 이 굴절되지 않고 절삭 홈 (30) 으로 유도되므로, 웨이퍼 (2) 를 개개의 플래시 메모리 칩 (12) 으로 분할 예정 라인 (14) 을 따라 적정하게 분할할 수 있다. 또, 도시한 실시형태에서는, 개질층 (42) 으로부터 성장한 크랙 (60) 을 분할 기점으로 하고 있으므로, 인접하는 플래시 메모리 칩 (12) 끼리의 간격을 실질상 제로로 할 수 있다. 또한, 도시한 실시형태에서는, DAF 분할 공정에 있어서 개개의 플래시 메모리 칩 (12) 의 둘레 가장자리를 따라 DAF (62) 를 적정하게 (깔끔하게) 분할할 수 있다.
또한, 절삭 홈 형성 공정을 실시하기 전에, 웨이퍼 (2) 의 이면 (2b) 에 DAF (62) 를 배치 형성하여, 절삭 홈 형성 공정에 있어서 제 2 기억층 (10) 뿐만 아니라 제 1 기억층 (6) 및 반도체 기판 (4) 과 함께 DAF (62) 도 절삭하는 것을 생각할 수 있는 바, 웨이퍼 (2) 의 이면 (2b) 에 DAF (62) 를 배치 형성한 상태에서는, 절삭시에 DAF (62) 의 접착층의 탄성에 의해 웨이퍼 (2) 가 흔들리므로, 웨이퍼 (2) 의 이면 (2b) 측에 있어서 웨이퍼 (2) 의 내부에 크랙이 발생하여, 플래시 메모리 칩 (12) 의 품질에 악영향을 미칠 우려가 있다. 그러나, 도시한 실시형태에서는, 절삭 홈 형성 공정에 있어서 웨이퍼 (2) 의 이면 (2b) 에 DAF (62) 를 배치 형성하지 않고, 또한 제 2 기억층 (10) 에 절삭 홈 (30) 을 형성하므로, 웨이퍼 (2) 의 이면 (2b) 측에 있어서 웨이퍼 (2) 의 내부에 크랙이 발생하는 경우는 없다.
2 : 웨이퍼
4 : 반도체 기판
6 : 제 1 기억층
8 : 결합층
10 : 제 2 기억층
12 : 플래시 메모리 칩
30 : 절삭 홈
42 : 개질층
60 : 크랙
62 : DAF

Claims (2)

  1. 반도체 기판의 표면에 금속막과 절연막이 교대로 복수 적층된 제 1 기억층과, 그 제 1 기억층의 상면에 절연층을 결합층으로 하여 금속막과 절연막이 교대로 복수 적층된 제 2 기억층이 연결되어 구성되는 복수의 플래시 메모리 칩이 분할 예정 라인에 의해 구획된 웨이퍼를 개개의 플래시 메모리 칩으로 분할하는 웨이퍼의 가공 방법으로서,
    분할 예정 라인을 절삭 블레이드로 절삭하여 그 제 2 기억층에 절삭 홈을 형성하는 절삭 홈 형성 공정과,
    반도체 기판에 대해 투과성을 갖는 파장의 레이저 광선의 집광점을 분할 예정 라인에 대응하는 반도체 기판의 내부에 위치시키고 반도체 기판에 레이저 광선을 조사하여 개질층을 형성하는 개질층 형성 공정과,
    반도체 기판의 이면을 연삭하여 개질층으로부터 크랙을 성장시켜 웨이퍼를 개개의 플래시 메모리 칩으로 분할하는 분할 공정과,
    개개의 플래시 메모리 칩으로 분할된 웨이퍼의 이면에 DAF 를 배치 형성하여 DAF 를 지지하는 지지 테이프를 확장하여 DAF 를 플래시 메모리 칩마다 분할하는 DAF 분할 공정으로 적어도 구성되는, 웨이퍼의 가공 방법.
  2. 제 1 항에 있어서,
    그 절삭 홈 형성 공정에 있어서, 절삭 홈은 그 결합층에 도달하는, 웨이퍼의 가공 방법.
KR1020190034398A 2018-04-16 2019-03-26 웨이퍼의 가공 방법 KR102629098B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-078195 2018-04-16
JP2018078195A JP7027234B2 (ja) 2018-04-16 2018-04-16 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
KR20190120701A KR20190120701A (ko) 2019-10-24
KR102629098B1 true KR102629098B1 (ko) 2024-01-24

Family

ID=68284317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190034398A KR102629098B1 (ko) 2018-04-16 2019-03-26 웨이퍼의 가공 방법

Country Status (4)

Country Link
JP (1) JP7027234B2 (ko)
KR (1) KR102629098B1 (ko)
CN (1) CN110391183A (ko)
TW (1) TWI825091B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4349198A1 (en) 2021-05-28 2024-04-10 Japan Tobacco, Inc. Information processing method, information processing terminal, and information processing system
CN114986358B (zh) * 2022-05-27 2024-04-09 深圳市奥伦德元器件有限公司 芯片划片方法、设备、控制器及计算机可读存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134454A (ja) 2005-11-09 2007-05-31 Toshiba Corp 半導体装置の製造方法
JP2009176849A (ja) 2008-01-23 2009-08-06 Toshiba Corp 積層型半導体装置と半導体記憶装置
JP2010010595A (ja) 2008-06-30 2010-01-14 Oki Data Corp 複合半導体装置、プリントヘッド及び画像形成装置
JP2013258236A (ja) 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd 接着フィルムの破断方法
JP2015133435A (ja) 2014-01-15 2015-07-23 株式会社ディスコ ウエーハの加工方法
JP2015207604A (ja) 2014-04-17 2015-11-19 株式会社ディスコ ウェーハの加工方法
JP2016058454A (ja) 2014-09-05 2016-04-21 株式会社東芝 半導体記憶装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013080972A (ja) * 2005-11-10 2013-05-02 Renesas Electronics Corp 半導体装置の製造方法
JP5155030B2 (ja) * 2008-06-13 2013-02-27 株式会社ディスコ 光デバイスウエーハの分割方法
KR101698193B1 (ko) * 2009-09-15 2017-01-19 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
JP6029347B2 (ja) 2012-06-26 2016-11-24 株式会社ディスコ ウエーハの加工方法
US9460966B2 (en) * 2013-10-10 2016-10-04 Applied Materials, Inc. Method and apparatus for dicing wafers having thick passivation polymer layer
JP6305853B2 (ja) * 2014-07-08 2018-04-04 株式会社ディスコ ウエーハの加工方法
JP6345585B2 (ja) * 2014-12-10 2018-06-20 株式会社東京精密 ウェハ分割方法及びウェハ分割装置
JP2016115800A (ja) * 2014-12-15 2016-06-23 株式会社ディスコ ウエーハの加工方法
JP6716263B2 (ja) * 2016-01-22 2020-07-01 株式会社ディスコ ウエーハの加工方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134454A (ja) 2005-11-09 2007-05-31 Toshiba Corp 半導体装置の製造方法
JP2009176849A (ja) 2008-01-23 2009-08-06 Toshiba Corp 積層型半導体装置と半導体記憶装置
JP2010010595A (ja) 2008-06-30 2010-01-14 Oki Data Corp 複合半導体装置、プリントヘッド及び画像形成装置
JP2013258236A (ja) 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd 接着フィルムの破断方法
JP2015133435A (ja) 2014-01-15 2015-07-23 株式会社ディスコ ウエーハの加工方法
JP2015207604A (ja) 2014-04-17 2015-11-19 株式会社ディスコ ウェーハの加工方法
JP2016058454A (ja) 2014-09-05 2016-04-21 株式会社東芝 半導体記憶装置

Also Published As

Publication number Publication date
TW201944474A (zh) 2019-11-16
CN110391183A (zh) 2019-10-29
KR20190120701A (ko) 2019-10-24
JP7027234B2 (ja) 2022-03-01
JP2019186468A (ja) 2019-10-24
TWI825091B (zh) 2023-12-11

Similar Documents

Publication Publication Date Title
KR102505700B1 (ko) 웨이퍼의 가공 방법
TWI650809B (zh) 晶圓之加工方法
KR102519860B1 (ko) 웨이퍼의 가공 방법
TWI732949B (zh) 晶圓的加工方法
TWI732824B (zh) 晶圓的加工方法
KR20140105375A (ko) 웨이퍼의 가공 방법
US10872757B2 (en) Semiconductor substrate processing method
JP6815692B2 (ja) ウェーハの加工方法
US20220402076A1 (en) Processing method
KR102629098B1 (ko) 웨이퍼의 가공 방법
JP2020038870A (ja) ウェーハの加工方法
US11322403B2 (en) Wafer processing method
KR102513056B1 (ko) 웨이퍼의 가공 방법
KR20180048376A (ko) 웨이퍼의 가공 방법
US9455149B2 (en) Plate-like object processing method
JP6305867B2 (ja) ウエーハの加工方法
JP6808526B2 (ja) ウエーハの加工方法
CN110961803B (zh) 金刚石基板生成方法
TWI767009B (zh) 晶圓的加工方法
JP6808525B2 (ja) ウエーハの加工方法
JP7424896B2 (ja) ウエーハの加工方法
TW201935549A (zh) 晶圓之加工方法
TW202141605A (zh) 晶圓加工方法
TW202338944A (zh) 晶圓的加工方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant